JPH0525762U - 多層基板 - Google Patents

Abstract

(57)【要約】 【目的】 接合される厚膜基板の有効接合面積を増や
し、小型化・高密度化が達成され得る多層基板を提供す
る。 【構成】 多層基板は、上部厚膜セラミック基板１と下
部厚膜セラミック基板２とを重ねて接合するものであ
る。上部厚膜セラミック基板１は、隣接する厚膜セラミ
ック基板２の接合面の一部を露出させるように、端部に
複数の除去部１ａを有する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、多層基板、特に、少なくとも２枚の厚膜基板を重ねて接合する多層 基板に関する。

【０００２】

【従来の技術】

近来、電子機器市場からの小型化要求に伴い、厚膜基板も小型化・高密度化が 要求されている。このため、複数の厚膜基板を重ねて接合し、多層基板を形成し たものがある。このような多層基板は、たとえばクリップリードからなる端子に よりマザーボードに実装される。

【０００３】 実開昭６１−１８２０４６号に示す多層基板においては、２枚の厚膜基板が接 合され、それぞれの厚膜基板の端部には、マザーボードに基板を実装するための クリップリードが取り付けられている。このクリップリードが取り付けられる端 部を確保するために、２枚の厚膜基板は互いに位置をずらして接合されている。

【０００４】

【考案が解決しようとする課題】

前記従来の構成の多層基板では、２枚の厚膜基板が互いに位置をずらして接合 されており、そのため有効な接合面積が少なくなる。これによって、厚膜基板上 の配線パターンに使用できる面積が小さくなり、高密度化が達成されない。また 、一定の配線回路が必要な厚膜基板においては、基板が大型化することになる。

【０００５】 本考案の目的は、接合される厚膜基板の有効接合面積を増やし、小型化・高密 度化が達成され得る多層基板を提供することにある。

【０００６】

【課題を解決するための手段】

本考案に係る多層基板は、少なくとも２枚の厚膜基板を重ねて接合するもので ある。前記厚膜基板の少なくとも１枚は、隣接する厚膜基板の接合面の一部を露 出させるように、端部に複数の除去部を有する。

【０００７】

【作用】

本考案に係る多層基板では、厚膜基板の少なくとも１枚は、隣接する厚膜基板 を露出させるように、端部に複数の除去部を有している。この隣接する基板の露 出部である除去部に、たとえばクリップリード端子を取り付けることが可能であ る。また、この除去部の端面に電極を形成し、隣接する厚膜基板間で配線回路を 接続することが可能である。さらには、この除去部の端面電極にはんだ付けを行 い、隣接する厚膜基板を接着することが可能である。

【０００８】 しかも、この厚膜基板においては、僅かに除去部のみが有効に利用されない部 分であり、従来例より有効接合面積が増えるので、小型化・高密度化が達成され 得る。

【０００９】

【実施例】

図１に、本考案の一実施例による多層基板を示す。この多層基板は、上部厚膜 セラミック基板１と、下部厚膜セラミック基板２とが接合されて形成されている 。この多層基板は、図２に示すように、クリップリード端子３によりマザーボー ド４に実装されるものである。

【００１０】 上部厚膜セラミック基板１の上面には、図３に示すように、種々の形状に形成 された導体パターン５等の配線回路が形成されており、さらに抵抗体６等の電子 部品が搭載されている（一部のみ図示）。また、下部厚膜セラミック基板２は、 上面及び下面に配線回路が形成されたデュアルインラインタイプの厚膜基板であ る。

【００１１】 上部厚膜セラミック基板１は、互いに平行な側端部に複数の半円状の除去部１ ａが形成されており、その部分では下部厚膜セラミック基板２の上面が基部１か ら露出している。そして、この除去部１ａには、矢印Ａ部分で示すように、はん だ９が充填されている（他の部分は、はんだ付けが施される前の状態を示してい る）。このはんだ９により、上部厚膜セラミック基板１と下部厚膜セラミック基 板２が接着されている。

【００１２】 クリップリード端子３は、２枚の爪部３ａ，３ｂを有しており、この爪部によ り下部厚膜セラミック基板２を保持している。このクリップリード端子３により 、下部厚膜セラミック基板２の上面及び下面に形成された導体パターン７（図４ ）等からなる配線回路がマザーボード４側に接続されている。クリップリード端 子３の上側の爪部３ａは、除去部１ａにより露出された下部厚膜セラミック基板 ２の上面に配置されている。

【００１３】 除去部１ａには、矢印Ｂ（図１）で示すように、内側壁面の全体に端面電極８ が形成されたものがある。この端面電極８により、上部厚膜セラミック基板１の 上面に形成された導体パターン５等からなる配線回路と、下部厚膜セラミック基 板２の上面に形成された導体パターン７等からなる配線回路とが接続されている （図４）。また、図１の矢印Ｃで示す部分のように、除去部１ａには端面電極が 形成されていないものもある。

【００１４】 以上のようにして、上部厚膜セラミック基板１に除去部１ａが形成されている ので、クリップリード端子３を下部厚膜セラミック基板２に取り付けることが可 能となる。また、この除去部１ａの表面に端面電極８を形成することで上部厚膜 セラミック基板１と下部厚膜セラミック基板２の配線回路を接続することが可能 となる。また、この除去部１ａにはんだ９を充填することで上部厚膜セラミック 基板１と下部厚膜セラミック基板２とを接着することが可能となっている。しか も、上部厚膜セラミック基板１は、僅かに除去部１ａのみが有効に利用されない だけで大きな面積が確保されている。この結果、上部厚膜セラミック基板１の配 線回路に使用できる面積は大きく、基板そのものを大型化することなく小型化・ 高密化が達成され得る。

【００１５】 次に、上述の実施例の製造方法について説明する。 上部厚膜セラミック基板１は、分割用溝と分割用溝に交差して形成された複数 のスルーホールとを有する厚膜基板用原板から製造される。まず、厚膜基板用原 板に、電極用ペーストを用いてスクリーン印刷により導体パターン５等を上面に 形成する。このとき、所定のスルーホール内に形成された電極パターンは上部厚 膜セラミック基板１の下面にまで延びた状態となる。次に、所定パターンが印刷 された厚膜基板用原板は、炉内でパターンの焼付け処理が施される。そして、分 割用溝に沿って各厚膜基板が分割される。

【００１６】 下部厚膜セラミック基板２も同様にして製造される。ただし、下部厚膜セラミ ック基板２の場合は、除去部１ａを有さないので、厚膜基板用原板にはスルーホ ールが形成されていない。両基板１，２を製造した後、それぞれの厚膜セラミッ ク基板に電子部品等が搭載される。

【００１７】 次に、下部厚膜セラミック基板２の所定の位置に、クリップリード端子３を接 続する。このとき、クリップリード端子３の上側爪部３ａと下側爪部３ｂが下部 厚膜セラミック基板２を挟持する。そして、下部厚膜セラミック基板２に対して 上部厚膜セラミック基板１を載置する。このとき、クリップリード端子３が所定 の位置に前もって配置されているため、クリップリード端子３に除去部１ａを位 置合わせすることで、上部厚膜セラミック基板１の載置が容易にかつ正確に行え る。

【００１８】 この状態から、上部厚膜セラミック基板１の除去部１ａとその除去部１ａによ り露出した下部厚膜セラミック基板２との上面の部分とにはんだディップ法等に よってはんだ付けを行い、両者を接合させて、上部厚膜セラミック基板１と下部 厚膜セラミック基板２からなる多層基板を製造する。このようにして得られた多 層基板は、小型化・高密度化された表面実装用基板として使用される。

【００１９】 なお、厚膜基板としては単板のセラミック基板１，２に限定されることはなく 、例えば多層配線を施した基板であってもよいし、また基板材料がガラス・エポ キシ樹脂からなる基板であってもよい。

【００２０】

【考案の効果】

本考案に係る多層基板においては、厚膜基板の少なくとも１枚は、隣接する厚 膜基板の接合面の一部を露出させるように、端部に複数の除去部を有している。 したがって、除去部により露出される厚膜基板の部分にたとえばクリップリード 端子を取り付けることが可能となる。しかも、複数の除去部を有する厚膜基板に 関しては、除去部の部分のみが利用されないだけであり、配線回路が形成される 有効面積は大きく確保される。したがって、小型化・高密度化が達成され得る多 層基板が実現できる。

【図面の簡単な説明】

【図１】本考案の一実施例による多層基板の斜視図。

【図２】その正面図。

【図３】その平面部分図。

【図４】その製造過程を示す斜視部分図。

【符号の説明】

１ 上部厚膜セラミック基板 １ａ 除去部 ２ 下部厚膜セラミック基板

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】少なくとも２枚の厚膜基板を重ねて接合す
   る多層基板において、 前記厚膜基板の少なくとも１枚は、隣接する厚膜基板の
   接合面の一部を露出させるように、端部に複数の除去部
   を有することを特徴とする多層基板。