JPH02114595A

JPH02114595A - チップ部品の実装方法

Info

Publication number: JPH02114595A
Application number: JP26753288A
Authority: JP
Inventors: Michiaki Murakami; 村上　理映
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-10-24
Filing date: 1988-10-24
Publication date: 1990-04-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕チップ部品を回路基板に表面実装する方法に関し、マイグレーションが発生せず、且つ半田付けの信頬度の
高いチップ部品の実装方法を提供することを目的とし、回路基板に配列したパッドの周囲に、オーバーハング部
を有するレジスト膜を形成して、該バンド上に凸形空間
を設け、該凸形空間に半田ペーストを充填後、該回路基
板にチップ部品を位置合わせして載置し、該半田ペース
トをリフローして、該チップ部品のそれぞれの電極を、
対応する該パッドに半田付けする構成とする。

〔産業上の利用分野〕

本発明方法は、チップ部品を回路基板に表面実装する方
法に関する。

近年の電子部品及び電子機器は、軽薄短ノ］い小形化の
傾向にある。このような背景から、半導体部品、抵抗体
、コンデンサ等の搭載部品は、チップ化して高密度に回
路基板に表面実装することが要求されている。

〔従来の技術〕

第３図（ａｌ、　（ｂ）は、それぞれチップ部品の実装
状態を示す図、第４図は従来の実装状態を示す側断面図
である。

第３図（ａ）に示すチップ部品５Ａは、チップ部品化し
たコンデンサであって、薄く小さい直方体状の部品本体
の対向する側壁、及びその側壁に繋がる底面の隅部に、
薄膜、或いは厚膜よりなる電極６をそれぞれ設けである
。

一方、■は、セラミック基板等よりなる回路基板である
。

回路基板１の表面に、所望の一対の回路パターンを設け
、回路パターンの端末のそれぞれに、チップ部品５Ａの
電極６に対応して、電極６の平面形状よりも所望に大き
いバッド２を設けである。

そして、チップ部品５Ａの電極６をバッド２に位置合わ
せして、チップ部品５八を回路基板１に載置し、電極６
とバッド２とを半田付けして、チップ部品５Ａを回路基
板１に実装するように構成しである。

また、第３図（ｂ）に示すチップ部品５Ｂは、ＬＳＩ等
を、セラミックスでパッケージングしてチップ部品化し
た半導体部品である。

薄い直方体状のパフケージの４側壁及びその側壁側の底
面の隅部に、薄膜、或いは厚膜よりなる電極６を、等ピ
ッチで多数配列しである。

一方、回路基板１の表面に、それぞれの電極６に対応し
て角形の４辺を形成するように、バッド２を配列し、そ
れぞれのバッド２から所望の回路パターンを導出してい
る。

そして、チップ部品５Ｂの電極６をバッド２に位置合わ
せして、チップ部品５Ｂを回路基板１に載置し、電極６
とバッド２とを半田付けしてチップ部品５Ｂを、回路基
板１に実装するように構成しである。

上述のようなチップ部品５　（５Ａ、５Ｂ）は、第４図
に示すように、回路基板１のそれぞれのバッド２の上面
に半田ペーストをスクリーン印刷した後に、電極６を対
応するバッド２に位置合わせして、チップ部品５を回路
基板１に載せ、回路基板全体を所望の温度に加熱し、半
田ペーストをリフローさせ、電極６とバッド２とを半田
付けして、チップ部品５を、回路基板ｌに表面実装して
いる。

その後、有機溶剤を用いて回路基板全体を洗浄し、フラ
ックス等を除去している。

なお、リフローされた半田は、表面張力により電極６の
側壁部分に上昇して付着する。したがって電極の底面部
分のみならず、側壁部分も半田付けされ、半田付けの接
着強度が大きくなる。

〔発明が解決しようとする課題〕

しかしながら上述のようなチップ部品は、近年さらに小
形化が要求され、また半導体チップ部品等は、多数ピン
化力、＜要求れている。これに伴い、小片化した電極を
、近接して配列した構造になっている。

したがって、バンドも小片化され半田の接着面積が小さ
くなり、半田付は強度が低下するという問題点があった
。

また、隣接したバッド間の間隙を小さくしてバッドの表
面積を拡開し、半田付けの強度の強化をはかると、有機
溶剤で洗浄後、残存する有機溶剤に起因してマイグレー
ションが発生し、隣接したバッド同志が導通ずる恐れが
あった。

本発明はこのような点に鑑みて創作されたもので、マイ
グレーションが発生せず、且つ半田付けの信頼度の高い
チップ部品の実装方法を提供することを目的としている
。

〔課題を解決するための手段〕

上記の目的を達成するために本発明方法は、第１図に例
示したように、回路基板１に配列したバッド２の周囲に
、オーバーハング部１５ａを有するレジスト膜１５を形
成して、バッド２上に凸形空間２０を設ける。

そして、凸形空間２０に半田ペーストを充填し、回路基
板１にチップ部品５を位置合わせして載置する。

その後、半田ペーストをリフローして、チップ部品５の
それぞれの電極６を対応するバッド２に半田付けして、
チップ部品５を回路基板１に表面実装するもとする。

〔作用〕

上述のパッドは、バッド間隙を小さくしパッドの平面積
を出来得る限り大きくして、半田の接着面積を拡大した
ものである。したがって、本発明方法によれば、半田付
けの強度が強い。

しかし、それぞれのパッドの周囲に、レジスト膜１５の
側壁を設けてあり、且つパッドの上方には、枠形にレジ
スト膜のオーバーハング部１５ａを設けであるので、パ
ッド間隙は小さいが、レジスト膜１５の上部に裸出した
半田間の間隙は大きい。

即ち、半田がリフローした際に、熔融状態の半田が流出
して、隣接のバッド上の熔融状態の半田に付着する恐れ
がない。

また、半田間の間隙が比較的大きいので、有機溶剤で洗
浄後、マイグレーションが発生する恐れが少ない。

〔実施例〕

以下図を参照しながら、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。

第１図は本発明の一実施例の断面図、第２図（ａ）。

（ｂ）、　（Ｃ）、　（ｄ）、　（ｅｌ、　（ｆ）は、
本発明の製造工程を示す図である。

第１図において、チップ部品５の対向する側壁、及びそ
の側壁に繋がる底面の隅部に、薄膜よりなる電極６をそ
れぞれ設けである。

回路基板１の表面に形成した回路パターン（図示省略）
の端末のそれぞれに、チップ部品５の電極６に対応して
、電極６の平面形状よりも大きい、銅、銀等の厚膜導体
（膜厚は１０μｍ〜２０μｍ）よりなるパッド２を設け
である。

このパッドは、隣接したパッドとの間隙、及び対向する
パッドと先端縁の間隙を、例えば０，３１程度（従来は
約１■―）に小さくして、バンドの表面積を出来得る限
り大きくしたものである。

そして、パッド２の周囲に、オーバーハング部１５ａを
有するレジスト膜１５を形成して、パッド２上に凸形空
間２０を設け、凸形空間２０に半田ペーストを充填し、
回路基板１にチップ部品５を位置合わ載置し、その後、
半田ペーストをリフローして、チップ部品５のそれぞれ
の電極６と、対応するパッド２とを半田３で半田付けし
て、チップ部品５を回路基板１に表面実装しである。

以下第２図を参照しながら、製造工程を詳述する。

■　第２図（ａ）に示すように、回路基板１の表面に、
銅、銀等の膜厚が１０μｍ〜２０μｍの厚膜導体をスク
リーン印刷し、焼結して所望の形状のパッド２及びパッ
ドに繋がる回路パターン（図示省略）を形成する。

そして、それぞれのパッド２の全表面に、フォトレジス
ト１１の膜を形成する。

■　次に第２図（ｂｌに示すように、フォトレジスト１
１の膜の表面にフォトレジスト１１の幅より小さいフォ
トレジスト１２の膜を重層形成する。なお、フォトレジ
スト１１の膜厚は２０μｍ程度、フォトレジスト１２の
膜厚はｌＯμｍ程度である。

よって、フォトレジスト１１とフォトレジスト１２が密
着して一体となり、パッド２の表面には、凸形のフォト
レジスト膜が形成される。

なお、フォトレジスト１２の膜の平面形状は、チップ部
品５の電極６の底面形状に相似で、それよりも大きい角
形とする。

■　そして、第２図（Ｃ）に示すように回路基板１の表
面に、フォトレジスト２の膜の表面に一致するレジスト
膜１５を設ける。

■　そして第２図ｆｄ）に示すように、回路基板１を剥
離液に浸漬して、フォトレジスト１１．１２の膜を除去
する。

この結果、フォトレジスト１２の膜の周囲には、枠形の
レジスト膜１５よりなるオーバーハング部１５ａが残り
、パッド２の上部に凸形空間２０が形成される。

■　この凸形空間２０に、第２図（ｅｌに示すように半
田ペースト３０をスクリーン印刷して充填する。

■　その後、電極６を対応するパッド２に位置合わせし
て、チップ部品５を回路基板１に載せ、回路基板全体を
所望の温度に加熱し、半田ペーストをリフローさせ、第
２図（ｆ）のように、電極６とパッド２とを半田３で半
田付けして、チップ部品５を、回路基Ｖｉ１に表面実装
する。

そして、有機溶剤を用いて回路基板全体を洗浄し、ノラ
ックス等を除去する。

なお、説明の都合上述のレジスト膜１５には、フォトレ
ジスト１２の４周にオーバーハング部１５ａを設けであ
るが、回路パターンに繋がる側縁のパッド２の上部には
、オーバーハング部１５ａを設ける必要がなく、むしろ
オーバーハング部１５ａを設けない方がペターである、本発明方法により、パッド２の形状を、チップ部品５の
小片化して近接した電極６の底面形状よりも、大きくす
ることができ、パッド２と電極６との半田付けの強度が
強くなる。

また、パッド２の形状を大きくしても、それぞれのパッ
ドの周囲に、レジスト膜１５の側壁を設けてあり、且つ
バンドの上方には、枠形にレジスト膜のオーバーハング
部１５ａを設けであるので、レジスト膜１５の上部に裸
出した半田間の間隙は大きい。

したがって、半田がリフローした際に、熔融状態の半田
が流出して、隣接のパッド上の熔融状態の半田に付着す
る恐れがない。

〔発明の効果〕

以上説明したように本発明方法は、パッド上に凸形空間
を設け、この凸形空間に半田ペーストを充填し、リフロ
ーしてチップ部品を回路基板に表面実装するという実装
方法であって、小形化されたチップ部品に適用して、半
田付けの信顛度の高く、且つマイグレーションが発生す
る恐れが少ないという、実用上で優れた効果がある。

【図面の簡単な説明】

第１図は本発明の実施例の断面図、第２図（ａ）、　（ｂ）、　（Ｃ１，（ｄ）、　（１１
り、　（ｆ）は、本発明の製造工程を示す図、第３図（ａ）、　（ｂｌはチップ部品の実装状態を示す
図、第４図は従来例の側断面図である。図において、１は回路基板、２はパッド、３は半田、５、５Ａ、５Ｂはチップ部品、６は電極、１１．１２はフォトレジスト、１５はレジスト膜、１５ａはオーバーハング部、２０は凸形空間、３０は半田ペーストをそれぞれ示す。オ〈イｔ　日月９実づヒタ゛圀圧斤面図第　１　　図木を萌ｎ製造び呈乞１、す図第　２　図（〒の１）ノド４社　町Ｉ〜ｊ−ゼ配エネ７．）じｔす図序図（での２）７りＡち・、−１７１隔 ÷ツブ＠Ｐ品ｎ実漱状東を１１図第　３　図イＩＦ！　ブタ・１ｔ）イ印ｊ逼♂ヤｊむ図男 → １マ

Claims

【特許請求の範囲】回路基板（１）に配列したパッド（２）の周囲に、オー
バーハング部（１５ａ）を有するレジスト膜（１５）を
形成して、該パッド（２）上に凸形空間（２０）を設け
、該凸形空間（２０）に半田ペーストを充填後、該回路基
板（１）にチップ部品（５）を位置合わせして載置し、該半田ペーストをリフローして、該チップ部品（５）の
それぞれの電極（６）を、対応する該パッド（２）に半
田付けすることを特徴とするチップ部品の実装方法。