JPH02177390A - 表面実装型電子部品の半田付け方法 - Google Patents
表面実装型電子部品の半田付け方法Info
- Publication number
- JPH02177390A JPH02177390A JP33531988A JP33531988A JPH02177390A JP H02177390 A JPH02177390 A JP H02177390A JP 33531988 A JP33531988 A JP 33531988A JP 33531988 A JP33531988 A JP 33531988A JP H02177390 A JPH02177390 A JP H02177390A
- Authority
- JP
- Japan
- Prior art keywords
- solder paste
- land
- lands
- solder
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005476 soldering Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims description 18
- 229910000679 solder Inorganic materials 0.000 claims abstract description 87
- 238000010438 heat treatment Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、４方向フラツト・パッケージ（ＱＦＰ）を備
えたＬＳＩ等の表面実装型電子部品を回路基板にリフロ
ー法で半田付けする方法に関する。
えたＬＳＩ等の表面実装型電子部品を回路基板にリフロ
ー法で半田付けする方法に関する。
［従来の技術］
表面実装型電子部品を回路基板に半田付けする方法の１
つとして、第５図に示すように回路基板１上のリード端
子接続用ランド２の上に印刷によって半田ペースト層３
を独立に形成し、この上にリード端子を配置し、半田ペ
ーストＮ３を加熱してリフロー法でリード端子をランド
２に接続する方法がある。なお、ランド２はオーバーコ
ート絶縁層４から帯状に露出している。
つとして、第５図に示すように回路基板１上のリード端
子接続用ランド２の上に印刷によって半田ペースト層３
を独立に形成し、この上にリード端子を配置し、半田ペ
ーストＮ３を加熱してリフロー法でリード端子をランド
２に接続する方法がある。なお、ランド２はオーバーコ
ート絶縁層４から帯状に露出している。
半田付けの別の方法として、第６図に示すように、複数
のランド２を横切るように共通の帯状半田ペースト層３
を設ける方法がある。この場合には、リフロー時に溶融
半田が表面張力の関係でうンド２及びリード端子に吸い
取られ、独立した半田付けが可能になる。
のランド２を横切るように共通の帯状半田ペースト層３
を設ける方法がある。この場合には、リフロー時に溶融
半田が表面張力の関係でうンド２及びリード端子に吸い
取られ、独立した半田付けが可能になる。
［発明が解決しようとする課１］
ところで、第５図に示す方法では、半田ペースト（クリ
ーム半田）を印１？Ｊする時に位置ずれが生じ、第７図
に示すようにリード端子５を接続した時にランド２の相
互間が半田３ａで短絡したり、半田不足による接続不良
が生じることがある。
ーム半田）を印１？Ｊする時に位置ずれが生じ、第７図
に示すようにリード端子５を接続した時にランド２の相
互間が半田３ａで短絡したり、半田不足による接続不良
が生じることがある。
一方、第６図の方法によれば、半田ペースト層３の位置
ずれの開門は解決されるが、溶融半田が均一にランド２
上に分布しないために第５図の方法と同様にランド２間
の半田による短絡や、半田不足による接続不良等が生じ
る。また、第６図の方法には細長いランド２に直交する
ように半田ペーストＮＪ３を印刷するために、半田ペー
ストがメタルスクリーン内に充填しにくいという間Ｕも
ある。
ずれの開門は解決されるが、溶融半田が均一にランド２
上に分布しないために第５図の方法と同様にランド２間
の半田による短絡や、半田不足による接続不良等が生じ
る。また、第６図の方法には細長いランド２に直交する
ように半田ペーストＮＪ３を印刷するために、半田ペー
ストがメタルスクリーン内に充填しにくいという間Ｕも
ある。
そこで、本発明の目的は、不良の発生を少なくすること
ができる表面実装型電子部品の半田付は方法を提供する
ことにある。
ができる表面実装型電子部品の半田付は方法を提供する
ことにある。
［課題を解決するための手段］
上記目的を達成するための本発明は、表面実装型電子部
品の互いに平行に導出された多数のリード端子を回路基
板上の互いに平行な細長いリード端子接続用ランドにリ
フロー法で半田付けする方法において、前記リード端子
接続用ランドに交差するように延びていると共に複数の
前記リード端子接続用ランドにまたがるように延びてい
る多数の半田ペースト帯状塗布領域が得られ、且つ各リ
ード端子接続用ランドに複数の前記半田ペースト帯状塗
布領域域が接するように半田ペーストを印刷する工程と
、前記リード端子接続用ランドの上に前記半田ペースト
帯状塗布領域を介して前記リード端子を配置する工程と
、前記半田ペースト帯状塗布領域を加熱して前記リード
端子を前記リード端子接続用ランドに半田付けする工程
とを有している表面実装型電子部品の半田付は方法に係
わるものである。
品の互いに平行に導出された多数のリード端子を回路基
板上の互いに平行な細長いリード端子接続用ランドにリ
フロー法で半田付けする方法において、前記リード端子
接続用ランドに交差するように延びていると共に複数の
前記リード端子接続用ランドにまたがるように延びてい
る多数の半田ペースト帯状塗布領域が得られ、且つ各リ
ード端子接続用ランドに複数の前記半田ペースト帯状塗
布領域域が接するように半田ペーストを印刷する工程と
、前記リード端子接続用ランドの上に前記半田ペースト
帯状塗布領域を介して前記リード端子を配置する工程と
、前記半田ペースト帯状塗布領域を加熱して前記リード
端子を前記リード端子接続用ランドに半田付けする工程
とを有している表面実装型電子部品の半田付は方法に係
わるものである。
なお、半田ペーストをリード端子接続用ランドに角度（
２５度〜４５度）を有して交差するように印刷すること
が望ましい。
２５度〜４５度）を有して交差するように印刷すること
が望ましい。
［作用］
本発明においてら、第６図に示す従来方法と同様に複数
のリード端子接続用ランドにまたがるように半田ペース
トを印刷するので、印刷のパターンずれめ問題はさほど
発生しない、また、１個のリード端子接続用ランドの複
数箇所に半田ペーストが分割配置される。従ってリフロ
ー（再溶融）時の半田の片寄りが少なくなり、短絡や接
続不良の発生が少なくなる。
のリード端子接続用ランドにまたがるように半田ペース
トを印刷するので、印刷のパターンずれめ問題はさほど
発生しない、また、１個のリード端子接続用ランドの複
数箇所に半田ペーストが分割配置される。従ってリフロ
ー（再溶融）時の半田の片寄りが少なくなり、短絡や接
続不良の発生が少なくなる。
〔実施例］
次に、第１図〜第４図を参照して本発明の実施例に係わ
る表面実装型電子部品の半田付は方法を説明する。
る表面実装型電子部品の半田付は方法を説明する。
第３図及び第４図に原理的に示す４方向フラツト・パッ
ケージ型電子部品６を使用して混成集積回路を製作する
ために、第２図に示すガラスエポキシから成る回路基板
１を用意する。この回Ｓ基板１上には電子部品６の４方
向のリード端子５に対応してリード端子接続用のランド
２が配置されている。各方向における複数のランド２は
極めて狭いピッチ（０，６５ｍ＋）で並置され、且つ細
長く形成されている。なお、ランド２はオーバーコート
絶縁層４で区画されている。
ケージ型電子部品６を使用して混成集積回路を製作する
ために、第２図に示すガラスエポキシから成る回路基板
１を用意する。この回Ｓ基板１上には電子部品６の４方
向のリード端子５に対応してリード端子接続用のランド
２が配置されている。各方向における複数のランド２は
極めて狭いピッチ（０，６５ｍ＋）で並置され、且つ細
長く形成されている。なお、ランド２はオーバーコート
絶縁層４で区画されている。
次に、メタルスクリーンを使用して半田ペースト（クリ
ーム半田）を印刷することによって半田ペースト帯状塗
布領域即ち帯状半田ペースト層３を形成する。半田ペー
スト層３は、細長いランド２に約４５度の角度で交差す
る帯状パターンを有する。３つのランド２に接している
半田ペースト層３の幅は０．３５＋＋＋ｎ、長さは１．
０市、厚さは０．２凹である。この半田ペースト層３の
幅は第６図の半田ペースト層３の幅の約半分である。半
田ペースト層３はランド２とほぼ同一のピッチで平行に
多数段けられ、１つのランド２上に３つの半田ペースト
層３が接している。各ランド２に対する半田ペースト量
を均一化するために、１方向のランド群の最も端のラン
ド２から半田ペースト！ｇｊ３は更に外方向に少し突き
出ている。各方向のランド２の群に塗布する半田ペース
トの合計の量は、１つのランド２が要求している半田ペ
ーストの量にランド数を乗算した値である。半田ペース
ト層３のパターンは印刷方向に対して約４５度の角度を
有するので、第６図の従来例に比べて印刷性が良い。
ーム半田）を印刷することによって半田ペースト帯状塗
布領域即ち帯状半田ペースト層３を形成する。半田ペー
スト層３は、細長いランド２に約４５度の角度で交差す
る帯状パターンを有する。３つのランド２に接している
半田ペースト層３の幅は０．３５＋＋＋ｎ、長さは１．
０市、厚さは０．２凹である。この半田ペースト層３の
幅は第６図の半田ペースト層３の幅の約半分である。半
田ペースト層３はランド２とほぼ同一のピッチで平行に
多数段けられ、１つのランド２上に３つの半田ペースト
層３が接している。各ランド２に対する半田ペースト量
を均一化するために、１方向のランド群の最も端のラン
ド２から半田ペースト！ｇｊ３は更に外方向に少し突き
出ている。各方向のランド２の群に塗布する半田ペース
トの合計の量は、１つのランド２が要求している半田ペ
ーストの量にランド数を乗算した値である。半田ペース
ト層３のパターンは印刷方向に対して約４５度の角度を
有するので、第６図の従来例に比べて印刷性が良い。
次に、第３図に示すように、半田ペーストＮＪ３の上に
電子部品６のリード端子５を配置する。半田ペーストは
接着力を有するので、リード端子５はランド２に仮固定
される。
電子部品６のリード端子５を配置する。半田ペーストは
接着力を有するので、リード端子５はランド２に仮固定
される。
次に、半田ペースト層３を加熱して溶融（リフロー）さ
せる、半田ペースト、ｌＷ３が溶融すると、表面張力の
関係で絶縁層４上の溶融半田がランド２及びリード端子
５に吸い取られる。これにより、複数のランド２にまた
がっていた半田ペースト層３は分断され、独立した半田
層になる。また、同一のランド２の３ｍ所の半田ペース
ト層３も溶融によって第４図に示すように一体化され、
単一の半田層３ａでリード端子５とランド２が接続され
る。なお、第１図の半田ペースト層３は第６図の場合に
比べて幅狭に形成されているので、リフロー時にランド
２上に円滑に吸い取られる。
せる、半田ペースト、ｌＷ３が溶融すると、表面張力の
関係で絶縁層４上の溶融半田がランド２及びリード端子
５に吸い取られる。これにより、複数のランド２にまた
がっていた半田ペースト層３は分断され、独立した半田
層になる。また、同一のランド２の３ｍ所の半田ペース
ト層３も溶融によって第４図に示すように一体化され、
単一の半田層３ａでリード端子５とランド２が接続され
る。なお、第１図の半田ペースト層３は第６図の場合に
比べて幅狭に形成されているので、リフロー時にランド
２上に円滑に吸い取られる。
本実施例の方法によれば、半田の均一分布化が達成され
、且つ第６図の従来方法に比べて半田の濡れ性が向上す
る。このため、第５図及び第６図の従来例に比べてラン
ド２間の短絡の発生率が３０％減少した。
、且つ第６図の従来方法に比べて半田の濡れ性が向上す
る。このため、第５図及び第６図の従来例に比べてラン
ド２間の短絡の発生率が３０％減少した。
［変形例］
本発明は上述の実施例に限定されるものでなく、変形が
可能なものである０例えば、半田ペースト層３のランド
２に対する角度を種々変えることができる。但し、印ψ
１性や隣接ランドとの関係で２５度〜４５度の範囲にす
ることが望ましい、また、実施例では１つのランド２に
対して３つの半田ペースト１３が接しているが、２つが
接するようにすること、又は４つ以上接するようにする
ことも可能である。また、第６図の１つの帯状半田ペー
スト層３を複数に分割したような状態に半田ペースト層
３を形成してもよい。即ち、複数の半田ペースト層３が
ランド２に直角に交差するようにしてもよい、また、ラ
ンド群に対して複数の帯状半田ペースト層３を設ける代
りに、１つの帯状半田ペースト層を蛇行させてもよい、
即ち、第１図の半田ペースト１１３の端部を相互に接続
するようにしてもよい、また、第１図ではランド２と半
田ペースト層３とのパターンの相互ｒｉＪＪ係を明確に
するために、それぞれの端部が曲率を有さない状態で示
されているが、第１図においても第５図の従来例と同様
にランド２及び半田ペースト層３の端部を面取りして曲
率を有するパターンとしてもよい。
可能なものである０例えば、半田ペースト層３のランド
２に対する角度を種々変えることができる。但し、印ψ
１性や隣接ランドとの関係で２５度〜４５度の範囲にす
ることが望ましい、また、実施例では１つのランド２に
対して３つの半田ペースト１３が接しているが、２つが
接するようにすること、又は４つ以上接するようにする
ことも可能である。また、第６図の１つの帯状半田ペー
スト層３を複数に分割したような状態に半田ペースト層
３を形成してもよい。即ち、複数の半田ペースト層３が
ランド２に直角に交差するようにしてもよい、また、ラ
ンド群に対して複数の帯状半田ペースト層３を設ける代
りに、１つの帯状半田ペースト層を蛇行させてもよい、
即ち、第１図の半田ペースト１１３の端部を相互に接続
するようにしてもよい、また、第１図ではランド２と半
田ペースト層３とのパターンの相互ｒｉＪＪ係を明確に
するために、それぞれの端部が曲率を有さない状態で示
されているが、第１図においても第５図の従来例と同様
にランド２及び半田ペースト層３の端部を面取りして曲
率を有するパターンとしてもよい。
また、２方向のフラット・バラゲージ型心子部品の装着
にも適用可能である。
にも適用可能である。
［発明の効果］
上述のように本発明によれば半田を均一分布させること
が可能になり、ランド間短絡等の半田付は不良の発生を
減少させることができる。
が可能になり、ランド間短絡等の半田付は不良の発生を
減少させることができる。
第１図は本発明の実施例に係わる混成集積回路の回路基
板上に半田ペースト層を設けた状態を示す平面図、 第２図は半田ペースト層を設ける前の回路基板を示す平
面図、 第３図は電子部品を回路基板上に配置した状態を第１図
の■−■線に相当する部分で示す断面図、第４図は第３
図の半田ペースト贋を溶融したリード端子をランドに固
着した状態を示す断面図、第５図は回路基板に対する従
来の半田ペースト層のパターンを示す平面図、 第６図は回路基板に対する別の従来の半田ペースト層の
パターンを示す平面図、 第７図は第５図又は第６図の半田ペースト層を使用して
電子部品のリード端子をランドに接続した時の不良を示
す断面図である。 １・・・回路基板、２・・・リード端子接続用ランド、
３・・・半田ペースト層、５・・・リード端子、６・・
・電子部品。
板上に半田ペースト層を設けた状態を示す平面図、 第２図は半田ペースト層を設ける前の回路基板を示す平
面図、 第３図は電子部品を回路基板上に配置した状態を第１図
の■−■線に相当する部分で示す断面図、第４図は第３
図の半田ペースト贋を溶融したリード端子をランドに固
着した状態を示す断面図、第５図は回路基板に対する従
来の半田ペースト層のパターンを示す平面図、 第６図は回路基板に対する別の従来の半田ペースト層の
パターンを示す平面図、 第７図は第５図又は第６図の半田ペースト層を使用して
電子部品のリード端子をランドに接続した時の不良を示
す断面図である。 １・・・回路基板、２・・・リード端子接続用ランド、
３・・・半田ペースト層、５・・・リード端子、６・・
・電子部品。
Claims (1)
- 【特許請求の範囲】 表面実装型電子部品の互いに平行に導出された多数のリ
ード端子を回路基板上の互いに平行な細長いリード端子
接続用ランドにリフロー法で半田付けする方法において
、 前記リード端子接続用ランドに交差するように延びてい
ると共に複数の前記リード端子接続用ランドにまたがる
ように延びている多数の半田ペースト帯状塗布領域が得
られ、且つ各リード端子接続用ランドに複数の前記半田
ペースト帯状塗布領域が接するように半田ペーストを印
刷する工程と、前記リード端子接続用ランドの上に前記
半田ペースト帯状塗布領域を介して前記リード端子を配
置する工程と、 前記半田ペースト帯状塗布領域を加熱して前記リード端
子を前記リード端子接続用ランドに半田付けする工程と を有していることを特徴とする表面実装型電子部品の半
田付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63335319A JPH06105829B2 (ja) | 1988-12-27 | 1988-12-27 | 表面実装型電子部品の半田付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63335319A JPH06105829B2 (ja) | 1988-12-27 | 1988-12-27 | 表面実装型電子部品の半田付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02177390A true JPH02177390A (ja) | 1990-07-10 |
| JPH06105829B2 JPH06105829B2 (ja) | 1994-12-21 |
Family
ID=18287192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63335319A Expired - Lifetime JPH06105829B2 (ja) | 1988-12-27 | 1988-12-27 | 表面実装型電子部品の半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105829B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0478170A2 (en) * | 1990-09-24 | 1992-04-01 | International Business Machines Corporation | Solder deposition |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100542552B1 (ko) * | 2003-08-21 | 2006-01-11 | 삼성전자주식회사 | 인쇄회로기판, 및 이 인쇄회로기판을 갖는 화상기록장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124496A (ja) * | 1986-11-13 | 1988-05-27 | 株式会社日立製作所 | 多端子部品の取付方法 |
-
1988
- 1988-12-27 JP JP63335319A patent/JPH06105829B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124496A (ja) * | 1986-11-13 | 1988-05-27 | 株式会社日立製作所 | 多端子部品の取付方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0478170A2 (en) * | 1990-09-24 | 1992-04-01 | International Business Machines Corporation | Solder deposition |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06105829B2 (ja) | 1994-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6729532B2 (en) | Component mounting method | |
| KR100329490B1 (ko) | 회로기판으로의단자의실장방법및회로기판 | |
| JPH02177390A (ja) | 表面実装型電子部品の半田付け方法 | |
| JPS63124496A (ja) | 多端子部品の取付方法 | |
| JPS62163392A (ja) | 電子部品の半田付け方法 | |
| JPH0435917B2 (ja) | ||
| JPH04373156A (ja) | クリーム半田接続方法 | |
| JPH02249248A (ja) | 混成集積回路装置の製造方法 | |
| JPH0739220B2 (ja) | クリ−ム半田印刷用スクリ−ンマスク | |
| JP2917537B2 (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JP2914980B2 (ja) | 多端子電子部品の表面実装構造 | |
| JP2768358B2 (ja) | 多端子部品実装用プリント基板 | |
| JPH07326851A (ja) | プリント回路 | |
| JP2001077522A (ja) | 電子部品の実装方法 | |
| JP2862003B2 (ja) | 多端子部品実装用プリント基板 | |
| JPH06244541A (ja) | 回路基板装置 | |
| JPH01251788A (ja) | プリント基板 | |
| JP2768357B2 (ja) | 多端子部品実装用プリント基板 | |
| JPH0729657Y2 (ja) | 回路基板装置 | |
| JPH02172292A (ja) | 電子部品のはんだ付け接合方法 | |
| JPH01218092A (ja) | 印刷配線基板の製造方法 | |
| JPH0382096A (ja) | ハンダ付方法 | |
| JP2001102735A (ja) | 実装方法 | |
| JPH06140755A (ja) | 電子部品の実装方法 | |
| JPH0463489A (ja) | 多端子表面実装型部品の半田付構造 |