JPH06244541A - 回路基板装置 - Google Patents
回路基板装置Info
- Publication number
- JPH06244541A JPH06244541A JP5481893A JP5481893A JPH06244541A JP H06244541 A JPH06244541 A JP H06244541A JP 5481893 A JP5481893 A JP 5481893A JP 5481893 A JP5481893 A JP 5481893A JP H06244541 A JPH06244541 A JP H06244541A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- divided
- lands
- land
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 半田ペーストの融解時の熱容量の差が小さく
なり、マンハッタン不良を効果的に阻止する。 【構成】 ソルダランド４，６がそれぞれ二分割され、
その一方の分割ソルダランド４ａ及び分割ソルダランド
６ａのみが回路パターン１０，１２にそれぞれ接続され
ている。他方の分割ソルダランド４ｂ及び分割ソルダラ
ンド６ｂは、独立しており、他の回路パターンやスルー
ホール等に接続されない。ソルダランド４，６にスクリ
ーン印刷などでクリーム半田を塗布し、次にチップ電子
部品８をソルダランド４，６間に接合して半田ペースト
をリフローで溶解する。この場合、熱容量差が生じ難
く、半田ペーストが融解する場合の時間差が少なくなっ
て、マンハッタン不良が低減する。
なり、マンハッタン不良を効果的に阻止する。 【構成】 ソルダランド４，６がそれぞれ二分割され、
その一方の分割ソルダランド４ａ及び分割ソルダランド
６ａのみが回路パターン１０，１２にそれぞれ接続され
ている。他方の分割ソルダランド４ｂ及び分割ソルダラ
ンド６ｂは、独立しており、他の回路パターンやスルー
ホール等に接続されない。ソルダランド４，６にスクリ
ーン印刷などでクリーム半田を塗布し、次にチップ電子
部品８をソルダランド４，６間に接合して半田ペースト
をリフローで溶解する。この場合、熱容量差が生じ難
く、半田ペーストが融解する場合の時間差が少なくなっ
て、マンハッタン不良が低減する。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器などに利用
し、チップ電子部品をソルダランドに半田ペーストを塗
布して表面実装する回路基板装置に関する。
し、チップ電子部品をソルダランドに半田ペーストを塗
布して表面実装する回路基板装置に関する。
【０００２】
【従来の技術】従来、チップ電子部品を表面実装する回
路基板において、チップ電子部品が半田付されるソルダ
ランドは、チップ電子部品の一つの電極ごとに対応して
一つずつ設けられている。このソルダランドに同形状又
は略同形状に半田ペーストを供給し、半田付けしてチッ
プ電子部品の実装を行なっている。
路基板において、チップ電子部品が半田付されるソルダ
ランドは、チップ電子部品の一つの電極ごとに対応して
一つずつ設けられている。このソルダランドに同形状又
は略同形状に半田ペーストを供給し、半田付けしてチッ
プ電子部品の実装を行なっている。
【０００３】この種の回路基板装置の改善例として次の
提案がある。 （１）特開平３−２３９３９３号公報に開示された「チ
ップ部品用ソルダランド」の提案があり、この提案で
は、チップ部品の半田付け部に対応するランド本体のラ
ンド幅に対し、チップ部品から突出するランド突き出し
のランド幅を狭く形成している。これによって、マンハ
ッタン現象の防止及び半田付け良否の目視検査の容易化
を図っている。
提案がある。 （１）特開平３−２３９３９３号公報に開示された「チ
ップ部品用ソルダランド」の提案があり、この提案で
は、チップ部品の半田付け部に対応するランド本体のラ
ンド幅に対し、チップ部品から突出するランド突き出し
のランド幅を狭く形成している。これによって、マンハ
ッタン現象の防止及び半田付け良否の目視検査の容易化
を図っている。
【０００４】（２）特開平３−２６２１０号公報に開示
された「チップ型電子部品」の提案があり、この提案で
は、チップ型電子部品の電極構造を段階状に形成してい
る。これによって、チップ型電子部品の立ち上がりによ
る接続不良を防止している。
された「チップ型電子部品」の提案があり、この提案で
は、チップ型電子部品の電極構造を段階状に形成してい
る。これによって、チップ型電子部品の立ち上がりによ
る接続不良を防止している。
【０００５】
【発明が解決しようとする課題】しかしながら、従来例
の回路基板装置にあって、実装時にチップ電子部品の一
対の電極に供給された半田ペーストの溶融に時間差が生
じた場合、先に溶解したソルダランドの半田の表面張力
でマンハッタン不良が発生することがあった。
の回路基板装置にあって、実装時にチップ電子部品の一
対の電極に供給された半田ペーストの溶融に時間差が生
じた場合、先に溶解したソルダランドの半田の表面張力
でマンハッタン不良が発生することがあった。
【０００６】また、特開平３−２３９３９３号公報の
「チップ部品用ソルダランド」の提案では、チップ部品
から突出するランド突き出し部のランド幅を十分に細く
しないと、溶融半田の表面張力がマンハッタン不良を発
生しないモーメント以下にできない。また、マンハッタ
ン不良が発生しないランド幅にするとチップ部品の半田
接続面積が少ないため、接続強度の低下が考えられる。
「チップ部品用ソルダランド」の提案では、チップ部品
から突出するランド突き出し部のランド幅を十分に細く
しないと、溶融半田の表面張力がマンハッタン不良を発
生しないモーメント以下にできない。また、マンハッタ
ン不良が発生しないランド幅にするとチップ部品の半田
接続面積が少ないため、接続強度の低下が考えられる。
【０００７】さらに、特開平３−２６２１０号公報の
「チップ型電子部品」では、チップ部品の電極構造を段
階状に形成して溶融半田の表面張力をマンハッタン不良
が発生しないモーメント以下にしているものの、チップ
部品の電極構造が複雑なためコストが嵩むことが考えら
れる。
「チップ型電子部品」では、チップ部品の電極構造を段
階状に形成して溶融半田の表面張力をマンハッタン不良
が発生しないモーメント以下にしているものの、チップ
部品の電極構造が複雑なためコストが嵩むことが考えら
れる。
【０００８】本発明は、このような従来の技術における
欠点を解決するものであり、半田ペーストの融解時の熱
容量の差を小さくでき、マンハッタン不良を効果的に阻
止できる回路基板装置の提供を目的とする。
欠点を解決するものであり、半田ペーストの融解時の熱
容量の差を小さくでき、マンハッタン不良を効果的に阻
止できる回路基板装置の提供を目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、請求項１記載の発明は、チップ電子部品の複数の電
極が、それぞれ半田付けされる複数のソルダランドを有
する回路基板装置において、複数のソルダランドを複数
に分割し、この分割した複数のソルダランド中の一つが
チップ電子部品の電極のみに半田付けして接続される構
成としている。
に、請求項１記載の発明は、チップ電子部品の複数の電
極が、それぞれ半田付けされる複数のソルダランドを有
する回路基板装置において、複数のソルダランドを複数
に分割し、この分割した複数のソルダランド中の一つが
チップ電子部品の電極のみに半田付けして接続される構
成としている。
【００１０】請求項２記載の発明の回路基板装置は、分
割した複数のソルダランドのそれぞれの形状と、実質的
同一形状に半田ペーストを印刷し、この半田ペーストに
よってチップ電子部品の電極と半田付けして実装する構
成としている。
割した複数のソルダランドのそれぞれの形状と、実質的
同一形状に半田ペーストを印刷し、この半田ペーストに
よってチップ電子部品の電極と半田付けして実装する構
成としている。
【００１１】請求項３記載の発明の回路基板装置は、一
対のソルダランドを二分割し、この二分割した一方に回
路パターン又はスルーホールを接続するとともに、一対
の二分割したソルダランド間にチップ電子部品の二つの
電極を半田付けして実装する構成としている。
対のソルダランドを二分割し、この二分割した一方に回
路パターン又はスルーホールを接続するとともに、一対
の二分割したソルダランド間にチップ電子部品の二つの
電極を半田付けして実装する構成としている。
【００１２】
【作用】このような構成により、請求項１，３記載の発
明の回路基板装置は、複数のソルダランドを複数に分割
し、この分割した複数のソルダランド中の一つがチップ
電子部品の電極のみに半田付けして接続されている。こ
れによって、チップ電子部品の電極のみを半田付けした
ソルダランド部分での半田ペーストの融解時の熱容量の
差が小さくなり、マンハッタン不良が低減される。
明の回路基板装置は、複数のソルダランドを複数に分割
し、この分割した複数のソルダランド中の一つがチップ
電子部品の電極のみに半田付けして接続されている。こ
れによって、チップ電子部品の電極のみを半田付けした
ソルダランド部分での半田ペーストの融解時の熱容量の
差が小さくなり、マンハッタン不良が低減される。
【００１３】請求項２の発明の回路基板装置は、分割し
た複数のソルダランドのそれぞれの形状と、実質的同一
形状に半田ペーストを印刷してチップ電子部品の電極と
半田付けして実装しているため、半田ペーストの融解時
の熱容量の差が、より小さくなってマンハッタン不良
を、より効果的に阻止できる。
た複数のソルダランドのそれぞれの形状と、実質的同一
形状に半田ペーストを印刷してチップ電子部品の電極と
半田付けして実装しているため、半田ペーストの融解時
の熱容量の差が、より小さくなってマンハッタン不良
を、より効果的に阻止できる。
【００１４】
【実施例】次に、本発明の回路基板装置の実施例を図面
を参照して詳細に説明する。図１は本発明の回路基板装
置の実施例の構成を示す斜視図であり、図２は、この上
面図である。図３は、図２中のＡ−Ａ線に係る断面図で
ある。この例は、一対のソルダランドのそれぞれを二分
割し、チップ電子部品の二つの電極を半田付けして実装
した例である。図１において、この装置には、絶縁基板
２上の配線パターンと接続されるソルダランド４，６
と、このソルダランド４，６間に半田付けして表面実装
されるチップ電子部品８とを有している。
を参照して詳細に説明する。図１は本発明の回路基板装
置の実施例の構成を示す斜視図であり、図２は、この上
面図である。図３は、図２中のＡ−Ａ線に係る断面図で
ある。この例は、一対のソルダランドのそれぞれを二分
割し、チップ電子部品の二つの電極を半田付けして実装
した例である。図１において、この装置には、絶縁基板
２上の配線パターンと接続されるソルダランド４，６
と、このソルダランド４，６間に半田付けして表面実装
されるチップ電子部品８とを有している。
【００１５】ソルダランド４，６は、分割ソルダランド
４ａ，４ｂ及び分割ソルダランド６ａ，６ｂにそれぞれ
二分割されている。分割ソルダランド４ａは、他の図示
しないソルダランドと接続された回路パターン１０と一
体的に形成され、さらに、分割ソルダランド６ａが回路
パターン１２と一体的に形成されている。チップ電子部
品８は、両側に電極８ａ，８ｂを有し、電極８ａが半田
１４で分割ソルダランド４ａ，４ｂに接続され、さら
に、電極８ｂが半田１６で分割ソルダランド６ａ，６ｂ
に接続されている。
４ａ，４ｂ及び分割ソルダランド６ａ，６ｂにそれぞれ
二分割されている。分割ソルダランド４ａは、他の図示
しないソルダランドと接続された回路パターン１０と一
体的に形成され、さらに、分割ソルダランド６ａが回路
パターン１２と一体的に形成されている。チップ電子部
品８は、両側に電極８ａ，８ｂを有し、電極８ａが半田
１４で分割ソルダランド４ａ，４ｂに接続され、さら
に、電極８ｂが半田１６で分割ソルダランド６ａ，６ｂ
に接続されている。
【００１６】次に、この実施例の構成における動作、機
能について説明する。図１，図２，図３において、ソル
ダランド４，６とがそれぞれ二分割され、その一方の分
割ソルダランド４ａ及び分割ソルダランド６ａのみが回
路パターン１０，１２にそれぞれ接続されている。すな
わち、他方の分割ソルダランド４ｂ及び分割ソルダラン
ド６ｂは、独立しており、他の回路パターンやスルーホ
ール等に接続されていない。
能について説明する。図１，図２，図３において、ソル
ダランド４，６とがそれぞれ二分割され、その一方の分
割ソルダランド４ａ及び分割ソルダランド６ａのみが回
路パターン１０，１２にそれぞれ接続されている。すな
わち、他方の分割ソルダランド４ｂ及び分割ソルダラン
ド６ｂは、独立しており、他の回路パターンやスルーホ
ール等に接続されていない。
【００１７】したがって、ソルダランド４，６にスクリ
ーン印刷などでクリーム半田を塗布し、次にチップ電子
部品８をソルダランド４，６間に接合して半田ペースト
をリフローで溶解する場合、マンハッタン不良が低減で
きる。すなわち、分割ソルダランド４ｂ及び分割ソルダ
ランド６ｂは他の回路パターンやスルーホール等に接続
されていないため、リフローの温度が伝導しない。この
ため分割ソルダランド４ｂ及び分割ソルダランド６ｂの
熱容量差が生じ難くなり、半田ペーストが融解する場合
の時間差が少なくなって、マンハッタン不良が低減する
ことになる。
ーン印刷などでクリーム半田を塗布し、次にチップ電子
部品８をソルダランド４，６間に接合して半田ペースト
をリフローで溶解する場合、マンハッタン不良が低減で
きる。すなわち、分割ソルダランド４ｂ及び分割ソルダ
ランド６ｂは他の回路パターンやスルーホール等に接続
されていないため、リフローの温度が伝導しない。この
ため分割ソルダランド４ｂ及び分割ソルダランド６ｂの
熱容量差が生じ難くなり、半田ペーストが融解する場合
の時間差が少なくなって、マンハッタン不良が低減する
ことになる。
【００１８】次に、ソルダランドへの半田ペーストの塗
布について説明する。図４（ａ）は、ソルダランドに半
田ペーストの塗布前の状態を示す上面図である。図４
（ｂ）は、ソルダランドに半田ペーストを塗布した状態
を示す上面図である。この例は、図４（ａ）に示すよう
に絶縁基板１９上に二つに分割した分割ソルダランド２
０ａ，２０ｂと、分割ソルダランド２２ａ，２２ｂとが
設けられている。
布について説明する。図４（ａ）は、ソルダランドに半
田ペーストの塗布前の状態を示す上面図である。図４
（ｂ）は、ソルダランドに半田ペーストを塗布した状態
を示す上面図である。この例は、図４（ａ）に示すよう
に絶縁基板１９上に二つに分割した分割ソルダランド２
０ａ，２０ｂと、分割ソルダランド２２ａ，２２ｂとが
設けられている。
【００１９】分割ソルダランド２０ａ，２２ａから回路
パターン２４，２６が延在している。また、回路パター
ン２４の図における上部の端部にスルーホール２４ａが
設けられている。このような構成にあって、図４（ｂ）
に示すように分割ソルダランド２０ａ，２０ｂ及び分割
ソルダランド２２ａ，２２ｂには、このソルダランドの
面積より略小さい面積で半田ペースト（図４（ｂ）中の
斜線部分）がスクリーン印刷などで塗布されている。
パターン２４，２６が延在している。また、回路パター
ン２４の図における上部の端部にスルーホール２４ａが
設けられている。このような構成にあって、図４（ｂ）
に示すように分割ソルダランド２０ａ，２０ｂ及び分割
ソルダランド２２ａ，２２ｂには、このソルダランドの
面積より略小さい面積で半田ペースト（図４（ｂ）中の
斜線部分）がスクリーン印刷などで塗布されている。
【００２０】さらに、ソルダランドへの半田ペーストの
塗布の他の例について説明する。図５（ａ）は ソルダ
ランドに半田ペーストの塗布前の状態を示す上面図であ
る。図５（ｂ）は、ソルダランドに半田ペーストを塗布
した状態を示す上面図である。この例では、絶縁基板２
７上の回路パターン２８の途中のレジスト開口部２８ａ
が形成されている。このレジスト開口部２８ａが一方の
ソルダランドとなる。このレジスト開口部２８ａの分割
ソルダランド３０ａ，３０ｂと、他方の分割ソルダラン
ド３２ａ，３２ｂとの間にチップ電子部品が配置され
る。
塗布の他の例について説明する。図５（ａ）は ソルダ
ランドに半田ペーストの塗布前の状態を示す上面図であ
る。図５（ｂ）は、ソルダランドに半田ペーストを塗布
した状態を示す上面図である。この例では、絶縁基板２
７上の回路パターン２８の途中のレジスト開口部２８ａ
が形成されている。このレジスト開口部２８ａが一方の
ソルダランドとなる。このレジスト開口部２８ａの分割
ソルダランド３０ａ，３０ｂと、他方の分割ソルダラン
ド３２ａ，３２ｂとの間にチップ電子部品が配置され
る。
【００２１】分割ソルダランド３０ａからは回路パター
ン３４が延在して形成されている。この場合も図４
（ａ）、（ｂ）と同様、図５（ｂ）に示すように分割ソ
ルダランド３０ａ，３０ｂ及び分割ソルダランド３２
ａ，３２ｂには、このソルダランドの面積より略小さい
面積で半田ペースト（図５（ｂ）中の斜線部分）がスク
リーン印刷などで塗布される。
ン３４が延在して形成されている。この場合も図４
（ａ）、（ｂ）と同様、図５（ｂ）に示すように分割ソ
ルダランド３０ａ，３０ｂ及び分割ソルダランド３２
ａ，３２ｂには、このソルダランドの面積より略小さい
面積で半田ペースト（図５（ｂ）中の斜線部分）がスク
リーン印刷などで塗布される。
【００２２】したがって、半田ペーストを塗布してチッ
プ電子部品を実装する場合、既知のリフロー処理と同様
にして表面実装ができ、特に、新たな手段を用いる必要
はない。また、分割した分割ソルダランド３０ａ，３０
ｂ及び分割ソルダランド３２ａ，３２ｂの半田ペースト
が略同量であるため、この間の熱容量差が、より小さく
なってマンハッタン不良をより効果的に阻止できること
になる。
プ電子部品を実装する場合、既知のリフロー処理と同様
にして表面実装ができ、特に、新たな手段を用いる必要
はない。また、分割した分割ソルダランド３０ａ，３０
ｂ及び分割ソルダランド３２ａ，３２ｂの半田ペースト
が略同量であるため、この間の熱容量差が、より小さく
なってマンハッタン不良をより効果的に阻止できること
になる。
【００２３】次に、一対のソルダランドの形状について
説明する。図６（ａ）〜（ｈ）は、それぞれのソルダラ
ンドの形状を示している。図６中（ａ）は、それぞれの
ソルダランドを大小の長方形に二分割した形状である。
また、図６中（ｂ）は、それぞれのソルダランドを大小
の楕円形に二分割した形状である。さらに、図６中
（ｃ）は、それぞれのソルダランドを小面積の楕円形と
大面積の長方形に二分割した形状である。図６中（ｄ）
は、それぞれのソルダランドを大面積の長方形と小面積
の楕円形に二分割した形状である。
説明する。図６（ａ）〜（ｈ）は、それぞれのソルダラ
ンドの形状を示している。図６中（ａ）は、それぞれの
ソルダランドを大小の長方形に二分割した形状である。
また、図６中（ｂ）は、それぞれのソルダランドを大小
の楕円形に二分割した形状である。さらに、図６中
（ｃ）は、それぞれのソルダランドを小面積の楕円形と
大面積の長方形に二分割した形状である。図６中（ｄ）
は、それぞれのソルダランドを大面積の長方形と小面積
の楕円形に二分割した形状である。
【００２４】図６中（ｅ）は、一方のソルダランドを大
小面積の長方形に二分割し、他方を大小面積の長方形に
三分割した形状である。図６中（ｆ）は、それぞれのソ
ルダランドを大小面積の長方形に三分割した形状であ
る。図６中（ｇ）は、一方のソルダランドを同一配列の
大小面積の長方形に三分割し、他方を大面積の長方形を
囲むように二つの小面積の長方形に三分割した形状であ
る。図６中（ｈ）は、それぞれのソルダランドを多数の
長方形に分割した形状である。
小面積の長方形に二分割し、他方を大小面積の長方形に
三分割した形状である。図６中（ｆ）は、それぞれのソ
ルダランドを大小面積の長方形に三分割した形状であ
る。図６中（ｇ）は、一方のソルダランドを同一配列の
大小面積の長方形に三分割し、他方を大面積の長方形を
囲むように二つの小面積の長方形に三分割した形状であ
る。図６中（ｈ）は、それぞれのソルダランドを多数の
長方形に分割した形状である。
【００２５】このように、ソルダランドの分割数、か
つ、その形状は特に限定されず、チップ電子部品の電極
形状、さらに、回路パターンの接続位置等を考慮して決
定すれば良い。また、この実施例では、一対、すなわ
ち、二つのソルダランドをもって説明したが、三つ以上
の電極を有する電子部品を表面実装するために、三つ以
上の複数のソルダランドを分割しても同様の作用効果が
得られる。
つ、その形状は特に限定されず、チップ電子部品の電極
形状、さらに、回路パターンの接続位置等を考慮して決
定すれば良い。また、この実施例では、一対、すなわ
ち、二つのソルダランドをもって説明したが、三つ以上
の電極を有する電子部品を表面実装するために、三つ以
上の複数のソルダランドを分割しても同様の作用効果が
得られる。
【００２６】
【発明の効果】以上の説明から明らかなように、請求項
１，３記載の発明の回路基板装置は、複数のソルダラン
ドを複数に分割し、この分割した複数のソルダランド中
の一つがチップ電子部品の電極のみに半田付けして接続
されている。これによって、チップ電子部品の電極のみ
を半田付けしたソルダランド部分での半田ペーストの融
解時の熱容量の差が小さくなり、マンハッタン不良を低
減できるという効果を有する。請求項２の発明の回路基
板装置は、分割した複数のソルダランドのそれぞれの形
状と、実質的同一形状に半田ペーストを印刷してチップ
電子部品の電極と半田付けして実装しているため、半田
ペーストの融解時の熱容量の差が、より小さくなってマ
ンハッタン不良をより効果的に阻止できるという効果を
有する。
１，３記載の発明の回路基板装置は、複数のソルダラン
ドを複数に分割し、この分割した複数のソルダランド中
の一つがチップ電子部品の電極のみに半田付けして接続
されている。これによって、チップ電子部品の電極のみ
を半田付けしたソルダランド部分での半田ペーストの融
解時の熱容量の差が小さくなり、マンハッタン不良を低
減できるという効果を有する。請求項２の発明の回路基
板装置は、分割した複数のソルダランドのそれぞれの形
状と、実質的同一形状に半田ペーストを印刷してチップ
電子部品の電極と半田付けして実装しているため、半田
ペーストの融解時の熱容量の差が、より小さくなってマ
ンハッタン不良をより効果的に阻止できるという効果を
有する。
【図１】図１は本発明の回路基板装置の実施例の構成を
示す斜視図である。
示す斜視図である。
【図２】図１に示す構成の上面図である。
【図３】図２中のＡ−Ａ線に係る断面図である。
【図４】（ａ）はソルダランドに半田ペーストを塗布す
る前の状態を示す上面図である。（ｂ）はソルダランド
に半田ペーストを塗布した状態を示す上面図である。
る前の状態を示す上面図である。（ｂ）はソルダランド
に半田ペーストを塗布した状態を示す上面図である。
【図５】（ａ）は他の形状のソルダランドに半田ペース
トを塗布する前の状態を示す上面図である。（ｂ）は他
の形状のソルダランドに半田ペーストを塗布した状態を
示す上面図である。
トを塗布する前の状態を示す上面図である。（ｂ）は他
の形状のソルダランドに半田ペーストを塗布した状態を
示す上面図である。
【図６】（ａ）〜（ｈ）は、各種のソルダランドの形状
を示す説明図である。
を示す説明図である。
４，６ ソルダランド ８ チップ電子部品 ４ａ，４ｂ，６ａ，６ｂ 分割ソルダランド ２０ａ，２０ｂ，２２ａ，２２ｂ 分割ソルダランド ３０ａ，３０ｂ，３２ａ，３２ｂ 分割ソルダランド １０，１２，２４，２６，３４ 回路パターン ２８ａ レジスト開口部
Claims (3)
- 【請求項１】 チップ電子部品の複数の電極が、それぞ
れ半田付けされる複数のソルダランドを有する回路基板
装置において、上記複数のソルダランドを複数に分割
し、この分割した複数のソルダランド中の一つが上記チ
ップ電子部品の電極のみに半田付けして接続されること
を特徴とする回路基板装置。 - 【請求項２】 分割した複数のソルダランドのそれぞれ
の形状と、実質的同一形状に半田ペーストを印刷し、こ
の半田ペーストによってチップ電子部品の電極と半田付
けして実装することを特徴とする請求項１記載の回路基
板装置。 - 【請求項３】 一対のソルダランドを二分割し、この二
分割した一方に回路パターン又はスルーホールを接続す
るとともに、一対の二分割したソルダランド間にチップ
電子部品の二つの電極を半田付けして実装することを特
徴とする請求項１記載の回路基板装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5481893A JPH06244541A (ja) | 1993-02-19 | 1993-02-19 | 回路基板装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5481893A JPH06244541A (ja) | 1993-02-19 | 1993-02-19 | 回路基板装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244541A true JPH06244541A (ja) | 1994-09-02 |
Family
ID=12981281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5481893A Pending JPH06244541A (ja) | 1993-02-19 | 1993-02-19 | 回路基板装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244541A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009177201A (ja) * | 2003-03-31 | 2009-08-06 | Sanyo Electric Co Ltd | 回路基板接続体の製造方法 |
| JPWO2021084913A1 (ja) * | 2019-10-31 | 2021-05-06 |
-
1993
- 1993-02-19 JP JP5481893A patent/JPH06244541A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009177201A (ja) * | 2003-03-31 | 2009-08-06 | Sanyo Electric Co Ltd | 回路基板接続体の製造方法 |
| JPWO2021084913A1 (ja) * | 2019-10-31 | 2021-05-06 | ||
| WO2021084913A1 (ja) * | 2019-10-31 | 2021-05-06 | 株式会社オートネットワーク技術研究所 | フレキシブルプリント基板、配線モジュール、端子付きフレキシブルプリント基板及び蓄電モジュール |
| CN114557140A (zh) * | 2019-10-31 | 2022-05-27 | 株式会社自动网络技术研究所 | 柔性印刷基板、配线模块、带端子的柔性印刷基板及蓄电模块 |
| CN114557140B (zh) * | 2019-10-31 | 2024-03-12 | 株式会社自动网络技术研究所 | 配线模块、带端子的柔性印刷基板及蓄电模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06177526A (ja) | 接合剤の印刷方法 | |
| US5743007A (en) | Method of mounting electronics component | |
| JPH0786729A (ja) | プリント配線板におけるジャンパーランドの接続構造及びジャンパーランドの接続方法 | |
| KR100488222B1 (ko) | 실장 구조체의 제조 방법, 실장 구조체, 및 금속 마스크 | |
| JPH06244541A (ja) | 回路基板装置 | |
| JPH09327980A (ja) | クリームはんだのスクリーン印刷用メタルマスク | |
| JPH05121868A (ja) | プリント基板に対する電子部品の半田付け実装方法 | |
| JP2001212928A (ja) | クリーム半田印刷用メタルマスク | |
| JPH04302193A (ja) | プリント基板 | |
| JP2917537B2 (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JPH07106745A (ja) | プリント配線板及びパッドへの半田皮膜形成方法 | |
| JPH04276692A (ja) | クリームはんだ塗布方法とクリームはんだ塗布用メタルマスク | |
| JPH066021A (ja) | 半田付けランドのパターン形状 | |
| JPH0445274Y2 (ja) | ||
| JPH06152092A (ja) | 表面実装型基板アセンブリ | |
| JPH04243187A (ja) | プリント基板 | |
| JPH08236921A (ja) | 電子部品の半田付け方法 | |
| JPH11330661A (ja) | 表面実装モジュール | |
| JPH0265295A (ja) | プリント基板 | |
| JPH02177390A (ja) | 表面実装型電子部品の半田付け方法 | |
| JPH0621604A (ja) | チップ電子部品表面実装回路基板装置 | |
| JPH0382096A (ja) | ハンダ付方法 | |
| JPH07297527A (ja) | プリント基板 | |
| JPH033391A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JPH0445995B2 (ja) |