JP2768357B2 - 多端子部品実装用プリント基板 - Google Patents
多端子部品実装用プリント基板Info
- Publication number
- JP2768357B2 JP2768357B2 JP9003563A JP356397A JP2768357B2 JP 2768357 B2 JP2768357 B2 JP 2768357B2 JP 9003563 A JP9003563 A JP 9003563A JP 356397 A JP356397 A JP 356397A JP 2768357 B2 JP2768357 B2 JP 2768357B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- printed circuit
- circuit board
- lands
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業用の利用分野】本発明は、フラットパッケージ型
ＬＳＩなどの多端子部品の各端子を該各端子に対向する
ようにプリント基板上に規則的に配置した複数個のラン
ドにそれぞれはんだ付けする多端子部品実装用プリント
基板に係り、特に、はんだ付けの際、各ランド間の短絡
あるいははんだ不足による接続不良などの欠点を生ずる
ことのない多端子部品実装用プリント基板に関する。 【０００２】 【従来の技術】フラットパッケージ型ＬＳＩのプリント
基板への実装は、図３および図４に示すように、該ＬＳ
Ｉ６の各端子８を、該各端子８に対向するようにプリン
ト基板１上に規則的に配置した複数個のランド３にそれ
ぞれはんだ付けすることによって行われる。ここで、は
んだの供給は、予めプリント基板１の各ランド３上には
んだペーストをパターン印刷しておくことによって行
い、また、はんだ付け操作はレーザ、ベーパリフローあ
るいは熱風等による加熱によって行われれている。 【０００３】近年ますます高密度化しているＬＳＩにお
いて、各端子のピッチは０．６５mmから０．５mmへ、端
子幅は０．３mmから０．２５mmへ移行しつつあり、ま
た、プリント基板においても、ランド間隔が０．２５mm
から０．１５mmに移行しつつあるなど、微細化が急速に
進行している。このため、はんだペースト５の印刷は、
印刷作業性向上のため、一方向に配置されたランド３を
一括して帯状に被覆する（図４はんだペースト５）方法
を採る場合が多く、該帯状はんだパターンの幅は、通
常、０．３５〜０．５５mmとされている。ここで、ラン
ド３間を埋めたはんだは、プリント基板面に対する濡れ
性が小さいため、加熱はんだ付けの際、溶融状態で基板
面から遊離して、表面張力により各ランドに集まり、結
果的に各ランド間のはんだは吸引除去された状態となる
ものであるが、図５に示すように、印刷はんだ量が多す
ぎる場合にははんだがランド間に残存して短絡１０を生
じ、また、印刷はんだ量が少なすぎる場合にははんだ不
足１１を生ずることになる。これらの欠点の発生を防止
するためには、はんだペースト５供給量の適量を選び、
かつ、これを一定に被覆することが重要な要素となる。 【０００４】ランド間の短絡を防止し、かつ、実装作業
時の位置合わせを容易にする方法として、先に、ランド
周辺に、ランドに密接して、ランドの厚さよりも厚い光
硬化性の絶縁樹脂層を形成する方法が提案されている
（特公昭第６１-３２８４０号）。この方法によれば、
ランド間が予め隔離されているため、実装作業に際し
て、短絡の問題を起すことは少なくなる。 【０００５】 【発明が解決しようとする課題】しかしながら、ランド
周辺に該ランドの厚さよりも厚い光硬化性絶縁性樹脂層
を形成した場合、該ランド部が凹状となり、はんだを帯
状に印刷した時に、該凹状部分ではんだペーストがだれ
やすく、その断面形状が不均一となり、はんだペースト
量が各ランドに対して一定になりにくいという欠点があ
り、また、印刷時に、ステンレス製メタルマスクが光硬
化性絶縁樹脂層に圧着され、強く押圧されるため、該樹
脂層の端部に微細クラックが発生し、はんだ付け時の熱
負荷によってクラックが顕在化したり、密着性が低下す
るという欠点がある。 【０００６】また、ランド周辺に光硬化性絶縁樹脂層が
存在しない場合にも、同様に、ランド間の凹状部分では
んだペーストがだれるため、ランド部へのはんだ供給量
が不均一になるという欠点がある。 【０００７】本発明は、上記従来技術にみられる欠点を
解決し、端子ピッチの微細なＬＳＩの端子をプリント基
板上の各ランドにはんだ付けをする際に、該ランドに適
量のはんだペーストを均一に供給できるプリント基板を
提供することを目的とする。 【０００８】 【問題点を解決するための手段】上記目的は、ＬＳＩの
各端子に対向してプリント基板上に規則的に配置された
複数個のランドの周辺に、該各ランドに密接して、該ラ
ンドの厚さの約３分の１以上で該ランドの厚さを越えな
い範囲の厚さの光硬化性絶縁性樹脂層を設けることによ
って達成することができる。 【０００９】 【作用】プリント基板上のランドの周辺に、該ランドに
密接して設けた光硬化性絶縁性樹脂層の厚さが該ランド
の厚さの３分の１以上で該ランドの厚さを超えない範囲
であるため、ランドとランド以外の部分の段差が小とな
り、より平坦化されていることによって、はんだペース
ト印刷時のペーストのだれが小となり、各ランド当りの
はんだ量が均一となる。 【００１０】また、絶縁膜層の高さがランドの高さと同
じかそれよりも低いため、はんだペースト印刷時に、前
記従来技術にみられたようなメタルマスクの押圧による
絶縁樹脂層のクラック現象が発生することがない。 【００１１】 【実施例】以下本発明の一実施例について図面によって
説明する。 【００１２】図１は本発明による多端子部品実装用プリ
ント基板およびそれに実装すべきＬＳＩを示す概略摸式
図で、多端子部品実装用プリント基板１は基材２上にＬ
ＳＩの各端子に対向するように規則的に配置した複数個
のランド３、該各ランド３周辺に該各ランドに密接し
て、該各ランド３の厚さの３分の１以上でランドの厚さ
を越えない範囲の厚さで設けた光硬化性絶縁性樹脂層４
からなり、ＬＳＩ６はＬＳＩ本体７および該ＬＳＩ本体
７の周辺に一方向に突設して設けられた複数個の端子８
からなることを示す。ここで、ランド部周辺に該ランド
に密接して設ける光硬化性絶縁性樹脂層４の形成は、ま
ず、予めランド３を設けた基材２の全面に、該ランドの
厚さの３分の１以上の厚さで該ランドの厚さを越えない
範囲の厚さの該光硬化性絶縁性樹脂層を塗布し、次い
で、所定パターンのマスクを用いてランド３以外の部分
を露光し、硬化させ、さらに、現像処理を施すことによ
りランド３部の該樹脂層を溶解除去することにより行な
った。なお、該ランド部については、はんだ付け性を良
好ならしめるため、無電解銅めっきを施した。上記のよ
うにして得られた基板について、はんだペースト５の帯
状パターン印刷を行ったが、ランド３間の絶縁樹脂層４
上のおいてはんだペースト５のだれることのない均一な
はんだ層を得ることができた。この基板について、さら
に、ＬＳＩ６の各端子８をそれぞれ対向するランド３上
に載置してはんだ付け操作を行ったが、図２にみられる
ように、各端子間の短絡不良やはんだ不足などの欠点の
ない良好なはんだ付け部９を得ることができた。 【００１３】なお、図３は本発明による多端子部品プリ
ント基板を用いたＬＳＩ実装の完了した状態を示す概略
斜視図である。 【００１４】 【発明の効果】以上述べてきたように、フラットパッケ
ージＬＳＩ等多端子部品実装用のプリント基板を、本発
明の構成によるプリント基板、すなわち、ランド周辺
に、該ランドに密接して、該ランドの厚さの約３分の１
以上で該ランドの厚さを越えない範囲の厚さの光硬化性
絶縁性樹脂を設けることによりランドとランド以外の部
分との段差を小さくしたプリント基板とすることによっ
て、はんだ供給を均一に行うことができ実装時における
ランド間の短絡不良あるいははんだ不足等の不良の発生
を防止することができた。また、その結果、短絡部の検
査あるいは欠陥部の修正作業等の簡潔化あるいは省略化
をはかることができ、作業の効率向上に寄与することが
できた。
ＬＳＩなどの多端子部品の各端子を該各端子に対向する
ようにプリント基板上に規則的に配置した複数個のラン
ドにそれぞれはんだ付けする多端子部品実装用プリント
基板に係り、特に、はんだ付けの際、各ランド間の短絡
あるいははんだ不足による接続不良などの欠点を生ずる
ことのない多端子部品実装用プリント基板に関する。 【０００２】 【従来の技術】フラットパッケージ型ＬＳＩのプリント
基板への実装は、図３および図４に示すように、該ＬＳ
Ｉ６の各端子８を、該各端子８に対向するようにプリン
ト基板１上に規則的に配置した複数個のランド３にそれ
ぞれはんだ付けすることによって行われる。ここで、は
んだの供給は、予めプリント基板１の各ランド３上には
んだペーストをパターン印刷しておくことによって行
い、また、はんだ付け操作はレーザ、ベーパリフローあ
るいは熱風等による加熱によって行われれている。 【０００３】近年ますます高密度化しているＬＳＩにお
いて、各端子のピッチは０．６５mmから０．５mmへ、端
子幅は０．３mmから０．２５mmへ移行しつつあり、ま
た、プリント基板においても、ランド間隔が０．２５mm
から０．１５mmに移行しつつあるなど、微細化が急速に
進行している。このため、はんだペースト５の印刷は、
印刷作業性向上のため、一方向に配置されたランド３を
一括して帯状に被覆する（図４はんだペースト５）方法
を採る場合が多く、該帯状はんだパターンの幅は、通
常、０．３５〜０．５５mmとされている。ここで、ラン
ド３間を埋めたはんだは、プリント基板面に対する濡れ
性が小さいため、加熱はんだ付けの際、溶融状態で基板
面から遊離して、表面張力により各ランドに集まり、結
果的に各ランド間のはんだは吸引除去された状態となる
ものであるが、図５に示すように、印刷はんだ量が多す
ぎる場合にははんだがランド間に残存して短絡１０を生
じ、また、印刷はんだ量が少なすぎる場合にははんだ不
足１１を生ずることになる。これらの欠点の発生を防止
するためには、はんだペースト５供給量の適量を選び、
かつ、これを一定に被覆することが重要な要素となる。 【０００４】ランド間の短絡を防止し、かつ、実装作業
時の位置合わせを容易にする方法として、先に、ランド
周辺に、ランドに密接して、ランドの厚さよりも厚い光
硬化性の絶縁樹脂層を形成する方法が提案されている
（特公昭第６１-３２８４０号）。この方法によれば、
ランド間が予め隔離されているため、実装作業に際し
て、短絡の問題を起すことは少なくなる。 【０００５】 【発明が解決しようとする課題】しかしながら、ランド
周辺に該ランドの厚さよりも厚い光硬化性絶縁性樹脂層
を形成した場合、該ランド部が凹状となり、はんだを帯
状に印刷した時に、該凹状部分ではんだペーストがだれ
やすく、その断面形状が不均一となり、はんだペースト
量が各ランドに対して一定になりにくいという欠点があ
り、また、印刷時に、ステンレス製メタルマスクが光硬
化性絶縁樹脂層に圧着され、強く押圧されるため、該樹
脂層の端部に微細クラックが発生し、はんだ付け時の熱
負荷によってクラックが顕在化したり、密着性が低下す
るという欠点がある。 【０００６】また、ランド周辺に光硬化性絶縁樹脂層が
存在しない場合にも、同様に、ランド間の凹状部分では
んだペーストがだれるため、ランド部へのはんだ供給量
が不均一になるという欠点がある。 【０００７】本発明は、上記従来技術にみられる欠点を
解決し、端子ピッチの微細なＬＳＩの端子をプリント基
板上の各ランドにはんだ付けをする際に、該ランドに適
量のはんだペーストを均一に供給できるプリント基板を
提供することを目的とする。 【０００８】 【問題点を解決するための手段】上記目的は、ＬＳＩの
各端子に対向してプリント基板上に規則的に配置された
複数個のランドの周辺に、該各ランドに密接して、該ラ
ンドの厚さの約３分の１以上で該ランドの厚さを越えな
い範囲の厚さの光硬化性絶縁性樹脂層を設けることによ
って達成することができる。 【０００９】 【作用】プリント基板上のランドの周辺に、該ランドに
密接して設けた光硬化性絶縁性樹脂層の厚さが該ランド
の厚さの３分の１以上で該ランドの厚さを超えない範囲
であるため、ランドとランド以外の部分の段差が小とな
り、より平坦化されていることによって、はんだペース
ト印刷時のペーストのだれが小となり、各ランド当りの
はんだ量が均一となる。 【００１０】また、絶縁膜層の高さがランドの高さと同
じかそれよりも低いため、はんだペースト印刷時に、前
記従来技術にみられたようなメタルマスクの押圧による
絶縁樹脂層のクラック現象が発生することがない。 【００１１】 【実施例】以下本発明の一実施例について図面によって
説明する。 【００１２】図１は本発明による多端子部品実装用プリ
ント基板およびそれに実装すべきＬＳＩを示す概略摸式
図で、多端子部品実装用プリント基板１は基材２上にＬ
ＳＩの各端子に対向するように規則的に配置した複数個
のランド３、該各ランド３周辺に該各ランドに密接し
て、該各ランド３の厚さの３分の１以上でランドの厚さ
を越えない範囲の厚さで設けた光硬化性絶縁性樹脂層４
からなり、ＬＳＩ６はＬＳＩ本体７および該ＬＳＩ本体
７の周辺に一方向に突設して設けられた複数個の端子８
からなることを示す。ここで、ランド部周辺に該ランド
に密接して設ける光硬化性絶縁性樹脂層４の形成は、ま
ず、予めランド３を設けた基材２の全面に、該ランドの
厚さの３分の１以上の厚さで該ランドの厚さを越えない
範囲の厚さの該光硬化性絶縁性樹脂層を塗布し、次い
で、所定パターンのマスクを用いてランド３以外の部分
を露光し、硬化させ、さらに、現像処理を施すことによ
りランド３部の該樹脂層を溶解除去することにより行な
った。なお、該ランド部については、はんだ付け性を良
好ならしめるため、無電解銅めっきを施した。上記のよ
うにして得られた基板について、はんだペースト５の帯
状パターン印刷を行ったが、ランド３間の絶縁樹脂層４
上のおいてはんだペースト５のだれることのない均一な
はんだ層を得ることができた。この基板について、さら
に、ＬＳＩ６の各端子８をそれぞれ対向するランド３上
に載置してはんだ付け操作を行ったが、図２にみられる
ように、各端子間の短絡不良やはんだ不足などの欠点の
ない良好なはんだ付け部９を得ることができた。 【００１３】なお、図３は本発明による多端子部品プリ
ント基板を用いたＬＳＩ実装の完了した状態を示す概略
斜視図である。 【００１４】 【発明の効果】以上述べてきたように、フラットパッケ
ージＬＳＩ等多端子部品実装用のプリント基板を、本発
明の構成によるプリント基板、すなわち、ランド周辺
に、該ランドに密接して、該ランドの厚さの約３分の１
以上で該ランドの厚さを越えない範囲の厚さの光硬化性
絶縁性樹脂を設けることによりランドとランド以外の部
分との段差を小さくしたプリント基板とすることによっ
て、はんだ供給を均一に行うことができ実装時における
ランド間の短絡不良あるいははんだ不足等の不良の発生
を防止することができた。また、その結果、短絡部の検
査あるいは欠陥部の修正作業等の簡潔化あるいは省略化
をはかることができ、作業の効率向上に寄与することが
できた。
【図面の簡単な説明】
【図１】本発明による多端子部品実装用プリント基板お
よび該基板に実装するＬＳＩを示す概略部分摸式図。 【図２】本発明による多端子部品実装用プリント基板を
用いてＬＳＩの実装を行った状態を示す概略部分摸式
図。 【図３】本発明による多端子部品実装用プリント基板を
用いてＬＳＩの実装が完了した状態を示す該略斜視図。 【図４】従来技術による多端子部品実装用プリント基板
および該基板に実装するＬＳＩを示す概略部分摸式図。 【図５】従来技術による多端子部品実装用プリント基板
を用いてＬＳＩの実装を行った状態を示す概略部分摸式
図である。 【符号の説明】 １…多端子部品実装用プリント基板、２…基材、３…ラ
ンド、４…光硬化性絶縁性樹脂層、５…はんだペース
ト、６…ＬＳＩ、７…ＬＳＩ本体、８…端子、９…はん
だ付け部、10…短絡、11…はんだ不足。
よび該基板に実装するＬＳＩを示す概略部分摸式図。 【図２】本発明による多端子部品実装用プリント基板を
用いてＬＳＩの実装を行った状態を示す概略部分摸式
図。 【図３】本発明による多端子部品実装用プリント基板を
用いてＬＳＩの実装が完了した状態を示す該略斜視図。 【図４】従来技術による多端子部品実装用プリント基板
および該基板に実装するＬＳＩを示す概略部分摸式図。 【図５】従来技術による多端子部品実装用プリント基板
を用いてＬＳＩの実装を行った状態を示す概略部分摸式
図である。 【符号の説明】 １…多端子部品実装用プリント基板、２…基材、３…ラ
ンド、４…光硬化性絶縁性樹脂層、５…はんだペース
ト、６…ＬＳＩ、７…ＬＳＩ本体、８…端子、９…はん
だ付け部、10…短絡、11…はんだ不足。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小関 護
神奈川県横浜市戸塚区戸塚町216番地
株式会社日立製作所戸塚工場内
(56)参考文献 特開 昭59−148388（ＪＰ，Ａ)
特開 昭52−93271（ＪＰ，Ａ)
特開 昭57−76897（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.6，ＤＢ名)
H05K 3/34
Claims (1)
- (57)【特許請求の範囲】 １． 多端子部品の各端子を該各端子に対向するように
プリント基板上に規則的に配置した複数個のランドに印
刷法によりはんだを供給し、前記各端子と前記複数個の
ランドとをそれぞれはんだ付けする多端子部品実装用プ
リント基板において、 前記ランドの少なくともはんだ付面は無電解銅めっきで
形成され、前記ランド周辺に、該ランドに密接して、該
ランドの厚さの約３分の１以上で該ランドの厚さを越え
ない範囲の厚さの光硬化性の絶縁性樹脂層を設けたこと
を特徴とする多端子部品実装用プリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9003563A JP2768357B2 (ja) | 1997-01-13 | 1997-01-13 | 多端子部品実装用プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9003563A JP2768357B2 (ja) | 1997-01-13 | 1997-01-13 | 多端子部品実装用プリント基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62226265A Division JPH0666541B2 (ja) | 1987-09-11 | 1987-09-11 | 多端子部品実装用プリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186439A JPH09186439A (ja) | 1997-07-15 |
| JP2768357B2 true JP2768357B2 (ja) | 1998-06-25 |
Family
ID=11560903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9003563A Expired - Fee Related JP2768357B2 (ja) | 1997-01-13 | 1997-01-13 | 多端子部品実装用プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2768357B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5293271A (en) * | 1976-02-02 | 1977-08-05 | Hitachi Ltd | Semiconductor device and its manufacture for that device |
| JPS5776897A (en) * | 1980-10-31 | 1982-05-14 | Nippon Electric Co | Printed circuit board |
| JPS59148388A (ja) * | 1983-02-14 | 1984-08-25 | キヤノン株式会社 | プリント配線板 |
-
1997
- 1997-01-13 JP JP9003563A patent/JP2768357B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09186439A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5453582A (en) | Circuit board to be precoated with solder layers and solder circuit board | |
| EP0947125B1 (en) | Method of making a printed circuit board having a tin/lead coating | |
| JP2768357B2 (ja) | 多端子部品実装用プリント基板 | |
| JP2768358B2 (ja) | 多端子部品実装用プリント基板 | |
| JP2842425B2 (ja) | 多端子部品実装方法 | |
| JP2862003B2 (ja) | 多端子部品実装用プリント基板 | |
| US5373113A (en) | Solder reflow mounting board | |
| JPH0722749A (ja) | 半田層をプリコートして使用される回路基板及び半田プリコート回路基板 | |
| JPH0666541B2 (ja) | 多端子部品実装用プリント基板 | |
| JP3905355B2 (ja) | チップ部品の実装方法 | |
| JPH05235522A (ja) | ポリイミド膜の形成方法 | |
| JPH04297091A (ja) | 半田コートプリント回路基板とその製造方法 | |
| JPH10242629A (ja) | プリント配線板及びその製造方法 | |
| JPH05283587A (ja) | 多リード素子の半田付方法 | |
| JPH0443697A (ja) | ハンダ付け方法 | |
| JP2001077522A (ja) | 電子部品の実装方法 | |
| JP3241525B2 (ja) | プリント配線板の表面実装方法 | |
| JPH0414892A (ja) | プリント配線基板のハンダレジスト開口部の構造 | |
| JPH04133492A (ja) | 印刷配線板の製造方法 | |
| JPH10326956A (ja) | プリント配線板、該プリント配線板の製造方法及び該プリント配線板への電子部品の実装方法 | |
| JPH02177390A (ja) | 表面実装型電子部品の半田付け方法 | |
| JPH09191174A (ja) | プリント配線板及びその製造方法並びにプリント配線板への電子部品の実装構造体 | |
| JPH05259622A (ja) | プリント配線板 | |
| JPH0417387A (ja) | プリント回路基板の製造方法 | |
| JPH0567865A (ja) | プリント配線板の表面処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |