JP3905355B2 - チップ部品の実装方法 - Google Patents
チップ部品の実装方法 Download PDFInfo
- Publication number
- JP3905355B2 JP3905355B2 JP2001342301A JP2001342301A JP3905355B2 JP 3905355 B2 JP3905355 B2 JP 3905355B2 JP 2001342301 A JP2001342301 A JP 2001342301A JP 2001342301 A JP2001342301 A JP 2001342301A JP 3905355 B2 JP3905355 B2 JP 3905355B2
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- chip component
- solder
- substrate
- land portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器に使用して好適なチップ部品の実装方法に関する。
【０００２】
【従来の技術】
従来より、携帯用高周波機器等の電子機器においては、基板に設けられたランド部上にクリーム半田を塗布した後、チップ抵抗やチップコンデンサ等のチップ部品を搭載してリフロー炉内で加熱することにより、これらチップ部品の電極部を対応するランド部に半田付けするという実装方法が広く採用されている。このようなチップ部品実装方法の従来技術を図５と図６に基づいて説明すると、図５はチップ部品の実装完了状態を示す平面図、図６はクリーム半田の形成方法を示す断面図である。
【０００３】
図５に示すように、基板２０上には銅箔等からなる配線パターン２１が設けられており、この配線パターン２１の端部には幅広のランド部２２が形成されている。また、基板２０上のほぼ全面に半田レジスト層２３が設けられており、配線パターン２１はランド部２２を除く部分が半田レジスト層２３により被覆されている。この半田レジスト層２３は、図示せぬ印刷用マスクを用いて、各ランド部２２と対応する位置にそれぞれ開口２３ａが形成されるように印刷したものである。
【０００４】
チップ抵抗やチップコンデンサ等のチップ部品２４を基板２０上に実装する際には、図６に示すように、各ランド部２２と対応する位置に透孔２６ａを設けた印刷用マスク２６を用意し、この印刷用マスク２６を基板２０上で位置合わせして透孔２６ａをランド部２２上に合致させる。この状態で印刷用マスク２６上のクリーム半田２５を図示せぬスキージを用いて転写することにより、クリーム半田２５を印刷用マスク２６の透孔２６ａを通してランド部２２上に印刷する。次に、自動マウンタ装置を用いて、チップ部品２４の長手方向両端に形成されている電極部２４ａを対応するランド部２２上に載置し、しかる後、基板２０をリフロー炉内へ搬送して加熱する。これにより、クリーム半田２５が溶融して各チップ部品２４の電極部２４ａがそれぞれ対応するランド部２２に半田付けされるため、各チップ部品２４を基板２０上の所定位置に実装することができる。
【０００５】
【発明が解決しようとする課題】
ところで、上述した従来のチップ部品実装方法では、半田レジスト層２３を形成する工程とランド部２２上にクリーム半田２５を塗布する工程とで、それぞれ印刷用マスクを用意しなければならないため、印刷用マスクの作製費用が嵩んでしまい、しかも、これらの印刷用マスクは基板２０上で正確に位置合わせして印刷しなければならないので、印刷用マスクの位置合わせ作業が煩雑となり、これらのことが実装コストを押し上げる大きな要因となっていた。また、印刷用マスク２６の仕上がり精度や印刷時の位置合わせ精度が良好でない場合、各ランド部２２上に塗布されるクリーム半田２５の量がばらついてしまうため、例えばチップ部品２４の一方の電極部２４ａに他方の電極部２４ａよりも著しく多量のクリーム半田２５が付着してしまうことがあり、その場合、リフロー工程でチップ部品２４がクリーム半田２５の多い一方のランド部２２側へ引っ張られて起立してしまうという実装不良を起こしやすくなる。
【０００６】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、チップ部品の電極部を簡単かつ安価にランド部に半田付けすることができて実装不良も回避しやすい、チップ部品の実装方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明によるチップ部品の実装方法は、ランド部を有する配線パターンが設けられた基板上で少なくとも前記ランド部の表面に予備半田を設ける予備半田形成工程と、この予備半田形成工程後に前記基板上の全面にレジスト層を塗布してから該レジスト層を半硬化させるレジスト層形成工程と、このレジスト層形成工程後に半硬化状態の前記レジスト層にチップ部品を押し付けて該チップ部品の電極部を対応する前記ランド部上の前記予備半田に圧着させるチップ部品圧着工程と、このチップ部品圧着工程後に前記レジスト層の硬化と前記予備半田の溶融を同時に行なう加熱工程とを具備している。
【０００８】
このようなチップ部品実装方法によれば、レジスト層を形成する工程で印刷用マスクが不要となるばかりでなく、ランド部上に印刷用マスクを用いてクリーム半田を塗布する必要もなくなるので、これらの印刷用マスクを作製する費用が節約できると共に、印刷用マスクの煩雑な位置合わせ作業を省略できて工程の簡素化が図れる。さらに、クリーム半田の塗布量のばらつきに起因するチップ部品の実装不良も回避できるという利点がある。
【０００９】
なお、かかるチップ部品実装方法において、前記予備半田として半田メッキ層を形成することにすれば、公知の半田レベラー法によって各ランド部上に簡単に予備半田を設けることができるので好ましい。
【００１０】
【発明の実施の形態】
以下、発明の実施の形態について図面を参照して説明すると、図１は実施形態例に係るチップ部品の実装完了状態を示す断面図、図２は基板の断面図、図３は該基板のランド部に予備半田をメッキした状態を示す断面図、図４は該基板上にレジスト層を塗布して乾燥させた状態を示す断面図である。
【００１１】
これらの図に示すように、アルミナやガラスエポキシ等の絶縁材料からなる基板１上には銅箔等からなる配線パターン２が設けられており、この配線パターン２の端部に形成された複数のランド部３が各チップ部品６の実装位置に対応させて形成されている。このチップ部品６は例えばチップ抵抗やチップコンデンサであって、その長手方向両端に一対の電極部６ａが形成されている。そして、本実施形態例においては、各ランド部３を含む配線パターン２の表面に予備半田４がメッキ形成してあり、この予備半田４を介してチップ部品６の電極部６ａが対応するランド部３に半田付けされるようにしてある。また、チップ部品６を実装する前に、基板１上のほぼ全面に熱硬化性樹脂からなるレジスト層５が塗布形成してあり、このレジスト層５を半硬化させた状態で、各チップ部品６の電極部６ａを対応するランド部３上に押し付けてリフロー炉内で加熱することにより、予備半田４を溶融させて電極部６ａに付着させると共に、レジスト層５を硬化させている。
【００１２】
このようなチップ部品実装方法の手順について詳しく説明すると、図２に示すように、複数のランド部３を有する配線パターン２が設けられている基板１を用意し、まず予備半田形成工程として、基板１の各ランド部３上に予備半田４を形成する。予備半田４を形成する方法としては、例えば、浴槽内の溶融半田に基板１を浸漬した後、基板１に付着した余剰の半田を吹き飛ばすという公知の半田レベラー法を採用することができる。これにより、図３に示すように、各ランド部３を含む配線パターン２の表面に予備半田４がメッキ形成されることとなる。
【００１３】
次にレジスト層形成工程として、図４に示すように、エポキシ樹脂等の熱硬化性樹脂からなるレジスト層５を基板１上の全面に塗布した後、このレジスト層５を乾燥させて半硬化状態とする。この場合、レジスト層５の乾燥温度や乾燥時間等の条件を適宜選択することにより、粘度の異なるさまざまな半硬化状態に設定可能なので、レジスト層５の材料に応じて所望の半硬化状態となるように乾燥させることができる。そして、このレジスト層形成工程により、予備半田４は半硬化状態のレジスト層５で完全に被覆される。
【００１４】
次にチップ部品圧着工程として、図４の２点鎖線で示すように、チップ部品６を半硬化状態のレジスト層５の上方から基板１上の所定位置に押し付け、このチップ部品６の電極部６ａを対応するランド部３上の予備半田４に圧着させる。すわわち、チップ部品６を基板１上に押し付ける際に、半硬化状態のレジスト層５はチップ部品６の周囲へ押しのけられるので、ランド部３上の予備半田４に圧着させた電極部６ａと該予備半田４との間には極く少量のレジスト材料しか残存しなくなる。
【００１５】
最後に加熱工程として、基板１をリフロー炉内へ搬送して加熱し、レジスト層５の本硬化と予備半田４の溶融とを同時に行なう。この加熱工程により、溶融した予備半田４を介してチップ部品６の電極部６ａが対応するランド部３に半田付けされると共に、完全に硬化したレジスト層５によりチップ部品６が保持されるため、図１に示すように、チップ部品６を基板１上に実装することができる。
【００１６】
上記実施形態例に係るチップ部品実装方法によれば、レジスト層５を基板１上の全面に塗布すれば良いため、レジスト層形成工程で印刷用マスクが不要となるばかりでなく、ランド部３上に印刷用マスクを用いてクリーム半田を塗布する必要もなくなるので、これらの印刷用マスクを作製する費用を節約できると共に、印刷用マスクの煩雑な位置合わせ作業を省略できて工程の簡素化が図れる。また、図１に示す実装完了状態のチップ部品６をレジスト層５で保持して取付強度を増大させることができると共に、ランド部３上の半田付け部や配線パターン２をレジスト層５で保護することができるので、チップ部品６の実装不良を回避することができる。
【００１７】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００１８】
レジスト層を形成する工程で印刷用マスクが不要となるばかりでなく、ランド部上に印刷用マスクを用いてクリーム半田を塗布する必要もなくなるので、これらの印刷用マスクを作製する費用が節約できると共に、印刷用マスクの煩雑な位置合わせ作業が省略できて工程の簡素化が図れ、さらに、クリーム半田の塗布量のばらつきに起因するチップ部品の実装不良が発生しなくなる。したがって、チップ部品の電極部を簡単かつ安価にランド部に半田付けすることができて実装不良も回避しやすい、優れたチップ部品実装方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態例に係るチップ部品の実装完了状態を示す断面図である。
【図２】該実施形態例で用いた基板の断面図である。
【図３】該基板のランド部に予備半田をメッキした状態を示す断面図である。
【図４】該基板上にレジスト層を塗布して乾燥させた状態を示す断面図である。
【図５】従来例に係るチップ部品の実装完了状態を示す平面図である。
【図６】図５に示すクリーム半田の塗布形成方法を示す断面図である。
【符号の説明】
１ 基板
２ 配線パターン
３ ランド部
４ 予備半田
５ レジスト層
６ チップ部品
６ａ 電極部
【発明の属する技術分野】
本発明は、各種電子機器に使用して好適なチップ部品の実装方法に関する。
【０００２】
【従来の技術】
従来より、携帯用高周波機器等の電子機器においては、基板に設けられたランド部上にクリーム半田を塗布した後、チップ抵抗やチップコンデンサ等のチップ部品を搭載してリフロー炉内で加熱することにより、これらチップ部品の電極部を対応するランド部に半田付けするという実装方法が広く採用されている。このようなチップ部品実装方法の従来技術を図５と図６に基づいて説明すると、図５はチップ部品の実装完了状態を示す平面図、図６はクリーム半田の形成方法を示す断面図である。
【０００３】
図５に示すように、基板２０上には銅箔等からなる配線パターン２１が設けられており、この配線パターン２１の端部には幅広のランド部２２が形成されている。また、基板２０上のほぼ全面に半田レジスト層２３が設けられており、配線パターン２１はランド部２２を除く部分が半田レジスト層２３により被覆されている。この半田レジスト層２３は、図示せぬ印刷用マスクを用いて、各ランド部２２と対応する位置にそれぞれ開口２３ａが形成されるように印刷したものである。
【０００４】
チップ抵抗やチップコンデンサ等のチップ部品２４を基板２０上に実装する際には、図６に示すように、各ランド部２２と対応する位置に透孔２６ａを設けた印刷用マスク２６を用意し、この印刷用マスク２６を基板２０上で位置合わせして透孔２６ａをランド部２２上に合致させる。この状態で印刷用マスク２６上のクリーム半田２５を図示せぬスキージを用いて転写することにより、クリーム半田２５を印刷用マスク２６の透孔２６ａを通してランド部２２上に印刷する。次に、自動マウンタ装置を用いて、チップ部品２４の長手方向両端に形成されている電極部２４ａを対応するランド部２２上に載置し、しかる後、基板２０をリフロー炉内へ搬送して加熱する。これにより、クリーム半田２５が溶融して各チップ部品２４の電極部２４ａがそれぞれ対応するランド部２２に半田付けされるため、各チップ部品２４を基板２０上の所定位置に実装することができる。
【０００５】
【発明が解決しようとする課題】
ところで、上述した従来のチップ部品実装方法では、半田レジスト層２３を形成する工程とランド部２２上にクリーム半田２５を塗布する工程とで、それぞれ印刷用マスクを用意しなければならないため、印刷用マスクの作製費用が嵩んでしまい、しかも、これらの印刷用マスクは基板２０上で正確に位置合わせして印刷しなければならないので、印刷用マスクの位置合わせ作業が煩雑となり、これらのことが実装コストを押し上げる大きな要因となっていた。また、印刷用マスク２６の仕上がり精度や印刷時の位置合わせ精度が良好でない場合、各ランド部２２上に塗布されるクリーム半田２５の量がばらついてしまうため、例えばチップ部品２４の一方の電極部２４ａに他方の電極部２４ａよりも著しく多量のクリーム半田２５が付着してしまうことがあり、その場合、リフロー工程でチップ部品２４がクリーム半田２５の多い一方のランド部２２側へ引っ張られて起立してしまうという実装不良を起こしやすくなる。
【０００６】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、チップ部品の電極部を簡単かつ安価にランド部に半田付けすることができて実装不良も回避しやすい、チップ部品の実装方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明によるチップ部品の実装方法は、ランド部を有する配線パターンが設けられた基板上で少なくとも前記ランド部の表面に予備半田を設ける予備半田形成工程と、この予備半田形成工程後に前記基板上の全面にレジスト層を塗布してから該レジスト層を半硬化させるレジスト層形成工程と、このレジスト層形成工程後に半硬化状態の前記レジスト層にチップ部品を押し付けて該チップ部品の電極部を対応する前記ランド部上の前記予備半田に圧着させるチップ部品圧着工程と、このチップ部品圧着工程後に前記レジスト層の硬化と前記予備半田の溶融を同時に行なう加熱工程とを具備している。
【０００８】
このようなチップ部品実装方法によれば、レジスト層を形成する工程で印刷用マスクが不要となるばかりでなく、ランド部上に印刷用マスクを用いてクリーム半田を塗布する必要もなくなるので、これらの印刷用マスクを作製する費用が節約できると共に、印刷用マスクの煩雑な位置合わせ作業を省略できて工程の簡素化が図れる。さらに、クリーム半田の塗布量のばらつきに起因するチップ部品の実装不良も回避できるという利点がある。
【０００９】
なお、かかるチップ部品実装方法において、前記予備半田として半田メッキ層を形成することにすれば、公知の半田レベラー法によって各ランド部上に簡単に予備半田を設けることができるので好ましい。
【００１０】
【発明の実施の形態】
以下、発明の実施の形態について図面を参照して説明すると、図１は実施形態例に係るチップ部品の実装完了状態を示す断面図、図２は基板の断面図、図３は該基板のランド部に予備半田をメッキした状態を示す断面図、図４は該基板上にレジスト層を塗布して乾燥させた状態を示す断面図である。
【００１１】
これらの図に示すように、アルミナやガラスエポキシ等の絶縁材料からなる基板１上には銅箔等からなる配線パターン２が設けられており、この配線パターン２の端部に形成された複数のランド部３が各チップ部品６の実装位置に対応させて形成されている。このチップ部品６は例えばチップ抵抗やチップコンデンサであって、その長手方向両端に一対の電極部６ａが形成されている。そして、本実施形態例においては、各ランド部３を含む配線パターン２の表面に予備半田４がメッキ形成してあり、この予備半田４を介してチップ部品６の電極部６ａが対応するランド部３に半田付けされるようにしてある。また、チップ部品６を実装する前に、基板１上のほぼ全面に熱硬化性樹脂からなるレジスト層５が塗布形成してあり、このレジスト層５を半硬化させた状態で、各チップ部品６の電極部６ａを対応するランド部３上に押し付けてリフロー炉内で加熱することにより、予備半田４を溶融させて電極部６ａに付着させると共に、レジスト層５を硬化させている。
【００１２】
このようなチップ部品実装方法の手順について詳しく説明すると、図２に示すように、複数のランド部３を有する配線パターン２が設けられている基板１を用意し、まず予備半田形成工程として、基板１の各ランド部３上に予備半田４を形成する。予備半田４を形成する方法としては、例えば、浴槽内の溶融半田に基板１を浸漬した後、基板１に付着した余剰の半田を吹き飛ばすという公知の半田レベラー法を採用することができる。これにより、図３に示すように、各ランド部３を含む配線パターン２の表面に予備半田４がメッキ形成されることとなる。
【００１３】
次にレジスト層形成工程として、図４に示すように、エポキシ樹脂等の熱硬化性樹脂からなるレジスト層５を基板１上の全面に塗布した後、このレジスト層５を乾燥させて半硬化状態とする。この場合、レジスト層５の乾燥温度や乾燥時間等の条件を適宜選択することにより、粘度の異なるさまざまな半硬化状態に設定可能なので、レジスト層５の材料に応じて所望の半硬化状態となるように乾燥させることができる。そして、このレジスト層形成工程により、予備半田４は半硬化状態のレジスト層５で完全に被覆される。
【００１４】
次にチップ部品圧着工程として、図４の２点鎖線で示すように、チップ部品６を半硬化状態のレジスト層５の上方から基板１上の所定位置に押し付け、このチップ部品６の電極部６ａを対応するランド部３上の予備半田４に圧着させる。すわわち、チップ部品６を基板１上に押し付ける際に、半硬化状態のレジスト層５はチップ部品６の周囲へ押しのけられるので、ランド部３上の予備半田４に圧着させた電極部６ａと該予備半田４との間には極く少量のレジスト材料しか残存しなくなる。
【００１５】
最後に加熱工程として、基板１をリフロー炉内へ搬送して加熱し、レジスト層５の本硬化と予備半田４の溶融とを同時に行なう。この加熱工程により、溶融した予備半田４を介してチップ部品６の電極部６ａが対応するランド部３に半田付けされると共に、完全に硬化したレジスト層５によりチップ部品６が保持されるため、図１に示すように、チップ部品６を基板１上に実装することができる。
【００１６】
上記実施形態例に係るチップ部品実装方法によれば、レジスト層５を基板１上の全面に塗布すれば良いため、レジスト層形成工程で印刷用マスクが不要となるばかりでなく、ランド部３上に印刷用マスクを用いてクリーム半田を塗布する必要もなくなるので、これらの印刷用マスクを作製する費用を節約できると共に、印刷用マスクの煩雑な位置合わせ作業を省略できて工程の簡素化が図れる。また、図１に示す実装完了状態のチップ部品６をレジスト層５で保持して取付強度を増大させることができると共に、ランド部３上の半田付け部や配線パターン２をレジスト層５で保護することができるので、チップ部品６の実装不良を回避することができる。
【００１７】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００１８】
レジスト層を形成する工程で印刷用マスクが不要となるばかりでなく、ランド部上に印刷用マスクを用いてクリーム半田を塗布する必要もなくなるので、これらの印刷用マスクを作製する費用が節約できると共に、印刷用マスクの煩雑な位置合わせ作業が省略できて工程の簡素化が図れ、さらに、クリーム半田の塗布量のばらつきに起因するチップ部品の実装不良が発生しなくなる。したがって、チップ部品の電極部を簡単かつ安価にランド部に半田付けすることができて実装不良も回避しやすい、優れたチップ部品実装方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態例に係るチップ部品の実装完了状態を示す断面図である。
【図２】該実施形態例で用いた基板の断面図である。
【図３】該基板のランド部に予備半田をメッキした状態を示す断面図である。
【図４】該基板上にレジスト層を塗布して乾燥させた状態を示す断面図である。
【図５】従来例に係るチップ部品の実装完了状態を示す平面図である。
【図６】図５に示すクリーム半田の塗布形成方法を示す断面図である。
【符号の説明】
１ 基板
２ 配線パターン
３ ランド部
４ 予備半田
５ レジスト層
６ チップ部品
６ａ 電極部
Claims (3)
- ランド部を有する配線パターンが設けられた基板上で少なくとも前記ランド部の表面に予備半田を設ける予備半田形成工程と、この予備半田形成工程後に前記基板上の全面にレジスト層を塗布してから該レジスト層を半硬化させるレジスト層形成工程と、このレジスト層形成工程後に半硬化状態の前記レジスト層にチップ部品を押し付けて該チップ部品の電極部を対応する前記ランド部上の前記予備半田に圧着させるチップ部品圧着工程と、このチップ部品圧着工程後に前記レジスト層の硬化と前記予備半田の溶融を同時に行なう加熱工程とを具備することを特徴とするチップ部品の実装方法。
- 請求項１の記載において、前記予備半田が半田メッキ層からなることを特徴とするチップ部品の実装方法。
- 請求項１または２の記載において、前記レジスト層が熱硬化性樹脂からなることを特徴とするチップ部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001342301A JP3905355B2 (ja) | 2001-11-07 | 2001-11-07 | チップ部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001342301A JP3905355B2 (ja) | 2001-11-07 | 2001-11-07 | チップ部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003142806A JP2003142806A (ja) | 2003-05-16 |
| JP3905355B2 true JP3905355B2 (ja) | 2007-04-18 |
Family
ID=19156185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001342301A Expired - Fee Related JP3905355B2 (ja) | 2001-11-07 | 2001-11-07 | チップ部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3905355B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100771320B1 (ko) * | 2006-05-29 | 2007-10-29 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판 및 그 제조방법 |
-
2001
- 2001-11-07 JP JP2001342301A patent/JP3905355B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003142806A (ja) | 2003-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172852A (en) | Soldering method | |
| EP0947125A1 (en) | Method of making a printed circuit board having a tin/lead coating | |
| JP3905355B2 (ja) | チップ部品の実装方法 | |
| JPH09321425A (ja) | チップ状電子部品の実装方法 | |
| JPH0846349A (ja) | はんだ付け方法 | |
| JPH0491489A (ja) | プリント配線基板 | |
| JPS6255717B2 (ja) | ||
| JPH01312892A (ja) | 回路基板の製造方法 | |
| JP2003142812A (ja) | チップ部品の実装方法 | |
| JP2768358B2 (ja) | 多端子部品実装用プリント基板 | |
| JP2842425B2 (ja) | 多端子部品実装方法 | |
| JP3241525B2 (ja) | プリント配線板の表面実装方法 | |
| JP2002231756A (ja) | チップ部品の実装構造 | |
| JPH0629654A (ja) | 電子装置 | |
| JP2862003B2 (ja) | 多端子部品実装用プリント基板 | |
| JPH05283587A (ja) | 多リード素子の半田付方法 | |
| JPS62291086A (ja) | 配線回路基板 | |
| JPH04336489A (ja) | プリント基板 | |
| JPS63283189A (ja) | 部品の半田付け方法 | |
| JPH08236921A (ja) | 電子部品の半田付け方法 | |
| JPH03167890A (ja) | プリント配線板ユニットの形成方法 | |
| JPH04154190A (ja) | チップ部品の実装方法 | |
| JPH05327202A (ja) | はんだバンプの形成方法 | |
| KR19980066499A (ko) | 인쇄회로기판의 부품실장 방법 및 플럭스 도포장치 | |
| KR19990012613A (ko) | 반도체 집적회로 및 전자 부품의 회로기판 실장방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |