JPH05327202A - はんだバンプの形成方法 - Google Patents

はんだバンプの形成方法

Info

Publication number
JPH05327202A
JPH05327202A JP4154232A JP15423292A JPH05327202A JP H05327202 A JPH05327202 A JP H05327202A JP 4154232 A JP4154232 A JP 4154232A JP 15423292 A JP15423292 A JP 15423292A JP H05327202 A JPH05327202 A JP H05327202A
Authority
JP
Japan
Prior art keywords
solder
circuit board
circuit component
integrated circuit
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4154232A
Other languages
English (en)
Inventor
Katsutoshi Arakawa
勝利 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP4154232A priority Critical patent/JPH05327202A/ja
Publication of JPH05327202A publication Critical patent/JPH05327202A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【目 的】 外部電極上に形成される複数のはんだバン
プを同一平面に形成する混成集積回路装置、あるいは回
路部品におけるはんだバンプの形成方法。 【構 成】 第1工程では、平滑面を有する基板の表面
上で、回路基板のランド電極と対応する位置に、クリー
ムはんだがスクリーン印刷される。第2工程では、クリ
ームはんだがスクリーン印刷された平滑面を有する基板
上に、前記回路基板のランド電極に対応する外部電極を
有する回路部品を載置した後、リフロー処理を行う。第
3工程では、リフロー処理によるはんだが冷却して固化
した後、前記平滑面を有する基板を前記回路部品から剥
がす。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、表面実装型の回路部
品、あるいは混成集積回路装置におけるはんだバンプの
形成方法に関するものである。
【0002】
【従来の技術】図6は従来例におけるはんだバンプの形
成方法を説明するための図である。図7はクリームはん
だが外部電極上にスクリーン印刷された状態を示す従来
例の説明図である。図8は外部電極上にスクリーン印刷
されたクリームはんだをリフロー処理した状態を示す従
来例の説明図である。図9は母回路基板上に混成集積回
路装置を取り付けた状態を示す従来例の説明図である。
図6において、混成集積回路装置61上には、周知の方
法によって外部電極62、62′、62″が形成されて
いる。そして、当該外部電極62ないし62″には、た
とえば図示されていない母回路基板のランド電極と接続
し易いようにはんだバンプが形成される。たとえば、前
記外部電極62ないし62″上へのはんだバンプの形成
について説明する。先ず、外部電極62ないし62″が
形成された混成集積回路装置61の表面は、所定の形状
の開口が設けられたはんだマスク63によって覆われ
る。次に、はんだマスク63に載置されたクリームはん
だ64は、スキージー65によって、はんだマスク63
の開口を介して、外部電極62ないし62″上に塗布さ
れる。
【0003】たとえば、図7に示すように、混成集積回
路装置61に形成された外部電極62ないし62″上に
は、クリームはんだ66ないし66″が塗布される。そ
の後、図示されていないリフロー炉を通過することによ
って、上記状態の混成集積回路装置61には、たとえば
外部電極62、62′、62″上にそれぞれ図示のよう
な形状のはんだバンプ67、67′、67″が形成され
る。その後、上記混成集積回路装置61は、図9に示す
ように、その外部電極62、62′、62″が母回路基
板71と対応するランド電極72、72′、72″上に
載置され、図示されていないリフロー炉を通ることによ
り、両者は接続される。
【0004】
【発明が解決しようとする課題】しかし、外部電極62
ないし62″上にスクリーン印刷されたクリームはんだ
66ないし66″は、リフロー炉を通すことにより、は
んだの表面張力によって、図8に示すように、ドーム状
のバンプ67ないし67″が形成される。このドーム状
のバンプ67ないし67″では、スクリーン印刷を行う
際のクリームはんだ64の量、外部電極62ないし6
2″の表面積、はんだの表面張力等によって、図8に示
すように、その形状、および高さが互いに不均一になる
ことがある。たとえば、図8に示すようなはんだバンプ
67ないし67″が形成されている混成集積回路装置6
1が、母回路基板71のランド電極72ないし72″上
に載置された場合、混成集積回路装置61のはんだバン
プ67″と母回路基板71のランド電極72″とは、接
触しないことになる。このような状態でリフロー処理を
行うと、母回路基板71上のランド電極72″と接触し
ないはんだバンプ67″は、他のはんだバンプ67、6
7′と比べて加熱条件が異なり、はんだバンプ67″が
他と同じ完全な形状でないため、はんだ濡れ性を低下さ
せる。このため、母回路基板71上のランド電極72″
と、混成集積回路装置61の外部電極62″とは、電気
的に接続されないという問題が生じることもあった。ま
た、混成集積回路装置61と母回路基板72との接続に
おいて、はんだバンプ67の形状や高さによる相違は、
リフロー処理後にたとえ接続されていたとしても、経年
変化によって、当該接続部の信頼性に問題がでる。
【0005】本発明は、以上のような課題を解決するた
めのもので、外部電極上に形成される複数のはんだバン
プを同一平面に形成する混成集積回路装置、あるいは回
路部品におけるはんだバンプの形成方法を提供すること
を目的とする。
【0006】
【課題を解決するための手段】前記目的を達成するため
に、本発明の混成集積回路装置におけるはんだバンプの
形成方法は、平滑面を有する基板(図1ないし図3の
1)の表面上で、回路基板のランド電極と対応する位置
に、クリームはんだ(図1ないし図3の2)をスクリー
ン印刷する第1工程と、クリームはんだ(2)がスクリ
ーン印刷された前記基板(1)上に、前記回路基板のラ
ンド電極に対応する外部電極を有する回路部品を載置し
た後、リフロー処理を行う第2工程と、リフロー処理に
よるはんだが冷却して固化した後、前記平滑面を有する
基板(1)を前記回路部品から剥がす第3工程とから構
成される。本発明におけるはんだバンプの形成方法は、
前記回路基板を母回路基板(図5の31)に、前記回路
部品を混成集積回路装置(図2ないし図5の11)とす
ることができる。
【0007】
【作 用】第1工程では、平滑面を有する基板の表面
上にクリームはんだをスクリーン印刷する。スクリーン
印刷するクリームはんだの形状と位置は、回路部品の外
部電極を回路基板のランド電極に取り付けるような対応
関係にする。第2工程では、基板にスクリーン印刷され
たクリームはんだ上に、回路部品の外部電極が載置され
る。そして、この状態で、前記基板を回路部品と共に、
リフロー炉の中に入れる。第3工程では、リフロー炉か
ら前記基板と回路部品とを取り出し後、スクリーン印刷
されたはんだバンプが冷却固化された後、前記基板を回
路部品から引き剥がす。
【0008】はんだバンプは、リフロー処理によって、
回路部品の外部電極と平滑な表面を有する基板の表面と
の両面に固着される。しかし、前記基板の平滑な表面よ
り外部電極の方がはんだ濡れ性が大きく、強い取り付け
強度を有するため、はんだバンプを冷却して固化した
後、はんだバンプは、前記基板から引き剥がされ、回路
部品の外部電極に取り付けられる。そして、この時、複
数のはんだバンプの表面は、前記基板の表面と同じにな
っているため、同一平面になる。したがって、回路部品
は、前記はんだバンプを介して、回路基板のランド電極
に接続された際に、全ての接続部が同じ加熱条件によっ
て取り付けられる。
【0009】上記したバンプの形成方法は、前記回路部
品が混成集積回路装置をはじめ、面実装の外部電極を複
数備えたものである場合に特に有効である。また、前記
回路基板は、セラミックあるいは樹脂等からなる印刷配
線板を含む母回路基板に適用できる。
【0010】
【実 施 例】図1は平滑面を有する基板上にクリーム
はんだをスクリーン印刷した状態を示す本発明における
一実施例説明図である。図2は図1に示す平滑面を有す
る基板上に混成集積回路装置を載置した状態を示す本発
明における一実施例説明図である。図3は平滑面を有す
る基板から混成集積回路装置を剥がす状態を示す本発明
における一実施例説明図である。図4は本発明の一実施
例である混成集積回路装置上に形成されたはんだバンプ
を説明するための図である。図1において、平滑面を有
する基板1は、たとえばアルミナ等からなり、その表面
が平滑に形成されている。そして、平滑面を有する基板
1の主面には、混成集積回路装置の外部電極に対応する
位置にクリームはんだ2が、たとえばスクリーン印刷に
よって形成される。
【0011】一方、混成集積回路装置11には、外部電
極12、あるいは図示されていないランド電極、および
配線パターン等となる導電ペーストが塗布される。その
後、前記導電ペーストは、高い温度によって焼成され
る。図2に示すように、前記平滑面を有する基板1上に
形成されたクリームはんだ2と、前記混成集積回路装置
11の主面に形成された外部電極12とを対応させた状
態で、両者は、図示されていないリフロー炉内を通過さ
せる。リフロー炉内は、クリームはんだ2の溶融する温
度に設定されているため、前記平滑面を有する基板1と
混成集積回路装置11の外部電極12とがクリームはん
だ2によって接続される。
【0012】その後、図示されていないリフロー炉から
出た基板1と混成集積回路装置11とは、冷却されるに
したがい、クリームはんだ2が固化する。次に、前記平
滑面を有する基板1と混成集積回路装置11とは、引き
剥がされる。この時、図3に示すように、クリームはん
だ2は、混成集積回路装置11の主面に形成されている
外部電極12側に接続された状態となる。すなわち、ク
リームはんだ2は、はんだ溶融温度において、平滑面を
有する基板1より外部電極12の方がはんだ濡れ性が良
いため、外部電極12側に着く。そして、図4に斜視図
として示すように、混成集積回路装置11に形成された
外部電極12上のクリームはんだ2は、はんだバンプ3
となる。
【0013】図5は本発明の一実施例である混成集積回
路装置と母回路基板との接続状態を説明するための図で
ある。図5において、母回路基板31上には、たとえば
ランド電極32、32′、32″が形成されている。そ
して、当該ランド電極32ないし32″は、対応する混
成集積回路装置11の外部電極12ないし12″とはん
だバンプ3ないし3″を介して接続される。混成集積回
路装置11と母回路基板31との接続に際し、混成集積
回路装置11に形成された外部電極12ないし12″上
のはんだバンプ3ないし3″は、その上面が同一平面に
なるように、予め形成されているので、図5に示すよう
に母回路基板31側のランド電極32に密着すると共
に、はんだバンプ3ないし3″に加わる熱が等しくな
る。すなわち、本実施例による混成集積回路装置と母回
路基板との接続は、従来例に比べて信頼性の高いものと
なる。
【0014】以上、本実施例を詳述したが、前記本実施
例に限定されるものではない。そして、特許請求の範囲
に記載された本発明を逸脱することがなければ、種々の
設計変更を行うことが可能である。本実施例は、混成集
積回路装置と母回路基板で説明したが、たとえば混成集
積回路装置の代わりに複数の外部電極を有する面実装用
の回路部品としたり、あるいは母回路基板の代わりに樹
脂等からなる印刷配線板、セラミックからなる回路基板
等にも応用できるこはいうまでもない。
【0015】
【発明の効果】本発明によれば、回路部品に形成された
外部電極上のはんだバンプの上面を同一平面上に形成で
きるため、回路部品と回路基板とのはんだ付けにおい
て、一部の接続がオープンにならずに、正しい接続とな
り、経年変化によっても信頼性を損なうようなことがな
い。また、本発明によれば、混成集積回路装置の外部電
極上に形成されたバンプを母回路基板のランド電極と接
続する際にも全く同様な効果を奏する。
【図面の簡単な説明】
【図1】 平滑面を有する基板上にクリームはんだをス
クリーン印刷した状態を示す本発明における一実施例説
明図である。
【図2】 図1に示す平滑面を有する基板上に混成集積
回路装置を載置した状態を示す本発明における一実施例
説明図である。
【図3】 平滑面を有する基板から混成集積回路装置を
剥がす状態を示す本発明における一実施例説明図であ
る。
【図4】 本発明の一実施例である混成集積回路装置上
に形成されたはんだバンプを説明するための図である。
【図5】 本発明の一実施例である混成集積回路装置と
母回路基板との接続状態を説明するための図である。
【図6】 従来例におけるはんだバンプの形成方法を説
明するための図である。
【図7】 クリームはんだが外部電極上にスクリーン印
刷された状態を示す従来例の説明図である。
【図8】 外部電極上にスクリーン印刷されたクリーム
はんだをリフロー処理した状態を示す従来例の説明図で
ある。
【図9】 母回路基板上に混成集積回路装置を取り付け
た状態を示す従来例の説明図である。
【符号の説明】
1・・・基板 2・・・クリームはんだ 3・・・はんだバンプ 11・・・混成集積回路装置 12・・・外部電極 31・・・母回路基板 32、32′、32″・・・ランド電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 平滑面を有する基板の表面上で、回路基
    板のランド電極と対応する位置に、クリームはんだをス
    クリーン印刷する第1工程と、 クリームはんだがスクリーン印刷された平滑面を有する
    基板上に、前記回路基板のランド電極に対応する外部電
    極を有する回路部品を載置した後、リフロー処理を行う
    第2工程と、 リフロー処理によるはんだが冷却して固化した後、前記
    平滑面を有する基板を前記回路部品から剥がす第3工程
    と、 からなることを特徴とするはんだバンプの形成方法。
  2. 【請求項2】 前記回路基板は、母回路基板であり、前
    記回路部品は、混成集積回路装置であることを特徴とす
    るはんだバンプの形成方法。
JP4154232A 1992-05-22 1992-05-22 はんだバンプの形成方法 Withdrawn JPH05327202A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4154232A JPH05327202A (ja) 1992-05-22 1992-05-22 はんだバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4154232A JPH05327202A (ja) 1992-05-22 1992-05-22 はんだバンプの形成方法

Publications (1)

Publication Number Publication Date
JPH05327202A true JPH05327202A (ja) 1993-12-10

Family

ID=15579740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4154232A Withdrawn JPH05327202A (ja) 1992-05-22 1992-05-22 はんだバンプの形成方法

Country Status (1)

Country Link
JP (1) JPH05327202A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028357A (en) * 1996-03-28 2000-02-22 Nec Corporation Semiconductor device with a solder bump over a pillar form
JP2005203468A (ja) * 2004-01-14 2005-07-28 Seiko Epson Corp 電子装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028357A (en) * 1996-03-28 2000-02-22 Nec Corporation Semiconductor device with a solder bump over a pillar form
US6281107B1 (en) 1996-03-28 2001-08-28 Nec Corporation Semiconductor device and method for manufacturing the same
JP2005203468A (ja) * 2004-01-14 2005-07-28 Seiko Epson Corp 電子装置及びその製造方法
US7342179B2 (en) 2004-01-14 2008-03-11 Seiko Epson Corporation Electronic device and method for producing the same

Similar Documents

Publication Publication Date Title
JP2000299549A (ja) 回路基板
US6310780B1 (en) Surface mount assembly for electronic components
US5400953A (en) Method of printing a bonding agent
JPH07131139A (ja) 電子部品用配線基板
JPH05327202A (ja) はんだバンプの形成方法
JPH0787266B2 (ja) 半田付け装置
JPH09327980A (ja) クリームはんだのスクリーン印刷用メタルマスク
JPH08236921A (ja) 電子部品の半田付け方法
JPH1012992A (ja) 実装方法及び電子部品収容パレツト
JPH0883799A (ja) はんだバンプの形成方法
JP2001085558A (ja) 半導体装置およびその実装方法
JPH066023A (ja) 電子部品の実装方法
JPH04243187A (ja) プリント基板
JPS6288351A (ja) 厚膜icへの半田付け方法
JP3905355B2 (ja) チップ部品の実装方法
JPH07297526A (ja) プリント基板
JPH05309816A (ja) クリームハンダ印刷装置及びその方法
JPH05102651A (ja) 回路素子の表面実装方法
JP2001250904A (ja) 電子部品の製造方法
JPH07273438A (ja) プリント配線板の製造方法
JPS6362333A (ja) フリツプチツプの半田接続方法
JPH10242632A (ja) 半田バンプの形成方法
JPH04252094A (ja) 電子部品の実装方法
JPH066022A (ja) 部品実装方法
JPH05243723A (ja) 半田付け用治具およびそれを用いた電子部品の実装法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803