JP2003142806A - チップ部品の実装方法 - Google Patents

チップ部品の実装方法

Info

Publication number
JP2003142806A
JP2003142806A JP2001342301A JP2001342301A JP2003142806A JP 2003142806 A JP2003142806 A JP 2003142806A JP 2001342301 A JP2001342301 A JP 2001342301A JP 2001342301 A JP2001342301 A JP 2001342301A JP 2003142806 A JP2003142806 A JP 2003142806A
Authority
JP
Japan
Prior art keywords
chip component
resist layer
solder
substrate
preliminary solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001342301A
Other languages
English (en)
Other versions
JP3905355B2 (ja
Inventor
Kazumasa Koga
一正 古賀
Akinobu Adachi
明伸 足立
Kanako Yokoyama
加奈子 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2001342301A priority Critical patent/JP3905355B2/ja
Publication of JP2003142806A publication Critical patent/JP2003142806A/ja
Application granted granted Critical
Publication of JP3905355B2 publication Critical patent/JP3905355B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【課題】 チップ部品の電極部を簡単かつ安価にランド
部に半田付けすることができて実装不良も回避しやす
い、チップ部品実装方法を提供すること。 【解決手段】 ランド部3を有する配線パターン2が設
けられた基板1を用意し、まず予備半田形成方法とし
て、少なくともランド部3の表面に予備半田4を設けた
後、レジスト層形成工程として、基板1上の全面に熱硬
化性樹脂等からなるレジスト層5を塗布し、このレジス
ト層5を乾燥して半硬化させる。次にチップ部品圧着工
程として、チップ部品6を半硬化状態のレジスト層5の
上方から基板1上の所定位置に押し付け、チップ部品6
の電極部6aを対応するランド部3上の予備半田4に圧
着させる。しかる後に加熱工程として、基板1をリフロ
ー炉内で加熱することにより、予備半田4を溶融させて
チップ部品6の電極部6aをランド部3に半田付けする
のと同時に、レジスト層5を完全に硬化させてチップ部
品6を基板1上に保持する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各種電子機器に使
用して好適なチップ部品の実装方法に関する。
【0002】
【従来の技術】従来より、携帯用高周波機器等の電子機
器においては、基板に設けられたランド部上にクリーム
半田を塗布した後、チップ抵抗やチップコンデンサ等の
チップ部品を搭載してリフロー炉内で加熱することによ
り、これらチップ部品の電極部を対応するランド部に半
田付けするという実装方法が広く採用されている。この
ようなチップ部品実装方法の従来技術を図5と図6に基
づいて説明すると、図5はチップ部品の実装完了状態を
示す平面図、図6はクリーム半田の形成方法を示す断面
図である。
【0003】図5に示すように、基板20上には銅箔等
からなる配線パターン21が設けられており、この配線
パターン21の端部には幅広のランド部22が形成され
ている。また、基板20上のほぼ全面に半田レジスト層
23が設けられており、配線パターン21はランド部2
2を除く部分が半田レジスト層23により被覆されてい
る。この半田レジスト層23は、図示せぬ印刷用マスク
を用いて、各ランド部22と対応する位置にそれぞれ開
口23aが形成されるように印刷したものである。
【0004】チップ抵抗やチップコンデンサ等のチップ
部品24を基板20上に実装する際には、図6に示すよ
うに、各ランド部22と対応する位置に透孔26aを設
けた印刷用マスク26を用意し、この印刷用マスク26
を基板20上で位置合わせして透孔26aをランド部2
2上に合致させる。この状態で印刷用マスク26上のク
リーム半田25を図示せぬスキージを用いて転写するこ
とにより、クリーム半田25を印刷用マスク26の透孔
26aを通してランド部22上に印刷する。次に、自動
マウンタ装置を用いて、チップ部品24の長手方向両端
に形成されている電極部24aを対応するランド部22
上に載置し、しかる後、基板20をリフロー炉内へ搬送
して加熱する。これにより、クリーム半田25が溶融し
て各チップ部品24の電極部24aがそれぞれ対応する
ランド部22に半田付けされるため、各チップ部品24
を基板20上の所定位置に実装することができる。
【0005】
【発明が解決しようとする課題】ところで、上述した従
来のチップ部品実装方法では、半田レジスト層23を形
成する工程とランド部22上にクリーム半田25を塗布
する工程とで、それぞれ印刷用マスクを用意しなければ
ならないため、印刷用マスクの作製費用が嵩んでしま
い、しかも、これらの印刷用マスクは基板20上で正確
に位置合わせして印刷しなければならないので、印刷用
マスクの位置合わせ作業が煩雑となり、これらのことが
実装コストを押し上げる大きな要因となっていた。ま
た、印刷用マスク26の仕上がり精度や印刷時の位置合
わせ精度が良好でない場合、各ランド部22上に塗布さ
れるクリーム半田25の量がばらついてしまうため、例
えばチップ部品24の一方の電極部24aに他方の電極
部24aよりも著しく多量のクリーム半田25が付着し
てしまうことがあり、その場合、リフロー工程でチップ
部品24がクリーム半田25の多い一方のランド部22
側へ引っ張られて起立してしまうという実装不良を起こ
しやすくなる。
【0006】本発明は、このような従来技術の実情に鑑
みてなされたもので、その目的は、チップ部品の電極部
を簡単かつ安価にランド部に半田付けすることができて
実装不良も回避しやすい、チップ部品の実装方法を提供
することにある。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、本発明によるチップ部品の実装方法は、ランド部を
有する配線パターンが設けられた基板上で少なくとも前
記ランド部の表面に予備半田を設ける予備半田形成工程
と、この予備半田形成工程後に前記基板上の全面にレジ
スト層を塗布してから該レジスト層を半硬化させるレジ
スト層形成工程と、このレジスト層形成工程後に半硬化
状態の前記レジスト層にチップ部品を押し付けて該チッ
プ部品の電極部を対応する前記ランド部上の前記予備半
田に圧着させるチップ部品圧着工程と、このチップ部品
圧着工程後に前記レジスト層の硬化と前記予備半田の溶
融を同時に行なう加熱工程とを具備している。
【0008】このようなチップ部品実装方法によれば、
レジスト層を形成する工程で印刷用マスクが不要となる
ばかりでなく、ランド部上に印刷用マスクを用いてクリ
ーム半田を塗布する必要もなくなるので、これらの印刷
用マスクを作製する費用が節約できると共に、印刷用マ
スクの煩雑な位置合わせ作業を省略できて工程の簡素化
が図れる。さらに、クリーム半田の塗布量のばらつきに
起因するチップ部品の実装不良も回避できるという利点
がある。
【0009】なお、かかるチップ部品実装方法におい
て、前記予備半田として半田メッキ層を形成することに
すれば、公知の半田レベラー法によって各ランド部上に
簡単に予備半田を設けることができるので好ましい。
【0010】
【発明の実施の形態】以下、発明の実施の形態について
図面を参照して説明すると、図1は実施形態例に係るチ
ップ部品の実装完了状態を示す断面図、図2は基板の断
面図、図3は該基板のランド部に予備半田をメッキした
状態を示す断面図、図4は該基板上にレジスト層を塗布
して乾燥させた状態を示す断面図である。
【0011】これらの図に示すように、アルミナやガラ
スエポキシ等の絶縁材料からなる基板1上には銅箔等か
らなる配線パターン2が設けられており、この配線パタ
ーン2の端部に形成された複数のランド部3が各チップ
部品6の実装位置に対応させて形成されている。このチ
ップ部品6は例えばチップ抵抗やチップコンデンサであ
って、その長手方向両端に一対の電極部6aが形成され
ている。そして、本実施形態例においては、各ランド部
3を含む配線パターン2の表面に予備半田4がメッキ形
成してあり、この予備半田4を介してチップ部品6の電
極部6aが対応するランド部3に半田付けされるように
してある。また、チップ部品6を実装する前に、基板1
上のほぼ全面に熱硬化性樹脂からなるレジスト層5が塗
布形成してあり、このレジスト層5を半硬化させた状態
で、各チップ部品6の電極部6aを対応するランド部3
上に押し付けてリフロー炉内で加熱することにより、予
備半田4を溶融させて電極部6aに付着させると共に、
レジスト層5を硬化させている。
【0012】このようなチップ部品実装方法の手順につ
いて詳しく説明すると、図2に示すように、複数のラン
ド部3を有する配線パターン2が設けられている基板1
を用意し、まず予備半田形成工程として、基板1の各ラ
ンド部3上に予備半田4を形成する。予備半田4を形成
する方法としては、例えば、浴槽内の溶融半田に基板1
を浸漬した後、基板1に付着した余剰の半田を吹き飛ば
すという公知の半田レベラー法を採用することができ
る。これにより、図3に示すように、各ランド部3を含
む配線パターン2の表面に予備半田4がメッキ形成され
ることとなる。
【0013】次にレジスト層形成工程として、図4に示
すように、エポキシ樹脂等の熱硬化性樹脂からなるレジ
スト層5を基板1上の全面に塗布した後、このレジスト
層5を乾燥させて半硬化状態とする。この場合、レジス
ト層5の乾燥温度や乾燥時間等の条件を適宜選択するこ
とにより、粘度の異なるさまざまな半硬化状態に設定可
能なので、レジスト層5の材料に応じて所望の半硬化状
態となるように乾燥させることができる。そして、この
レジスト層形成工程により、予備半田4は半硬化状態の
レジスト層5で完全に被覆される。
【0014】次にチップ部品圧着工程として、図4の2
点鎖線で示すように、チップ部品6を半硬化状態のレジ
スト層5の上方から基板1上の所定位置に押し付け、こ
のチップ部品6の電極部6aを対応するランド部3上の
予備半田4に圧着させる。すわわち、チップ部品6を基
板1上に押し付ける際に、半硬化状態のレジスト層5は
チップ部品6の周囲へ押しのけられるので、ランド部3
上の予備半田4に圧着させた電極部6aと該予備半田4
との間には極く少量のレジスト材料しか残存しなくな
る。
【0015】最後に加熱工程として、基板1をリフロー
炉内へ搬送して加熱し、レジスト層5の本硬化と予備半
田4の溶融とを同時に行なう。この加熱工程により、溶
融した予備半田4を介してチップ部品6の電極部6aが
対応するランド部3に半田付けされると共に、完全に硬
化したレジスト層5によりチップ部品6が保持されるた
め、図1に示すように、チップ部品6を基板1上に実装
することができる。
【0016】上記実施形態例に係るチップ部品実装方法
によれば、レジスト層5を基板1上の全面に塗布すれば
良いため、レジスト層形成工程で印刷用マスクが不要と
なるばかりでなく、ランド部3上に印刷用マスクを用い
てクリーム半田を塗布する必要もなくなるので、これら
の印刷用マスクを作製する費用を節約できると共に、印
刷用マスクの煩雑な位置合わせ作業を省略できて工程の
簡素化が図れる。また、図1に示す実装完了状態のチッ
プ部品6をレジスト層5で保持して取付強度を増大させ
ることができると共に、ランド部3上の半田付け部や配
線パターン2をレジスト層5で保護することができるの
で、チップ部品6の実装不良を回避することができる。
【0017】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
【0018】レジスト層を形成する工程で印刷用マスク
が不要となるばかりでなく、ランド部上に印刷用マスク
を用いてクリーム半田を塗布する必要もなくなるので、
これらの印刷用マスクを作製する費用が節約できると共
に、印刷用マスクの煩雑な位置合わせ作業が省略できて
工程の簡素化が図れ、さらに、クリーム半田の塗布量の
ばらつきに起因するチップ部品の実装不良が発生しなく
なる。したがって、チップ部品の電極部を簡単かつ安価
にランド部に半田付けすることができて実装不良も回避
しやすい、優れたチップ部品実装方法を提供することが
できる。
【図面の簡単な説明】
【図1】本発明の実施形態例に係るチップ部品の実装完
了状態を示す断面図である。
【図2】該実施形態例で用いた基板の断面図である。
【図3】該基板のランド部に予備半田をメッキした状態
を示す断面図である。
【図4】該基板上にレジスト層を塗布して乾燥させた状
態を示す断面図である。
【図5】従来例に係るチップ部品の実装完了状態を示す
平面図である。
【図6】図5に示すクリーム半田の塗布形成方法を示す
断面図である。
【符号の説明】
1 基板 2 配線パターン 3 ランド部 4 予備半田 5 レジスト層 6 チップ部品 6a 電極部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 横山 加奈子 東京都大田区雪谷大塚町1番7号 アルプ ス電気株式会社内 Fターム(参考) 5E314 AA27 AA32 FF02 FF05 FF17 FF19 GG19 GG22 GG24 5E319 AB06 AC02 AC04 CC23 CC36 CD28 GG03 GG05 GG15

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ランド部を有する配線パターンが設けら
    れた基板上で少なくとも前記ランド部の表面に予備半田
    を設ける予備半田形成工程と、この予備半田形成工程後
    に前記基板上の全面にレジスト層を塗布してから該レジ
    スト層を半硬化させるレジスト層形成工程と、このレジ
    スト層形成工程後に半硬化状態の前記レジスト層にチッ
    プ部品を押し付けて該チップ部品の電極部を対応する前
    記ランド部上の前記予備半田に圧着させるチップ部品圧
    着工程と、このチップ部品圧着工程後に前記レジスト層
    の硬化と前記予備半田の溶融を同時に行なう加熱工程と
    を具備することを特徴とするチップ部品の実装方法。
  2. 【請求項2】 請求項1の記載において、前記予備半田
    が半田メッキ層からなることを特徴とするチップ部品の
    実装方法。
  3. 【請求項3】 請求項1または2の記載において、前記
    レジスト層が熱硬化性樹脂からなることを特徴とするチ
    ップ部品の実装方法。
JP2001342301A 2001-11-07 2001-11-07 チップ部品の実装方法 Expired - Fee Related JP3905355B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001342301A JP3905355B2 (ja) 2001-11-07 2001-11-07 チップ部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001342301A JP3905355B2 (ja) 2001-11-07 2001-11-07 チップ部品の実装方法

Publications (2)

Publication Number Publication Date
JP2003142806A true JP2003142806A (ja) 2003-05-16
JP3905355B2 JP3905355B2 (ja) 2007-04-18

Family

ID=19156185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001342301A Expired - Fee Related JP3905355B2 (ja) 2001-11-07 2001-11-07 チップ部品の実装方法

Country Status (1)

Country Link
JP (1) JP3905355B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771320B1 (ko) * 2006-05-29 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771320B1 (ko) * 2006-05-29 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
JP3905355B2 (ja) 2007-04-18

Similar Documents

Publication Publication Date Title
JP2844778B2 (ja) 片面プリント基板に2種類の部品を半田付けする方法
US4064357A (en) Interconnected printed circuits and method of connecting them
US6569248B1 (en) Apparatus for selectively applying solder mask
KR101109240B1 (ko) 반도체 패키지 기판의 제조방법
JP2003142806A (ja) チップ部品の実装方法
JPH10284842A (ja) 多層配線回路板の製造方法
JPS6255717B2 (ja)
JP2646688B2 (ja) 電子部品の半田付け方法
JPH02158191A (ja) 部品実装回路基板の製造方法
JP2003142812A (ja) チップ部品の実装方法
JPH01312892A (ja) 回路基板の製造方法
JP3846209B2 (ja) 多層印刷配線基板の製造方法及び多層印刷配線基板
JP3504852B2 (ja) プリント配線板の製造方法
JPH0629654A (ja) 電子装置
JP3241525B2 (ja) プリント配線板の表面実装方法
JPS62291086A (ja) 配線回路基板
JPH04274386A (ja) 電子回路部品の接続方法
JP3846129B2 (ja) クリーム半田塗布装置
JPH0382095A (ja) 半導体icの接続方法
JPS63283189A (ja) 部品の半田付け方法
JPH03167890A (ja) プリント配線板ユニットの形成方法
JPS63314887A (ja) プリント配線板
JPH05327202A (ja) はんだバンプの形成方法
JP2000022310A (ja) 電子部品の実装方法
JP2003023240A (ja) カバーレイフィルム付フレキシブル回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees