JPH03167890A - プリント配線板ユニットの形成方法 - Google Patents
プリント配線板ユニットの形成方法Info
- Publication number
- JPH03167890A JPH03167890A JP30671889A JP30671889A JPH03167890A JP H03167890 A JPH03167890 A JP H03167890A JP 30671889 A JP30671889 A JP 30671889A JP 30671889 A JP30671889 A JP 30671889A JP H03167890 A JPH03167890 A JP H03167890A
- Authority
- JP
- Japan
- Prior art keywords
- printed
- conductive paint
- wiring pattern
- pattern
- paint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000003973 paint Substances 0.000 claims abstract description 35
- 230000001070 adhesive effect Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000853 adhesive Substances 0.000 claims description 13
- 238000005476 soldering Methods 0.000 abstract description 16
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
配線パターン上に回路素子を搭載するプリント配線板ユ
ニットの形成方法に関し、 回路素子を固定するための半田付けを不要にして、半田
リフロー時の加熱によって回路素子のパッケージ等にク
ラックや割れが生じることを防止するとともに、工程数
を簡素化して製造効率を高めることを目的とし、 絶縁板上に粘着性を有する導電性塗料により配線パター
ンを印刷し、前記配線パターンの導電性塗料に回路素子
を接着状に仮固定した後、前記導電性塗料を硬化させ、
配線パターンの定着と回路素子の固定を同時に行うこと
を特徴とする。
ニットの形成方法に関し、 回路素子を固定するための半田付けを不要にして、半田
リフロー時の加熱によって回路素子のパッケージ等にク
ラックや割れが生じることを防止するとともに、工程数
を簡素化して製造効率を高めることを目的とし、 絶縁板上に粘着性を有する導電性塗料により配線パター
ンを印刷し、前記配線パターンの導電性塗料に回路素子
を接着状に仮固定した後、前記導電性塗料を硬化させ、
配線パターンの定着と回路素子の固定を同時に行うこと
を特徴とする。
本発明は、配線パターン上に回路素子を搭載するプリン
ト配線板ユニットの形成方法に関する。
ト配線板ユニットの形成方法に関する。
プリント配線板ユニットは、絶縁板上に配線パターンを
印刷し、その配線パターン上に表面実装用パッケージ等
の回路素子を搭載して形戒されるが、回路素子を搭載す
るには、絶縁板上に形成された配線パターン上に半田印
刷を行って、半田付けによって回路素子を固定する。し
かし、半田リフロー時の加熱により回路素子のパッケー
ジにクラック等が生しることがあり、また半田付けの工
程により生産効率が低下するため、半田付けをすること
なく回路素子を搭載するプリント配線板ユニットの形戒
方法が望まれている。
印刷し、その配線パターン上に表面実装用パッケージ等
の回路素子を搭載して形戒されるが、回路素子を搭載す
るには、絶縁板上に形成された配線パターン上に半田印
刷を行って、半田付けによって回路素子を固定する。し
かし、半田リフロー時の加熱により回路素子のパッケー
ジにクラック等が生しることがあり、また半田付けの工
程により生産効率が低下するため、半田付けをすること
なく回路素子を搭載するプリント配線板ユニットの形戒
方法が望まれている。
(従来の技術)
従来のプリント配線板ユニットの形成方法を第2図(a
)ないし(g)に基づいて説明すると、まず、第1図(
a)に示すようにセラミック等よりなる絶縁板1上に、
銅ペーストあるいは銀ペースト等の導電性塗料21によ
り、配線パターン2を印刷し、導電性塗料21を硬化さ
せる。次いで第2図(b)に示すように、接続部4を除
く配線パターン2の上面に絶縁層5を印刷して、さらに
、接続部4には第2図(C)に示すように上下層間を接
続するビア部を導電性塗料によって印刷し、第一層配線
6を形戒する。
)ないし(g)に基づいて説明すると、まず、第1図(
a)に示すようにセラミック等よりなる絶縁板1上に、
銅ペーストあるいは銀ペースト等の導電性塗料21によ
り、配線パターン2を印刷し、導電性塗料21を硬化さ
せる。次いで第2図(b)に示すように、接続部4を除
く配線パターン2の上面に絶縁層5を印刷して、さらに
、接続部4には第2図(C)に示すように上下層間を接
続するビア部を導電性塗料によって印刷し、第一層配線
6を形戒する。
次いで、第2図(d)に示すように、第一層配線6上に
第二層の配線パターン2を印刷し硬化させる。さらに、
第2図(e)に示すように、回路素子の取り付け位置の
パターンを残して絶縁N5をマスク印刷し、次いで、第
2図(r)に示すように、ペースト状の半田7を配線パ
ターン2上に供給して、その上に第2図(g)に示すよ
うに、回路素子3を仮固定した状態で半田7をリフロー
して硬化させることによって、回路素子3を配線パター
ン2上に固着してプリント配線ユニットを形戒する。
第二層の配線パターン2を印刷し硬化させる。さらに、
第2図(e)に示すように、回路素子の取り付け位置の
パターンを残して絶縁N5をマスク印刷し、次いで、第
2図(r)に示すように、ペースト状の半田7を配線パ
ターン2上に供給して、その上に第2図(g)に示すよ
うに、回路素子3を仮固定した状態で半田7をリフロー
して硬化させることによって、回路素子3を配線パター
ン2上に固着してプリント配線ユニットを形戒する。
しかし、半田付けによって回路素子3を固着する従来の
形威方法では、半田7を硬化させるための半田付け温度
が2 0 0 ’C以上の高温であるため、回路素子3
のパッケージ等にクラックや割れが生しることがある。
形威方法では、半田7を硬化させるための半田付け温度
が2 0 0 ’C以上の高温であるため、回路素子3
のパッケージ等にクラックや割れが生しることがある。
また半田付けには、絶縁層のマスク印刷、半田ペースト
の印刷、硬化、洗浄の多くの工程が必要であり、製造効
率が悪いという欠点を有するものであった。
の印刷、硬化、洗浄の多くの工程が必要であり、製造効
率が悪いという欠点を有するものであった。
本発明は、以上の欠点を解消すべくなされたものであっ
て、配線パターン上へ回路素子を搭載する際、半田付け
をすることなく、回路素子を固着し、半田リフロー時の
加熱によって回路素子にクラックや割れが生じるのを防
止するとともに、工程を簡素化して製造効率を高めるこ
とを目的とするものである。
て、配線パターン上へ回路素子を搭載する際、半田付け
をすることなく、回路素子を固着し、半田リフロー時の
加熱によって回路素子にクラックや割れが生じるのを防
止するとともに、工程を簡素化して製造効率を高めるこ
とを目的とするものである。
本発明を実施例に対応する第1図(a)ないし(e)に
基づいて説明すると、第1図(a)ないし(C)に示す
ように絶縁板1上に第一層配線6を形威し、その上面に
銅ペーストおよび銀ペースト等の導電性塗料21により
配線パターン2を印刷する。次いで配線パターン2を形
戒する導電性塗料21を硬化させることなく、ペースト
状態において、その配線パターン2上に回路素子3を導
電性塗料21の粘着力によって仮固定する。そして、回
路素子3の仮固定状態において、導電性塗料を硬化温度
に加熱して硬化させ、プリント配線ユニットを形成する
。
基づいて説明すると、第1図(a)ないし(C)に示す
ように絶縁板1上に第一層配線6を形威し、その上面に
銅ペーストおよび銀ペースト等の導電性塗料21により
配線パターン2を印刷する。次いで配線パターン2を形
戒する導電性塗料21を硬化させることなく、ペースト
状態において、その配線パターン2上に回路素子3を導
電性塗料21の粘着力によって仮固定する。そして、回
路素子3の仮固定状態において、導電性塗料を硬化温度
に加熱して硬化させ、プリント配線ユニットを形成する
。
上記方法に基づき、本発明においては、粘着性を有する
導電性塗料21によって印刷された配線パターン2に回
路素子3を導電性塗料21の粘着力によって接着して仮
固定した後、導電性塗料21を硬化させるため、配線パ
ターン2の定着と回路素子3の固定とを一つの工程で同
時に行うことができる。従って、回路素子3を半田付け
によることなく固着でき、半田付けのための工程を省略
して製造効率を高めることができ、さらに高温加熱の必
要な半田のりフローエ程が省略されることにより、回路
素子のバッケージに加熱によるクランクや割れが生じる
のを防止することができる。
導電性塗料21によって印刷された配線パターン2に回
路素子3を導電性塗料21の粘着力によって接着して仮
固定した後、導電性塗料21を硬化させるため、配線パ
ターン2の定着と回路素子3の固定とを一つの工程で同
時に行うことができる。従って、回路素子3を半田付け
によることなく固着でき、半田付けのための工程を省略
して製造効率を高めることができ、さらに高温加熱の必
要な半田のりフローエ程が省略されることにより、回路
素子のバッケージに加熱によるクランクや割れが生じる
のを防止することができる。
以下、本発明の望ましい実施例を添付図面に基づいて詳
細に説明する。
細に説明する。
第l図(a)は、セラミック等の絶縁板1の上面に粘着
性を有する銅ペーストや銀ペースト等の導電性塗料21
によって配線パターン2を印刷する工程を示すものであ
る。導電性塗料21は、その硬化温度90〜150゜C
に加熱されることにより硬化し、第一層配線6を形戒す
る。さらに第1図(b)に示すように第一層配線6は上
層の配線パターン2との接続部4を除いてその上面に絶
縁層5を印刷して硬化させ、さらに、第1図(C)に示
すように、接続部4には上下層間を接続するビア部4l
をペースト印刷して形成する。
性を有する銅ペーストや銀ペースト等の導電性塗料21
によって配線パターン2を印刷する工程を示すものであ
る。導電性塗料21は、その硬化温度90〜150゜C
に加熱されることにより硬化し、第一層配線6を形戒す
る。さらに第1図(b)に示すように第一層配線6は上
層の配線パターン2との接続部4を除いてその上面に絶
縁層5を印刷して硬化させ、さらに、第1図(C)に示
すように、接続部4には上下層間を接続するビア部4l
をペースト印刷して形成する。
次いで、第1図(d)に示すように、絶縁層5上に第一
層と同様、導電性塗料21によって配線パターン2を印
刷する。そして、上層に印刷された配線パターン2を形
成する導電性塗料21は粘着性を有するペースト状態に
おいて、第1図(e)に示すように、表面実装用パッケ
ージ等の回路素子3のリード部3lを接着状態で仮固定
する。そのようにして粘着性の導電性塗料21よりなる
配線パターン2上に回路素子3を配置して接着状に仮固
定した状態で導電性塗料21の硬化温度(90〜150
゜C)に加熱して配線パターン2を硬化させる。そして
、配線パターン2の硬化と同時に回路素子3は、接着部
分の導電性塗料21の硬化によって配線パターン2上に
強固に固着され、プリント配線板ユニット八のアセンブ
リが完了される。
層と同様、導電性塗料21によって配線パターン2を印
刷する。そして、上層に印刷された配線パターン2を形
成する導電性塗料21は粘着性を有するペースト状態に
おいて、第1図(e)に示すように、表面実装用パッケ
ージ等の回路素子3のリード部3lを接着状態で仮固定
する。そのようにして粘着性の導電性塗料21よりなる
配線パターン2上に回路素子3を配置して接着状に仮固
定した状態で導電性塗料21の硬化温度(90〜150
゜C)に加熱して配線パターン2を硬化させる。そして
、配線パターン2の硬化と同時に回路素子3は、接着部
分の導電性塗料21の硬化によって配線パターン2上に
強固に固着され、プリント配線板ユニット八のアセンブ
リが完了される。
なお、プリント配線板ユニットAに搭載される回路素子
2は、表面実装用パッケージ、チップ抵抗、チップコン
デンサ等の他に、ディップ部品やPGAパッケージ等も
粘着性の導電性塗料21上に突き当てて実装することに
よって、同様に搭載することができる。
2は、表面実装用パッケージ、チップ抵抗、チップコン
デンサ等の他に、ディップ部品やPGAパッケージ等も
粘着性の導電性塗料21上に突き当てて実装することに
よって、同様に搭載することができる。
また、導電性塗料21の硬化後に回路素子3の部品交換
が生じた場合には、回路素子3のリード部3lと接着部
分の配線パターン2をカッターナイフ等によって切り離
して、交換部品の再搭載時に粘着性の導電性塗料21を
少量塗布し、搭載後硬化させて、同様に半田付けするこ
となく搭載することができる。
が生じた場合には、回路素子3のリード部3lと接着部
分の配線パターン2をカッターナイフ等によって切り離
して、交換部品の再搭載時に粘着性の導電性塗料21を
少量塗布し、搭載後硬化させて、同様に半田付けするこ
となく搭載することができる。
以上の説明から明らかなように、本発明のブリント配線
板ユニットの形戒方法によれば、配線パターンを形戒す
る導電性塗料の硬化と同時に回路素子を配線パターン上
に固着することができる。
板ユニットの形戒方法によれば、配線パターンを形戒す
る導電性塗料の硬化と同時に回路素子を配線パターン上
に固着することができる。
従って、回路素子を半田付けによって固着する必要がな
く、また導電性塗料の硬化は半田付け温度より低い硬化
温度(90〜150゜C)による加熱処理だけで良いた
め、高温の加熱によって回路素子のパッケージにクラン
クや割れ等の損傷が生じることがなく、プリント配線板
ユニットの品質を向上することができ、かつ半田付けの
ためのマスク印刷、半田供給、洗浄等の処理工程が省略
され、製造効率を高めることができる。
く、また導電性塗料の硬化は半田付け温度より低い硬化
温度(90〜150゜C)による加熱処理だけで良いた
め、高温の加熱によって回路素子のパッケージにクラン
クや割れ等の損傷が生じることがなく、プリント配線板
ユニットの品質を向上することができ、かつ半田付けの
ためのマスク印刷、半田供給、洗浄等の処理工程が省略
され、製造効率を高めることができる。
4.
第1図(a)ないし(e)は本発明の実施例の工程を示
す説明図、 第2図(a)ないし(g)は従来例の工程を示す説明図
である。 第1図において、 1は絶縁板、 2は配線パターン、 2 lは導電性塗料、 3は回路素子である。
す説明図、 第2図(a)ないし(g)は従来例の工程を示す説明図
である。 第1図において、 1は絶縁板、 2は配線パターン、 2 lは導電性塗料、 3は回路素子である。
Claims (1)
- 絶縁板(1)上に粘着性を有する導電性塗料(21)
により配線パターン(2)を印刷し、前記配線パターン
(2)の導電性塗料(21)に回路素子(3)を接着状
に仮固定した後、前記導電性塗料(21)を硬化させ、
配線パターン(2)の定着と回路素子(3)の固定を同
時に行うことを特徴とするプリント配線板ユニットの形
成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30671889A JPH03167890A (ja) | 1989-11-28 | 1989-11-28 | プリント配線板ユニットの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30671889A JPH03167890A (ja) | 1989-11-28 | 1989-11-28 | プリント配線板ユニットの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03167890A true JPH03167890A (ja) | 1991-07-19 |
Family
ID=17960463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30671889A Pending JPH03167890A (ja) | 1989-11-28 | 1989-11-28 | プリント配線板ユニットの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03167890A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0824301A2 (en) * | 1996-08-09 | 1998-02-18 | Hitachi, Ltd. | Printed circuit board, IC card, and manufacturing method thereof |
WO2020095340A1 (ja) * | 2018-11-05 | 2020-05-14 | 株式会社Fuji | 回路形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57124460A (en) * | 1981-01-23 | 1982-08-03 | Asahi Kagaku Kenkyusho:Kk | Fixing method for electrical part to insulating plate |
JPS59119891A (ja) * | 1982-12-27 | 1984-07-11 | 株式会社精工舎 | 回路素子の固定方法 |
-
1989
- 1989-11-28 JP JP30671889A patent/JPH03167890A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57124460A (en) * | 1981-01-23 | 1982-08-03 | Asahi Kagaku Kenkyusho:Kk | Fixing method for electrical part to insulating plate |
JPS59119891A (ja) * | 1982-12-27 | 1984-07-11 | 株式会社精工舎 | 回路素子の固定方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0824301A2 (en) * | 1996-08-09 | 1998-02-18 | Hitachi, Ltd. | Printed circuit board, IC card, and manufacturing method thereof |
EP0824301A3 (en) * | 1996-08-09 | 1999-08-11 | Hitachi, Ltd. | Printed circuit board, IC card, and manufacturing method thereof |
KR100276193B1 (ko) * | 1996-08-09 | 2001-04-02 | 가나이 쓰도무 | 인쇄회로판,ic카드및그제조방법 |
WO2020095340A1 (ja) * | 2018-11-05 | 2020-05-14 | 株式会社Fuji | 回路形成方法 |
JPWO2020095340A1 (ja) * | 2018-11-05 | 2021-09-02 | 株式会社Fuji | 回路形成方法 |
US11570900B2 (en) | 2018-11-05 | 2023-01-31 | Fuji Corporation | Circuit forming method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3391282B2 (ja) | 電子部品の製造方法 | |
JPH03167890A (ja) | プリント配線板ユニットの形成方法 | |
JPH0210571B2 (ja) | ||
JPH07221411A (ja) | プリント配線基板及びその製造方法 | |
JPH09321425A (ja) | チップ状電子部品の実装方法 | |
JPH05129759A (ja) | プリント配線板の製造方法 | |
JPS6153852B2 (ja) | ||
JP2004200464A (ja) | 金属配線板 | |
JP3905355B2 (ja) | チップ部品の実装方法 | |
JPH05259631A (ja) | プリント配線板の表面実装方法 | |
JPH0751807Y2 (ja) | フレキシブル回路基板 | |
EP1286577B1 (en) | Method of fixing electronic part | |
JPH0918123A (ja) | プリント基板と電子部品の実装方法及び実装構造 | |
JP3629600B2 (ja) | 電子部品搭載用基板の製造方法 | |
JP2023021807A (ja) | 実装基板および実装基板の製造方法 | |
JPS61290799A (ja) | 電子部品の製造方法 | |
JPH0231794Y2 (ja) | ||
JP3241525B2 (ja) | プリント配線板の表面実装方法 | |
JPH066022A (ja) | 部品実装方法 | |
JPH0590984U (ja) | 印刷回路基板 | |
JPS6386462A (ja) | ソリツド・ステ−ト・リレ−の製造方法 | |
JP2556412B2 (ja) | 半導体装置用回路基板 | |
JPH0548269A (ja) | 多層配線基板の製造方法 | |
JPH10224027A (ja) | 半導体装置の製造方法 | |
JPH0344945A (ja) | 半導体装置の実装体およびその実装方法 |