JPH0537111A - ハイブリツドｉｃの実装構造 - Google Patents
ハイブリツドｉｃの実装構造Info
- Publication number
- JPH0537111A JPH0537111A JP21314191A JP21314191A JPH0537111A JP H0537111 A JPH0537111 A JP H0537111A JP 21314191 A JP21314191 A JP 21314191A JP 21314191 A JP21314191 A JP 21314191A JP H0537111 A JPH0537111 A JP H0537111A
- Authority
- JP
- Japan
- Prior art keywords
- hybrid
- conductive layer
- mounting
- solder
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 ハイブリッドＩＣを実装すべき配線基板の有
効面積の増大を図ると共に、実装の自動化を容易にし、
簡単に実装できるようにする。 【構成】 複数の回路素子を組み込むべき絶縁基板２と
して、この側面に表面及び裏面へ延長する導電層３を形
成する。予め所望の配線パターンを形成した配線基板４
に対して、前記絶縁基板２をリフロー方式によって半田
付けすることにより面実装する。
効面積の増大を図ると共に、実装の自動化を容易にし、
簡単に実装できるようにする。 【構成】 複数の回路素子を組み込むべき絶縁基板２と
して、この側面に表面及び裏面へ延長する導電層３を形
成する。予め所望の配線パターンを形成した配線基板４
に対して、前記絶縁基板２をリフロー方式によって半田
付けすることにより面実装する。
Description
【０００１】
【産業上の利用分野】本発明は、複数のチップ部品から
なる回路素子を絶縁基板に組み込み、この絶縁基板を配
線基板へ半田付けするハイブリッドＩＣの実装構造に関
する。
なる回路素子を絶縁基板に組み込み、この絶縁基板を配
線基板へ半田付けするハイブリッドＩＣの実装構造に関
する。
【０００２】
【従来の技術】ハイブリッドＩＣのような電子部品は、
各種電子機器に適用されているが、近年小型軽量になる
につれ配線基板への実装形態も、その主流はデップ半田
方式からリフロー方式へと移りつつある。また、この中
で電子回路の高集積化の手法としてハイブリッド回路の
技術があるが、従来のハイブリッドＩＣの実装構造では
依然としてデップ半田方式が採用されている。
各種電子機器に適用されているが、近年小型軽量になる
につれ配線基板への実装形態も、その主流はデップ半田
方式からリフロー方式へと移りつつある。また、この中
で電子回路の高集積化の手法としてハイブリッド回路の
技術があるが、従来のハイブリッドＩＣの実装構造では
依然としてデップ半田方式が採用されている。
【０００３】図５は従来のハイブリッドＩＣの実装構造
を示すもので、セラミックのような絶縁基板２に複数の
チップ部品からなる回路素子が組み込まれてなるハイブ
リッドＩＣ１からはリード線６が突出されており、予め
所望の配線パターンが形成されたメイン基板である配線
基板４には、その表面４Ａから裏面４Ｂにスルーホール
７を介して前記リード線６が挿通されて、このリード線
６の先端部分には半田５がデップされている。
を示すもので、セラミックのような絶縁基板２に複数の
チップ部品からなる回路素子が組み込まれてなるハイブ
リッドＩＣ１からはリード線６が突出されており、予め
所望の配線パターンが形成されたメイン基板である配線
基板４には、その表面４Ａから裏面４Ｂにスルーホール
７を介して前記リード線６が挿通されて、このリード線
６の先端部分には半田５がデップされている。
【０００４】
【発明が解決しようとする課題】ところで従来のハイブ
リッドＩＣの実装構造では、デップ半田５によってハイ
ブリッドＩＣ１が配線基板４に実装されているので、配
線基板４の表面及び裏面がハイブリッドＩＣ１によって
占有されてしまうため、基板有効面積が減少してしまう
という問題がある。また、実装するときの自動化が困難
になると共に、実装に時間がかかるという問題もある。
リッドＩＣの実装構造では、デップ半田５によってハイ
ブリッドＩＣ１が配線基板４に実装されているので、配
線基板４の表面及び裏面がハイブリッドＩＣ１によって
占有されてしまうため、基板有効面積が減少してしまう
という問題がある。また、実装するときの自動化が困難
になると共に、実装に時間がかかるという問題もある。
【０００５】
【発明の目的】本発明は以上のような問題に対処してな
されたもので、基板有効面積の増大を図ると共に、実装
の自動化を容易にし、簡単に実装できるようにしたハイ
ブリッドＩＣの実装構造を提供することを目的とするも
のである。
されたもので、基板有効面積の増大を図ると共に、実装
の自動化を容易にし、簡単に実装できるようにしたハイ
ブリッドＩＣの実装構造を提供することを目的とするも
のである。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、複数の回路素子を組み込む絶縁基板を有す
るハイブリッドＩＣの前記絶縁基板の側面に表面及び裏
面へ延長する導電層を形成し、この導電層へ半田を接続
して絶縁基板を配線基板へ面実装したことを特徴とする
ものである。
に本発明は、複数の回路素子を組み込む絶縁基板を有す
るハイブリッドＩＣの前記絶縁基板の側面に表面及び裏
面へ延長する導電層を形成し、この導電層へ半田を接続
して絶縁基板を配線基板へ面実装したことを特徴とする
ものである。
【０００７】
【作用】予めハイブリッドＩＣの絶縁基板の側面に表面
及び裏面へ延長する導電層を形成しておく。これによっ
てリード線を不要とすることができ、リフロー方式によ
ってハイブリッドＩＣを配線基板へ実装することができ
る。従って面実装が可能となるので、基板有効面積の増
大を図ることができ、さらに実装の自動化を容易にし
て、簡単に実装することができる。
及び裏面へ延長する導電層を形成しておく。これによっ
てリード線を不要とすることができ、リフロー方式によ
ってハイブリッドＩＣを配線基板へ実装することができ
る。従って面実装が可能となるので、基板有効面積の増
大を図ることができ、さらに実装の自動化を容易にし
て、簡単に実装することができる。
【０００８】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【０００９】図１は本発明のハイブリッドＩＣの実装構
造の実施例を示す断面図で、１はハイブリッドＩＣでセ
ラミックのような絶縁基板２には複数のチップ部品から
なる回路素子が組み込まれてなり、この絶縁基板２の側
面２Ａには表面２Ｂ及び裏面２Ｃへ延長する導電層３が
形成されている。
造の実施例を示す断面図で、１はハイブリッドＩＣでセ
ラミックのような絶縁基板２には複数のチップ部品から
なる回路素子が組み込まれてなり、この絶縁基板２の側
面２Ａには表面２Ｂ及び裏面２Ｃへ延長する導電層３が
形成されている。
【００１０】そしてこの絶縁基板２の導電層３はガラス
エポキシなどからなる配線基板４に、リフロー方式によ
って半田５が接続されることにより、ハイブリッドＩＣ
１は面実装される。次にこのような本実施例の実装構造
の製造方法について説明する。
エポキシなどからなる配線基板４に、リフロー方式によ
って半田５が接続されることにより、ハイブリッドＩＣ
１は面実装される。次にこのような本実施例の実装構造
の製造方法について説明する。
【００１１】まず、図２のようにセラミック基板１０を
用意し、Ｘ方向及びＹ方向に各々スクライブライン１１
及び１２を形成すると共に、一方のスクライブライン１
１に複数のスルーホール１３を形成する。次にこのスル
ホール１３に対して周知の厚膜技術を適用して例えば銀
を含む導電ペーストを印刷する。このとき基板１０の裏
面から真空で吸引することにより、導電ペーストはスム
ーズにスルーホール１３内に付着される。
用意し、Ｘ方向及びＹ方向に各々スクライブライン１１
及び１２を形成すると共に、一方のスクライブライン１
１に複数のスルーホール１３を形成する。次にこのスル
ホール１３に対して周知の厚膜技術を適用して例えば銀
を含む導電ペーストを印刷する。このとき基板１０の裏
面から真空で吸引することにより、導電ペーストはスム
ーズにスルーホール１３内に付着される。
【００１２】次に導電ペーストを乾燥した後、スクライ
ブライン１１，１２に沿って基板１０を分割することに
より、図３のように多数の小片２を形成する。各小片２
の側面２Ａには表面２Ｂ及び裏面２Ｃへ延長する前記銀
からなる導電層３が形成されている。
ブライン１１，１２に沿って基板１０を分割することに
より、図３のように多数の小片２を形成する。各小片２
の側面２Ａには表面２Ｂ及び裏面２Ｃへ延長する前記銀
からなる導電層３が形成されている。
【００１３】続いて、基板２を自動実装機構を用いて、
図４のように予め所望の配線パターンが形成されたメイ
ン基板である配線基板４へ、リフロー方式によって半田
５を介して面実装する。配線基板４には予め半田クリー
ムを印刷しておくことにより、この半田クリームがリフ
ローされて導電層３へ付着することにより、半田５によ
って導電層３と配線パターンが接続されることになる。
図４のように予め所望の配線パターンが形成されたメイ
ン基板である配線基板４へ、リフロー方式によって半田
５を介して面実装する。配線基板４には予め半田クリー
ムを印刷しておくことにより、この半田クリームがリフ
ローされて導電層３へ付着することにより、半田５によ
って導電層３と配線パターンが接続されることになる。
【００１４】このような本実施例によって得られた実装
構造によれば、絶縁基板２の側面２Ａに表面２Ｂ及び裏
面２Ｃへ延長する導電層３を形成するようにしたのでリ
ード線は不要となり、リフロー方式によってハイブリッ
ドＩＣを面実装することができる。従って、基板の両面
が占有されることはなく、基板有効面積の増大を図るこ
とができ、さらに実装の自動化が容易となり、これに伴
い時間をかけることなく簡単に実装することができる。
構造によれば、絶縁基板２の側面２Ａに表面２Ｂ及び裏
面２Ｃへ延長する導電層３を形成するようにしたのでリ
ード線は不要となり、リフロー方式によってハイブリッ
ドＩＣを面実装することができる。従って、基板の両面
が占有されることはなく、基板有効面積の増大を図るこ
とができ、さらに実装の自動化が容易となり、これに伴
い時間をかけることなく簡単に実装することができる。
【００１５】導電層３の材料は実施例で示した銀に限ら
ず、通常の厚膜技術で用いられている導体材料をそのま
ま用いることができる。また、ハイブリッドＩＣを実装
すべき配線基板４はリフロー方式によって半田付けが可
能なものであれば特定材料に限らず、任意の材料を用い
ることができる。さらに、本実施例によれば、リード線
は不要なのでこの分コストダウンを図ることもできるよ
うになる。
ず、通常の厚膜技術で用いられている導体材料をそのま
ま用いることができる。また、ハイブリッドＩＣを実装
すべき配線基板４はリフロー方式によって半田付けが可
能なものであれば特定材料に限らず、任意の材料を用い
ることができる。さらに、本実施例によれば、リード線
は不要なのでこの分コストダウンを図ることもできるよ
うになる。
【００１６】
【発明の効果】以上述べたように本発明によれば、ハイ
ブリッドＩＣを実装するにあたり予め側面に表面及び裏
面に延長する導電層を形成した絶縁基板を用いて配線基
板へ面実装するようにしたので、基板有効面積の増大を
図ることができ、実装の自動化を容易にし、簡単に実装
することができる。
ブリッドＩＣを実装するにあたり予め側面に表面及び裏
面に延長する導電層を形成した絶縁基板を用いて配線基
板へ面実装するようにしたので、基板有効面積の増大を
図ることができ、実装の自動化を容易にし、簡単に実装
することができる。
【図面の簡単な説明】
【図１】本発明のハイブリッドＩＣの実装構造を示す断
面図である。
面図である。
【図２】本実施例の実装構造の製造方法を示す斜視図で
ある。
ある。
【図３】本実施例の実装構造の製造方法を示す斜視図で
ある。
ある。
【図４】本実施例の実装構造の製造方法を示す斜視図で
ある。
ある。
【図５】従来の実装構造を示す断面図である。
１ ハイブリッドＩＣ ２ 絶縁基板 ３ 導電層 ４ 配線基板 ５ 半田
Claims (1)
- 【特許請求の範囲】 【請求項１】 複数の回路素子を組み込む絶縁基板を有
するハイブリッドＩＣの前記絶縁基板の側面に表面及び
裏面へ延長する導電層を形成し、この導電層へ半田を接
続して絶縁基板を配線基板へ面実装したことを特徴とす
るハイブリッドＩＣの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21314191A JPH0537111A (ja) | 1991-07-31 | 1991-07-31 | ハイブリツドｉｃの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21314191A JPH0537111A (ja) | 1991-07-31 | 1991-07-31 | ハイブリツドｉｃの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537111A true JPH0537111A (ja) | 1993-02-12 |
Family
ID=16634258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21314191A Pending JPH0537111A (ja) | 1991-07-31 | 1991-07-31 | ハイブリツドｉｃの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537111A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0577967U (ja) * | 1992-03-25 | 1993-10-22 | ティーディーケイ株式会社 | 配線基板 |
| US5386855A (en) * | 1992-10-23 | 1995-02-07 | Nuovopignone-Industrie Meccaniche E Fonderia Spa | Device for automatically varying the position of the shed vertex in a loom |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS646385A (en) * | 1987-06-26 | 1989-01-10 | Canon Kk | Electrical connection structure of circuit substrates |
| JPH02102594A (ja) * | 1988-10-12 | 1990-04-16 | Nec Corp | 混成集積回路基板 |
| JPH02185091A (ja) * | 1989-01-12 | 1990-07-19 | Matsushita Electric Ind Co Ltd | 積層型混成集積回路装置 |
-
1991
- 1991-07-31 JP JP21314191A patent/JPH0537111A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS646385A (en) * | 1987-06-26 | 1989-01-10 | Canon Kk | Electrical connection structure of circuit substrates |
| JPH02102594A (ja) * | 1988-10-12 | 1990-04-16 | Nec Corp | 混成集積回路基板 |
| JPH02185091A (ja) * | 1989-01-12 | 1990-07-19 | Matsushita Electric Ind Co Ltd | 積層型混成集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0577967U (ja) * | 1992-03-25 | 1993-10-22 | ティーディーケイ株式会社 | 配線基板 |
| US5386855A (en) * | 1992-10-23 | 1995-02-07 | Nuovopignone-Industrie Meccaniche E Fonderia Spa | Device for automatically varying the position of the shed vertex in a loom |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0537111A (ja) | ハイブリツドｉｃの実装構造 | |
| JP2642922B2 (ja) | プリント配線基板 | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| JP2926956B2 (ja) | プリント基板 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JPH06296076A (ja) | Ｓｍｄモジュールの側面電極形成方法 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JP2817715B2 (ja) | ボールグリッドアレイ型回路基板 | |
| JP3184090B2 (ja) | 集積回路搭載用基板 | |
| JPH04269894A (ja) | プリント回路基板への面実装部品の半田付け方法 | |
| JPH04105390A (ja) | 基板機構 | |
| JPH04243187A (ja) | プリント基板 | |
| JPH05218218A (ja) | 電子部品パッケージおよびその実装方法 | |
| JPH10189194A (ja) | Ｉｃピッチ変換基板及びその製造法 | |
| JP3110329B2 (ja) | 電子部品の半田付け方法 | |
| JPH03255691A (ja) | プリント配線板 | |
| JPH0125491Y2 (ja) | ||
| JPH1140911A (ja) | プリント基板 | |
| JPH02142196A (ja) | プリント回路基板及び回路素子の実装方法 | |
| JP2000091501A (ja) | 電子部品搭載装置及びその製造方法 | |
| JP2002158427A (ja) | プリント配線基板、部品実装基板および電子機器 | |
| JPS60198888A (ja) | ステンシルスクリ−ン装置 | |
| JPH0525762U (ja) | 多層基板 | |
| JPH0353793B2 (ja) |