JP3050953B2 - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JP3050953B2 JP3050953B2 JP3170001A JP17000191A JP3050953B2 JP 3050953 B2 JP3050953 B2 JP 3050953B2 JP 3170001 A JP3170001 A JP 3170001A JP 17000191 A JP17000191 A JP 17000191A JP 3050953 B2 JP3050953 B2 JP 3050953B2
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- substrate
- substrates
- chip
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、チップ型電子部品を挿
入した回路基板の製造方法に関する。
入した回路基板の製造方法に関する。
【０００２】
【従来の技術】従来この種の回路基板においては、回路
および電子部品は、主に厚膜技術により形成されてい
る。すなわち、例えば、導体・抵抗体・誘電体ペースト
をアルミナ基板上にスクリーン印刷して電子回路を形成
し、大気中または不活性ガス中 700℃〜1000℃で焼成し
て回路基板を形成している。
および電子部品は、主に厚膜技術により形成されてい
る。すなわち、例えば、導体・抵抗体・誘電体ペースト
をアルミナ基板上にスクリーン印刷して電子回路を形成
し、大気中または不活性ガス中 700℃〜1000℃で焼成し
て回路基板を形成している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のように高温の焼成を行うと、特性が不規則に変化す
る電子部品があり、これらの特性が変化した電子部品の
ために、十分な精度を有する回路が構成できないという
問題を有している。
来のように高温の焼成を行うと、特性が不規則に変化す
る電子部品があり、これらの特性が変化した電子部品の
ために、十分な精度を有する回路が構成できないという
問題を有している。
【０００４】すなわち、例えば、厚膜抵抗体ペースト
は、 Ag,Pd,RuO2 などの導電粉末とガラス粉末を混合し
ペースト状にしたもので、両者の配合比によって幅広い
面積抵抗値を取り、焼成後は、安定度も高く高電力やパ
ルスにも強い抵抗体を得ることができる。しかしなが
ら、厚膜抵抗体ペーストを他の電子回路などと同時に焼
成すると、面積抵抗値は焼成前の２倍〜３倍程度に不規
則に上昇し、そのままでは高精度の回路構成に必要な精
度が得られないため、サンドブラストやレーザでトリミ
ングして抵抗値調整する困難な作業が必要であるとの問
題を有している。
は、 Ag,Pd,RuO2 などの導電粉末とガラス粉末を混合し
ペースト状にしたもので、両者の配合比によって幅広い
面積抵抗値を取り、焼成後は、安定度も高く高電力やパ
ルスにも強い抵抗体を得ることができる。しかしなが
ら、厚膜抵抗体ペーストを他の電子回路などと同時に焼
成すると、面積抵抗値は焼成前の２倍〜３倍程度に不規
則に上昇し、そのままでは高精度の回路構成に必要な精
度が得られないため、サンドブラストやレーザでトリミ
ングして抵抗値調整する困難な作業が必要であるとの問
題を有している。
【０００５】本発明は、このような点に鑑みなされたも
ので、チップ型電子部品を挿入孔に挿入した高い精度を
有する回路基板を適切な状態に生産性良く製造できる回
路基板の製造方法を提供することを目的とするものであ
る。
ので、チップ型電子部品を挿入孔に挿入した高い精度を
有する回路基板を適切な状態に生産性良く製造できる回
路基板の製造方法を提供することを目的とするものであ
る。
【０００６】
【課題を解決するための手段】請求項１記載の発明の回
路基板の製造方法は、積層されたシートを所定形状に打
ち抜くことにより積層状態にある複数枚の基板を形成
し、この積層状態にある複数枚の基板の外周部の所定位
置に位置決め孔を穿設し、この位置決め孔を穿設した積
層状態にある複数枚の基板を一枚または数枚ごとに分離
し、この分離した基板に挿入孔を形成するとともに電子
回路を印刷形成し、前記挿入孔にチップ型電子部品を挿
入しつつ、各基板を前記位置決め孔にて位置合わせしな
がら積層し、この位置合わせしながら積層した各基板を
相互に接着して積層基板を形成し、この積層基板を吸引
することにより前記挿入孔に挿入された前記チップ型電
子部品を前記電子回路と電気的に接続し、このチップ型
電子部品と電子回路とを電気 的に接続した積層基板の外
周部を切断して除去し、この外周部を除去した積層基板
を焼成して一体化するものである。
路基板の製造方法は、積層されたシートを所定形状に打
ち抜くことにより積層状態にある複数枚の基板を形成
し、この積層状態にある複数枚の基板の外周部の所定位
置に位置決め孔を穿設し、この位置決め孔を穿設した積
層状態にある複数枚の基板を一枚または数枚ごとに分離
し、この分離した基板に挿入孔を形成するとともに電子
回路を印刷形成し、前記挿入孔にチップ型電子部品を挿
入しつつ、各基板を前記位置決め孔にて位置合わせしな
がら積層し、この位置合わせしながら積層した各基板を
相互に接着して積層基板を形成し、この積層基板を吸引
することにより前記挿入孔に挿入された前記チップ型電
子部品を前記電子回路と電気的に接続し、このチップ型
電子部品と電子回路とを電気 的に接続した積層基板の外
周部を切断して除去し、この外周部を除去した積層基板
を焼成して一体化するものである。
【０００７】
【作用】請求項１記載の発明の回路基板の製造方法で
は、基板に挿入孔を形成し、この挿入孔にチップ型電子
部品を挿入するとともに、基板に電子回路を印刷形成し
て、この電子回路とチップ型電子部品とを電気的に接続
する。そこで、焼成時にも特性の変化が小さく、あるい
は、規則的に特性が変化するチップ型電子部品を用いる
ことにより、基板を高温で焼成しても、焼成後の電子部
品の電気的特性の調整が不要となり、回路基板の精度が
向上する。
は、基板に挿入孔を形成し、この挿入孔にチップ型電子
部品を挿入するとともに、基板に電子回路を印刷形成し
て、この電子回路とチップ型電子部品とを電気的に接続
する。そこで、焼成時にも特性の変化が小さく、あるい
は、規則的に特性が変化するチップ型電子部品を用いる
ことにより、基板を高温で焼成しても、焼成後の電子部
品の電気的特性の調整が不要となり、回路基板の精度が
向上する。
【０００８】また、積層されたシートを所定形状に打ち
抜くことにより積層状態にある複数枚の基板を形成し、
この基板の外周部の所定位置には位置決め孔を穿設し、
その後、基板を一枚または数枚ごとに一旦分離させて挿
入孔、電子回路を形成し、次いで、位置決め孔にて各基
板を位置合わせしつつ積層基板を形成し、その後、この
積層基板を吸引することによりチップ型電子部品を電子
回路と電気的に接続し、この積層基板の外周部を切断除
去し、この積層基板を焼成して一体化するので、位置決
め孔を利用することにより一旦分離した各基板を簡単に
積層基板とでき、かつ、この積層基板を真空ポンプ等を
用いて吸引することによりチップ型電子部品を電子回路
と確実に電気的に接続できる。
抜くことにより積層状態にある複数枚の基板を形成し、
この基板の外周部の所定位置には位置決め孔を穿設し、
その後、基板を一枚または数枚ごとに一旦分離させて挿
入孔、電子回路を形成し、次いで、位置決め孔にて各基
板を位置合わせしつつ積層基板を形成し、その後、この
積層基板を吸引することによりチップ型電子部品を電子
回路と電気的に接続し、この積層基板の外周部を切断除
去し、この積層基板を焼成して一体化するので、位置決
め孔を利用することにより一旦分離した各基板を簡単に
積層基板とでき、かつ、この積層基板を真空ポンプ等を
用いて吸引することによりチップ型電子部品を電子回路
と確実に電気的に接続できる。
【０００９】
【実施例】以下、本発明の回路基板の一実施例の構成を
図面を参照して説明する。
図面を参照して説明する。
【００１０】図８において、10は回路基板としての積層
回路基板であり、この積層回路基板10は、図１に示すよ
うに、電子回路12を印刷形成した基板11を積層し、相互
に電気的に接続したものを焼成して一体化したものであ
る。
回路基板であり、この積層回路基板10は、図１に示すよ
うに、電子回路12を印刷形成した基板11を積層し、相互
に電気的に接続したものを焼成して一体化したものであ
る。
【００１１】そして、各基板11は、絶縁性を有するアル
ミナなどからなり、厚さ 100μm 〜110μm 、一辺が7.6
cm 程度の矩形板状となっている。そして、各基板11上
に、例えば厚膜技術により、CuあるいはAg−Pd系などの
粉末とガラス粉末とを混合しペースト状にした厚膜ペー
ストを用いて、電子回路12が印刷形成されている。
ミナなどからなり、厚さ 100μm 〜110μm 、一辺が7.6
cm 程度の矩形板状となっている。そして、各基板11上
に、例えば厚膜技術により、CuあるいはAg−Pd系などの
粉末とガラス粉末とを混合しペースト状にした厚膜ペー
ストを用いて、電子回路12が印刷形成されている。
【００１２】また、各基板11には、それぞれ複数の挿入
孔15およびビア孔16が形成されている。そして、各挿入
孔15には、例えば、長さ1.0mm 〜5.0mm 、幅0.5mm 〜4.
0mm、厚さ0.1mm 〜1.0mm 程度の、チップ型電子部品と
してのチップ抵抗器Ｒが挿入されており、ビア孔16内に
形成されたAgなどからなる導電性のビア17によって、基
板11上に形成された電子回路12と電気的に接続されてい
る。
孔15およびビア孔16が形成されている。そして、各挿入
孔15には、例えば、長さ1.0mm 〜5.0mm 、幅0.5mm 〜4.
0mm、厚さ0.1mm 〜1.0mm 程度の、チップ型電子部品と
してのチップ抵抗器Ｒが挿入されており、ビア孔16内に
形成されたAgなどからなる導電性のビア17によって、基
板11上に形成された電子回路12と電気的に接続されてい
る。
【００１３】次に、本発明の回路基板の製造方法の一実
施例を図面を参照して説明する。
施例を図面を参照して説明する。
【００１４】（１） まず、図２に示すように、厚さ 1
00μm 〜 110μm 程度の、アルミナセラミックからなる
シート（グリーンシート）20を積層した状態で、図２の
二点鎖線に示すように、所定形状、例えば一辺約20cm程
度の矩形状に打ち抜いて、図３に示すような積層状態に
ある複数枚の基板11を同時形成する。
00μm 〜 110μm 程度の、アルミナセラミックからなる
シート（グリーンシート）20を積層した状態で、図２の
二点鎖線に示すように、所定形状、例えば一辺約20cm程
度の矩形状に打ち抜いて、図３に示すような積層状態に
ある複数枚の基板11を同時形成する。
【００１５】また、この工程と同時に、あるいはこの工
程の後に、各基板11の四隅に、位置決めおよび方向指示
のための位置決め孔21を穿設する。
程の後に、各基板11の四隅に、位置決めおよび方向指示
のための位置決め孔21を穿設する。
【００１６】（２） 次に、積層された各基板11を一枚
あるいは数枚ごとに分離し、図４に示すように、各基板
11ごとにそれぞれ、チップ抵抗器Ｒなどを挿入する略矩
形状の挿入孔15、あるいは、略円形状のビア孔16などの
孔部を穿設する。この際、アルミナからなる各基板11
は、焼成時に約12％収縮するため、挿入孔15は、この収
縮率を考慮してチップ抵抗器Ｒよりも若干大きな形状と
する。
あるいは数枚ごとに分離し、図４に示すように、各基板
11ごとにそれぞれ、チップ抵抗器Ｒなどを挿入する略矩
形状の挿入孔15、あるいは、略円形状のビア孔16などの
孔部を穿設する。この際、アルミナからなる各基板11
は、焼成時に約12％収縮するため、挿入孔15は、この収
縮率を考慮してチップ抵抗器Ｒよりも若干大きな形状と
する。
【００１７】（３） 次に、図５に示すように、各基板
11の表面上に、回路パターン、焼成により特性が不規則
に変化しない電子部品、あるいは厳密な特性を要求され
ない電子部品等を、CuあるいはAg−Pd系などからなる、
厚膜導体ペースト、厚膜抵抗体ペースト、厚膜誘電体ペ
ーストなどを用いてスクリーン印刷し、電子回路12を印
刷形成する。また、各ビア孔16にAgなどからなる導体ペ
ーストを充填し、ビア17を形成する。
11の表面上に、回路パターン、焼成により特性が不規則
に変化しない電子部品、あるいは厳密な特性を要求され
ない電子部品等を、CuあるいはAg−Pd系などからなる、
厚膜導体ペースト、厚膜抵抗体ペースト、厚膜誘電体ペ
ーストなどを用いてスクリーン印刷し、電子回路12を印
刷形成する。また、各ビア孔16にAgなどからなる導体ペ
ーストを充填し、ビア17を形成する。
【００１８】そして、上記のように電子回路12が印刷さ
れた各基板11を、例えば 100℃で10分間乾燥させる。
れた各基板11を、例えば 100℃で10分間乾燥させる。
【００１９】（４） また、上記の工程とは別に、挿入
孔15に挿入するチップ抵抗器Ｒを作製する。このチップ
抵抗器Ｒの寸法は、例えば長さ1.6mm 、幅0.8mm 、厚さ
0.127mm などであり、アルミナ基板上に連続して形成し
た後、チップ状に切断して形成されている。そして、こ
のチップ抵抗器Ｒは、略立方体形状のアルミナなどから
なる絶縁基体24と、この絶縁基体24の両端部に形成され
たCuあるいはAg−Pd系などからなる断面略コの字状の一
対の電極部25，25と、この絶縁基体24の上面部に形成さ
れ両端部の電極部25，25を電気的に接続するRuO 2 系な
どからなる厚膜焼成抵抗膜26とから構成されている。
孔15に挿入するチップ抵抗器Ｒを作製する。このチップ
抵抗器Ｒの寸法は、例えば長さ1.6mm 、幅0.8mm 、厚さ
0.127mm などであり、アルミナ基板上に連続して形成し
た後、チップ状に切断して形成されている。そして、こ
のチップ抵抗器Ｒは、略立方体形状のアルミナなどから
なる絶縁基体24と、この絶縁基体24の両端部に形成され
たCuあるいはAg−Pd系などからなる断面略コの字状の一
対の電極部25，25と、この絶縁基体24の上面部に形成さ
れ両端部の電極部25，25を電気的に接続するRuO 2 系な
どからなる厚膜焼成抵抗膜26とから構成されている。
【００２０】また、このチップ抵抗器Ｒは、一旦形成さ
れた後は高温で焼成されても抵抗値の変化率は一定であ
るため、後の焼成時における抵抗値の変化を考慮してト
リミングを行い、あらかじめ抵抗値を調整しておく。
れた後は高温で焼成されても抵抗値の変化率は一定であ
るため、後の焼成時における抵抗値の変化を考慮してト
リミングを行い、あらかじめ抵抗値を調整しておく。
【００２１】（５） 次に、図示しない治具および金型
を用い、図６に示すように、各基板11の各挿入孔にチッ
プ抵抗器Ｒを挿入しつつ、位置決め孔21を利用して方向
と順序を確認しながら、各基板11を位置合せして積層す
る。
を用い、図６に示すように、各基板11の各挿入孔にチッ
プ抵抗器Ｒを挿入しつつ、位置決め孔21を利用して方向
と順序を確認しながら、各基板11を位置合せして積層す
る。
【００２２】また、これらの基板11の最上層には、電子
回路が印刷形成されていない基板11を積層する。
回路が印刷形成されていない基板11を積層する。
【００２３】（６） 次に、この積層された基板11など
を、例えば50℃〜90℃に加熱しつつ0.2 ton/cm2 の圧力
で熱プレスし、各基板11を相互に接着し、積層基板31を
形成する。
を、例えば50℃〜90℃に加熱しつつ0.2 ton/cm2 の圧力
で熱プレスし、各基板11を相互に接着し、積層基板31を
形成する。
【００２４】（７） 次に、この積層基板31を、図示し
ない真空ポンプなどによって下方から吸引して、上下に
連続する基板11の各ビア17を相互に確実に接続し、チッ
プ抵抗器Ｒと電子回路12、あるいは各基板11の電子回路
12を相互に電気的に接続する。
ない真空ポンプなどによって下方から吸引して、上下に
連続する基板11の各ビア17を相互に確実に接続し、チッ
プ抵抗器Ｒと電子回路12、あるいは各基板11の電子回路
12を相互に電気的に接続する。
【００２５】（８） 次に、図７に示すように、位置決
め孔21などを形成した積層基板31の外周部である外周枠
部分を切断して除去する。
め孔21などを形成した積層基板31の外周部である外周枠
部分を切断して除去する。
【００２６】（９） 次に、この積層基板31を、炉にい
れ、常温から350 ℃まで１時間かけて昇温し、続いて、
この温度を１時間保持し、基板11の樹脂分を発散させて
脱バインダー化する。この工程により、焼成時における
基板11間の剥離を防止することができる。
れ、常温から350 ℃まで１時間かけて昇温し、続いて、
この温度を１時間保持し、基板11の樹脂分を発散させて
脱バインダー化する。この工程により、焼成時における
基板11間の剥離を防止することができる。
【００２７】（10） 次に、この脱バインダー化された
積層基板31を、大気中あるいはＮ2ガス雰囲気中で、常
温から 850℃まで１時間かけて昇温し、続いて、この温
度を１時間保持する条件で焼成し、図８に示すように、
積層基板31を一体化する。
積層基板31を、大気中あるいはＮ2ガス雰囲気中で、常
温から 850℃まで１時間かけて昇温し、続いて、この温
度を１時間保持する条件で焼成し、図８に示すように、
積層基板31を一体化する。
【００２８】（11） 次に、この積層基板31の表面上に
電子回路12、あるいは電極部33などを印刷形成し、全焼
成時間１時間、その内 850℃にて７〜８分間保持する条
件で、焼成する。
電子回路12、あるいは電極部33などを印刷形成し、全焼
成時間１時間、その内 850℃にて７〜８分間保持する条
件で、焼成する。
【００２９】また、この際、積層基板31の表面上に、電
子回路12およびチップ抵抗器Ｒなどを保護するための、
ガラス・合成樹脂などによる絶縁保護層を形成すること
もできる。
子回路12およびチップ抵抗器Ｒなどを保護するための、
ガラス・合成樹脂などによる絶縁保護層を形成すること
もできる。
【００３０】（12） 以上の工程により、積層回路基板
10が得られる。
10が得られる。
【００３１】なお、各基板11の厚さ寸法は、 100μm 〜
110μm であるが、図１に示すように、複数枚の基板11
に連続して挿入孔15を形成することにより、例えば0.1m
m 〜1.0mm などの様々な厚さ寸法を有するチップ状電子
部品を搭載することができる。
110μm であるが、図１に示すように、複数枚の基板11
に連続して挿入孔15を形成することにより、例えば0.1m
m 〜1.0mm などの様々な厚さ寸法を有するチップ状電子
部品を搭載することができる。
【００３２】また、積層した複数枚の基板11を介して上
下方向に対をなす電極部を印刷形成することにより、積
層回路基板10内にコンデンサを形成することもできる。
下方向に対をなす電極部を印刷形成することにより、積
層回路基板10内にコンデンサを形成することもできる。
【００３３】本実施例の工程によって得られた積層回路
基板10によれば、チップ抵抗器Ｒを挿入した基板11を積
層することにより、高い精度を有する積層回路基板10を
提供することができる。
基板10によれば、チップ抵抗器Ｒを挿入した基板11を積
層することにより、高い精度を有する積層回路基板10を
提供することができる。
【００３４】すなわち、厚膜抵抗体ペーストを他の電子
回路12などと同時に焼成を行うと、面積抵抗値は焼成前
の２倍〜３倍程度に不規則に上昇し、そのままでは必要
な電気的精度が得られないため、サンドブラストやレー
ザでトリミングすることが必要である。しかしながら、
特に積層回路基板10においては形成された厚膜抵抗体は
外部に露出しないため、トリミングによる抵抗値調整も
不可能であり、この結果、十分な精度を有する積層回路
基板の構成は困難である。そこで、本実施例の積層回路
基板10では、積層回路基板10を構成する各基板11に挿入
孔15を形成し、これらの挿入孔15に、電子回路12の焼成
時にも特性が変化せず、あるいは、規則的に特性が変化
するチップ抵抗器Ｒなどを挿入したため、電子回路12と
同時焼成すると特性が不規則に変化する性質を有する印
刷形成による抵抗体を使用することなく、高温で焼成し
ても十分な精度を有する積層回路基板10を提供すること
ができる。
回路12などと同時に焼成を行うと、面積抵抗値は焼成前
の２倍〜３倍程度に不規則に上昇し、そのままでは必要
な電気的精度が得られないため、サンドブラストやレー
ザでトリミングすることが必要である。しかしながら、
特に積層回路基板10においては形成された厚膜抵抗体は
外部に露出しないため、トリミングによる抵抗値調整も
不可能であり、この結果、十分な精度を有する積層回路
基板の構成は困難である。そこで、本実施例の積層回路
基板10では、積層回路基板10を構成する各基板11に挿入
孔15を形成し、これらの挿入孔15に、電子回路12の焼成
時にも特性が変化せず、あるいは、規則的に特性が変化
するチップ抵抗器Ｒなどを挿入したため、電子回路12と
同時焼成すると特性が不規則に変化する性質を有する印
刷形成による抵抗体を使用することなく、高温で焼成し
ても十分な精度を有する積層回路基板10を提供すること
ができる。
【００３５】また、積層されたシート20を矩形状に打ち
抜くことにより積層状態にある複数枚の基板11を形成
し、この基板11の外周部の所定位置には位置決め孔21を
穿設し、その後、基板11を一枚または数枚ごとに一旦分
離させて挿入孔15、電子回路12 を形成し、次いで、位置
決め孔21にて各基板11を位置合わせしつつ積層基板31を
形成し、その後、この積層基板31を吸引することにより
チップ抵抗器Ｒを電子回路12と電気的に接続し、この積
層基板31の外周部を切断除去し、この積層基板31を焼成
して一体化するので、位置決め孔21を利用することによ
り一旦分離した各基板11を簡単に積層基板31とでき、か
つ、この積層基板31を真空ポンプ等を用いて吸引するこ
とによりチップ抵抗器Ｒを電子回路12と確実に電気的に
接続でき、その結果、高い精度を有する積層回路基板10
を適切な状態に生産性良く製造できる。
抜くことにより積層状態にある複数枚の基板11を形成
し、この基板11の外周部の所定位置には位置決め孔21を
穿設し、その後、基板11を一枚または数枚ごとに一旦分
離させて挿入孔15、電子回路12 を形成し、次いで、位置
決め孔21にて各基板11を位置合わせしつつ積層基板31を
形成し、その後、この積層基板31を吸引することにより
チップ抵抗器Ｒを電子回路12と電気的に接続し、この積
層基板31の外周部を切断除去し、この積層基板31を焼成
して一体化するので、位置決め孔21を利用することによ
り一旦分離した各基板11を簡単に積層基板31とでき、か
つ、この積層基板31を真空ポンプ等を用いて吸引するこ
とによりチップ抵抗器Ｒを電子回路12と確実に電気的に
接続でき、その結果、高い精度を有する積層回路基板10
を適切な状態に生産性良く製造できる。
【００３６】上記実施例の方法で、焼成した場合のチッ
プ抵抗器Ｒの特性の変化の一例を次表に示す。
プ抵抗器Ｒの特性の変化の一例を次表に示す。
【００３７】
【表１】 この表に示すように、焼成によるチップ抵抗器Ｒの特性
の変化はほぼ一定であるため、特性の変化を予測したチ
ップ抵抗器Ｒを作成することが可能になり、焼成によっ
ても十分な精度を有する積層回路基板10を提供すること
ができる。
の変化はほぼ一定であるため、特性の変化を予測したチ
ップ抵抗器Ｒを作成することが可能になり、焼成によっ
ても十分な精度を有する積層回路基板10を提供すること
ができる。
【００３８】
【発明の効果】請求項１記載の発明によれば、基板に挿
入孔を形成し、この挿入孔にチップ型電子部品を挿入す
るとともに、基板に電子回路を印刷形成して、この電子
回路とチップ型電子部品とを電気的に接続するので、あ
らかじめ形成されたチップ型電子部品は、焼成時にも特
性の変化が小さく、あるいは、規則的に特性が変化する
ため、積層基板を高温で焼成しても、焼成後の電子部品
の特性の調整が不要であり、十分な精度を有する回路基
板を提供することができる。
入孔を形成し、この挿入孔にチップ型電子部品を挿入す
るとともに、基板に電子回路を印刷形成して、この電子
回路とチップ型電子部品とを電気的に接続するので、あ
らかじめ形成されたチップ型電子部品は、焼成時にも特
性の変化が小さく、あるいは、規則的に特性が変化する
ため、積層基板を高温で焼成しても、焼成後の電子部品
の特性の調整が不要であり、十分な精度を有する回路基
板を提供することができる。
【００３９】また、積層されたシートを所定形状に打ち
抜くことにより積層状態にある複数枚の基板を形成し、
この基板の外周部の所定位置には位置決め孔を穿設し、
その後、基板を一枚または数枚ごとに一旦分離させて挿
入孔、電子回路を形成し、次いで、位置決め孔にて各基
板を位置合わせしつつ積層基板を形成し、その後、この
積層基板を吸引することによりチップ型電子部品を電子
回路と電気的に接続し、この積層基板の外周部を切断除
去し、この積層基板を焼成して一体化するので、位置決
め孔を利用することにより一旦分離した各基板を簡単に
積層基板とでき、かつ、この積層基板を真空ポンプ等を
用いて吸引することによりチップ型電子部品を電子回路
と確実に電気的に接続でき、その結果、高い精度を有す
る回路基板を適切な状態に生産性良く製造できる。
抜くことにより積層状態にある複数枚の基板を形成し、
この基板の外周部の所定位置には位置決め孔を穿設し、
その後、基板を一枚または数枚ごとに一旦分離させて挿
入孔、電子回路を形成し、次いで、位置決め孔にて各基
板を位置合わせしつつ積層基板を形成し、その後、この
積層基板を吸引することによりチップ型電子部品を電子
回路と電気的に接続し、この積層基板の外周部を切断除
去し、この積層基板を焼成して一体化するので、位置決
め孔を利用することにより一旦分離した各基板を簡単に
積層基板とでき、かつ、この積層基板を真空ポンプ等を
用いて吸引することによりチップ型電子部品を電子回路
と確実に電気的に接続でき、その結果、高い精度を有す
る回路基板を適切な状態に生産性良く製造できる。
【図１】本発明の一実施例を示す回路基板の製造工程図
である。
である。
【図２】同上回路基板の製造工程図である。
【図３】同上図２に続く製造工程図である。
【図４】同上図３に続く製造工程図である。
【図５】同上図４に続く製造工程図である。
【図６】同上図５に続く製造工程図である。
【図７】同上図６に続く製造工程図である。
【図８】同上回路基板の断面図である。
10 回路基板としての積層回路基板 11 基板 12 電子回路 15 挿入孔20 シート 21 位置決め孔 31 積層基板 Ｒ チップ型電子部品としてのチップ抵抗器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/18 H05K 3/46
Claims (1)
- 【請求項１】 積層されたシートを所定形状に打ち抜く
ことにより積層状態にある複数枚の基板を形成し、 この積層状態にある複数枚の基板の外周部の所定位置に
位置決め孔を穿設し、 この位置決め孔を穿設した積層状態にある複数枚の基板
を一枚または数枚ごとに分離し、 この分離した基板に挿入孔を形成するとともに電子回路
を印刷形成し、 前記挿入孔にチップ型電子部品を挿入しつつ、各基板を
前記位置決め孔にて位置合わせしながら積層し、 この位置合わせしながら積層した各基板を相互に接着し
て積層基板を形成し、 この積層基板を吸引することにより前記挿入孔に挿入さ
れた前記チップ型電子部品を前記電子回路と電気的に接
続し、 このチップ型電子部品と電子回路とを電気的に接続した
積層基板の外周部を切断して除去し、 この外周部を除去した積層基板を焼成して一体化する こ
とを特徴とする回路基板の製造方法 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170001A JP3050953B2 (ja) | 1991-07-10 | 1991-07-10 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170001A JP3050953B2 (ja) | 1991-07-10 | 1991-07-10 | 回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521930A JPH0521930A (ja) | 1993-01-29 |
| JP3050953B2 true JP3050953B2 (ja) | 2000-06-12 |
Family
ID=15896753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3170001A Expired - Lifetime JP3050953B2 (ja) | 1991-07-10 | 1991-07-10 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3050953B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246503A (ja) * | 2001-02-16 | 2002-08-30 | Philips Japan Ltd | 電子部品及びその製造方法 |
| JP3928665B2 (ja) | 2004-09-13 | 2007-06-13 | 株式会社村田製作所 | チップ型電子部品内蔵型多層基板及びその製造方法 |
-
1991
- 1991-07-10 JP JP3170001A patent/JP3050953B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0521930A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5256836A (en) | Thick film hybrid circuit board device and method of manufacturing the same | |
| JP3050953B2 (ja) | 回路基板の製造方法 | |
| JP2003031948A (ja) | セラミック多層基板の製造方法 | |
| JP2946261B2 (ja) | 積層電子部品の製造方法 | |
| JPS6221260B2 (ja) | ||
| JP2005311156A (ja) | コンデンサを内蔵したセラミック多層基板 | |
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JP2681328B2 (ja) | 回路基板の製造方法 | |
| JPH0685465A (ja) | Ｓｍｄモジュール用基板及びその製造方法 | |
| JP3912129B2 (ja) | 積層セラミック基板の製造方法 | |
| JPH0252497A (ja) | 多層セラミック基板 | |
| JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
| JPH0817637A (ja) | チップ型ｌｒフィルタおよびその製造方法 | |
| JP2003151850A (ja) | 積層セラミックコンデンサおよびその容量調整方法 | |
| JP3495203B2 (ja) | 回路基板の製造方法 | |
| JPS6341003A (ja) | チツプ形電子部品の製造方法 | |
| JP2976088B2 (ja) | 側面電極を有する表面実装用部品とその製造方法 | |
| JP2867711B2 (ja) | 機能修正用角形チップ抵抗器およびその製造方法およびそのトリミング方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JPH09130043A (ja) | 積層ガラスセラミック回路基板の製造方法 | |
| JPH0142333Y2 (ja) | ||
| JP2003046253A (ja) | 多層回路基板 | |
| JPH022318B2 (ja) | ||
| EP0401549A2 (en) | Thick film hybrid circuit board device and method of manufacturing the same | |
| JPH09135105A (ja) | 積層チップ部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080331 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 12 |