JPH0521930A - 回路基板およびその製造方法 - Google Patents
回路基板およびその製造方法Info
- Publication number
- JPH0521930A JPH0521930A JP3170001A JP17000191A JPH0521930A JP H0521930 A JPH0521930 A JP H0521930A JP 3170001 A JP3170001 A JP 3170001A JP 17000191 A JP17000191 A JP 17000191A JP H0521930 A JPH0521930 A JP H0521930A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit board
- chip
- circuit
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【構成】 アルミナセラミックからなる複数枚の基板11
に挿入孔15およびビア孔16を形成する。これらの基板11
上に電子回路12を印刷形成する。基板11を積層しなが
ら、各挿入孔15に、電子回路12の焼成時にも特性が変化
せず、あるいは、規則的に特性が変化するチップ抵抗器
Ｒを挿入する。ビア孔16に導電性のビア17を充填し、上
下の電子回路12を電気的に接続する。焼成して基板11を
一体化し、積層回路基板を構成する。 【効果】 高温で焼成しても電気的特性が不規則に変化
せず、十分な精度を有する積層回路基板を提供できる。
に挿入孔15およびビア孔16を形成する。これらの基板11
上に電子回路12を印刷形成する。基板11を積層しなが
ら、各挿入孔15に、電子回路12の焼成時にも特性が変化
せず、あるいは、規則的に特性が変化するチップ抵抗器
Ｒを挿入する。ビア孔16に導電性のビア17を充填し、上
下の電子回路12を電気的に接続する。焼成して基板11を
一体化し、積層回路基板を構成する。 【効果】 高温で焼成しても電気的特性が不規則に変化
せず、十分な精度を有する積層回路基板を提供できる。
Description
【０００１】
【産業上の利用分野】本発明は、チップ型電子部品を挿
入した回路基板およびその製造方法に関する。
入した回路基板およびその製造方法に関する。
【０００２】
【従来の技術】従来この種の回路基板においては、回路
および電子部品は、主に厚膜技術により形成されてい
る。すなわち、例えば、導体・抵抗体・誘電体ペースト
をアルミナ基板上にスクリーン印刷して電子回路を形成
し、大気中または不活性ガス中 700℃〜1000℃で焼成し
て回路基板を形成している。
および電子部品は、主に厚膜技術により形成されてい
る。すなわち、例えば、導体・抵抗体・誘電体ペースト
をアルミナ基板上にスクリーン印刷して電子回路を形成
し、大気中または不活性ガス中 700℃〜1000℃で焼成し
て回路基板を形成している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のように高温の焼成を行うと、特性が不規則に変化す
る電子部品があり、これらの特性が変化した電子部品の
ために、十分な精度を有する回路が構成できないという
問題を有している。
来のように高温の焼成を行うと、特性が不規則に変化す
る電子部品があり、これらの特性が変化した電子部品の
ために、十分な精度を有する回路が構成できないという
問題を有している。
【０００４】すなわち、例えば、厚膜抵抗体ペースト
は、 Ag,Pd,RuO2 などの導電粉末とガラス粉末を混合し
ペースト状にしたもので、両者の配合比によって幅広い
面積抵抗値を取り、焼成後は、安定度も高く高電力やパ
ルスにも強い抵抗体を得ることができる。しかしなが
ら、厚膜抵抗体ペーストを他の電子回路などと同時に焼
成すると、面積抵抗値は焼成前の２倍〜３倍程度に不規
則に上昇し、そのままでは高精度の回路構成に必要な精
度が得られないため、サンドブラストやレーザでトリミ
ングして抵抗値調整する困難な作業が必要であるとの問
題を有している。
は、 Ag,Pd,RuO2 などの導電粉末とガラス粉末を混合し
ペースト状にしたもので、両者の配合比によって幅広い
面積抵抗値を取り、焼成後は、安定度も高く高電力やパ
ルスにも強い抵抗体を得ることができる。しかしなが
ら、厚膜抵抗体ペーストを他の電子回路などと同時に焼
成すると、面積抵抗値は焼成前の２倍〜３倍程度に不規
則に上昇し、そのままでは高精度の回路構成に必要な精
度が得られないため、サンドブラストやレーザでトリミ
ングして抵抗値調整する困難な作業が必要であるとの問
題を有している。
【０００５】本発明は、このような点に鑑みなされたも
ので、基板に挿入孔を形成し、これらの挿入孔にチップ
型電子部品を挿入することにより、高い精度を有する回
路基板およびその製造方法を提供することを目的とする
ものである。
ので、基板に挿入孔を形成し、これらの挿入孔にチップ
型電子部品を挿入することにより、高い精度を有する回
路基板およびその製造方法を提供することを目的とする
ものである。
【０００６】
【課題を解決するための手段】請求項１記載の発明の回
路基板は、挿入孔が形成された基板と、前記基板上に形
成された電子回路と、前記挿入孔に挿入され前記電子回
路と電気的に接続されたチップ型電子部品とを具備した
ものである。
路基板は、挿入孔が形成された基板と、前記基板上に形
成された電子回路と、前記挿入孔に挿入され前記電子回
路と電気的に接続されたチップ型電子部品とを具備した
ものである。
【０００７】請求項２記載の発明の回路基板の製造方法
は、基板に挿入孔を形成する工程と、前記基板上に電子
回路を印刷形成する工程と、前記挿入孔にチップ型電子
部品を挿入し、このチップ型電子部品を前記電子回路と
電気的に接続する工程と、前記電子回路が印刷形成され
前記挿入孔に前記チップ型電子部品が挿入された基板を
焼成する工程とを有するものである。
は、基板に挿入孔を形成する工程と、前記基板上に電子
回路を印刷形成する工程と、前記挿入孔にチップ型電子
部品を挿入し、このチップ型電子部品を前記電子回路と
電気的に接続する工程と、前記電子回路が印刷形成され
前記挿入孔に前記チップ型電子部品が挿入された基板を
焼成する工程とを有するものである。
【０００８】
【作用】請求項１記載の発明の回路基板では、基板に形
成された挿入孔にチップ型電子部品を挿入したため、例
えば印刷等による回路と同時焼成すると特性が不規則に
変化する性質を有する電子部品を使用する必要がなく、
回路の焼成時にも特性が変化せず、あるいは、規則的に
特性が変化するチップ型電子部品を使用でき、基板を高
温で焼成した際にも、焼成後の電子部品の電気的特性の
調整が不要となり、回路基板の精度が向上する。
成された挿入孔にチップ型電子部品を挿入したため、例
えば印刷等による回路と同時焼成すると特性が不規則に
変化する性質を有する電子部品を使用する必要がなく、
回路の焼成時にも特性が変化せず、あるいは、規則的に
特性が変化するチップ型電子部品を使用でき、基板を高
温で焼成した際にも、焼成後の電子部品の電気的特性の
調整が不要となり、回路基板の精度が向上する。
【０００９】請求項２記載の発明の回路基板の製造方法
では、基板に挿入孔を形成し、この挿入孔にチップ型電
子部品を挿入するとともに、基板に電子回路を印刷形成
して、この電子回路とチップ型電子部品とを電気的に接
続する。そこで、焼成時にも特性の変化が小さく、ある
いは、規則的に特性が変化するチップ型電子部品を用い
ることにより、基板を高温で焼成しても、焼成後の電子
部品の電気的特性の調整が不要となり、回路基板の精度
が向上する。
では、基板に挿入孔を形成し、この挿入孔にチップ型電
子部品を挿入するとともに、基板に電子回路を印刷形成
して、この電子回路とチップ型電子部品とを電気的に接
続する。そこで、焼成時にも特性の変化が小さく、ある
いは、規則的に特性が変化するチップ型電子部品を用い
ることにより、基板を高温で焼成しても、焼成後の電子
部品の電気的特性の調整が不要となり、回路基板の精度
が向上する。
【００１０】
【実施例】以下、本発明の回路基板の一実施例の構成を
図面を参照して説明する。
図面を参照して説明する。
【００１１】図８において、10は回路基板としての積層
回路基板であり、この積層回路基板10は、図１に示すよ
うに、電子回路12を印刷形成した基板11を積層し、相互
に電気的に接続したものを焼成して一体化したものであ
る。
回路基板であり、この積層回路基板10は、図１に示すよ
うに、電子回路12を印刷形成した基板11を積層し、相互
に電気的に接続したものを焼成して一体化したものであ
る。
【００１２】そして、各基板11は、絶縁性を有するアル
ミナなどからなり、厚さ 100μm 〜110μm 、一辺が7.6
cm 程度の矩形板状となっている。そして、各基板11上
に、例えば厚膜技術により、CuあるいはAg−Pd系などの
粉末とガラス粉末とを混合しペースト状にした厚膜ペー
ストを用いて、電子回路12が印刷形成されている。
ミナなどからなり、厚さ 100μm 〜110μm 、一辺が7.6
cm 程度の矩形板状となっている。そして、各基板11上
に、例えば厚膜技術により、CuあるいはAg−Pd系などの
粉末とガラス粉末とを混合しペースト状にした厚膜ペー
ストを用いて、電子回路12が印刷形成されている。
【００１３】また、各基板11には、それぞれ複数の挿入
孔15およびビア孔16が形成されている。そして、各挿入
孔15には、例えば、長さ1.0mm 〜5.0mm 、幅0.5mm 〜4.
0mm、厚さ0.1mm 〜1.0mm 程度の、チップ型電子部品と
してのチップ抵抗器Ｒが挿入されており、ビア孔16内に
形成されたAgなどからなる導電性のビア17によって、基
板11上に形成された電子回路12と電気的に接続されてい
る。
孔15およびビア孔16が形成されている。そして、各挿入
孔15には、例えば、長さ1.0mm 〜5.0mm 、幅0.5mm 〜4.
0mm、厚さ0.1mm 〜1.0mm 程度の、チップ型電子部品と
してのチップ抵抗器Ｒが挿入されており、ビア孔16内に
形成されたAgなどからなる導電性のビア17によって、基
板11上に形成された電子回路12と電気的に接続されてい
る。
【００１４】次に、本発明の回路基板の製造方法の一実
施例を図面を参照して説明する。
施例を図面を参照して説明する。
【００１５】（１） まず、図２に示すように、厚さ 1
00μm 〜 110μm 程度の、アルミナセラミックからなる
シート（グリーンシート）20を積層した状態で、図２の
二点鎖線に示すように、例えば一辺約20cm程度の矩形状
に打ち抜いて、図３に示すような複数枚の基板11を同時
形成する。
00μm 〜 110μm 程度の、アルミナセラミックからなる
シート（グリーンシート）20を積層した状態で、図２の
二点鎖線に示すように、例えば一辺約20cm程度の矩形状
に打ち抜いて、図３に示すような複数枚の基板11を同時
形成する。
【００１６】また、この工程と同時に、あるいはこの工
程の後に、各基板11の四隅に、位置決および方向指示の
ための位置決孔21を穿設する。
程の後に、各基板11の四隅に、位置決および方向指示の
ための位置決孔21を穿設する。
【００１７】（２） 次に、積層された各基板11を一枚
あるいは数枚ごとに分離し、図４に示すように、各基板
11ごとにそれぞれ、チップ抵抗器Ｒなどを挿入する略矩
形状の挿入孔15、あるいは、略円形状のビア孔16などの
孔部を穿設する。この際、アルミナからなる各基板11
は、焼成時に約12％収縮するため、挿入孔15は、この収
縮率を考慮してチップ抵抗器Ｒよりも若干大きな形状と
する。
あるいは数枚ごとに分離し、図４に示すように、各基板
11ごとにそれぞれ、チップ抵抗器Ｒなどを挿入する略矩
形状の挿入孔15、あるいは、略円形状のビア孔16などの
孔部を穿設する。この際、アルミナからなる各基板11
は、焼成時に約12％収縮するため、挿入孔15は、この収
縮率を考慮してチップ抵抗器Ｒよりも若干大きな形状と
する。
【００１８】（３） 次に、図５に示すように、各基板
11の表面上に、回路パターン、焼成により特性が不規則
に変化しない電子部品、あるいは厳密な特性を要求され
ない電子部品等を、CuあるいはAg−Pd系などからなる、
厚膜導体ペースト、厚膜抵抗体ペースト、厚膜誘電体ペ
ーストなどを用いてスクリーン印刷し、電子回路12を印
刷形成する。また、各ビア孔16にAgなどからなる導体ペ
ーストを充填し、ビア17を形成する。
11の表面上に、回路パターン、焼成により特性が不規則
に変化しない電子部品、あるいは厳密な特性を要求され
ない電子部品等を、CuあるいはAg−Pd系などからなる、
厚膜導体ペースト、厚膜抵抗体ペースト、厚膜誘電体ペ
ーストなどを用いてスクリーン印刷し、電子回路12を印
刷形成する。また、各ビア孔16にAgなどからなる導体ペ
ーストを充填し、ビア17を形成する。
【００１９】そして、上記のように電子回路12が印刷さ
れた各基板11を、例えば 100℃で10分間乾燥させる。
れた各基板11を、例えば 100℃で10分間乾燥させる。
【００２０】（４） また、上記の工程とは別に、挿入
孔15に挿入するチップ抵抗器Ｒを作製する。このチップ
抵抗器Ｒの寸法は、例えば長さ1.6mm 、幅0.8mm 、厚さ
0.127mm などであり、アルミナ基板上に連続して形成し
た後、チップ状に切断して形成されている。そして、こ
のチップ抵抗器Ｒは、略立方体形状のアルミナなどから
なる絶縁基体24と、この絶縁基体24の両端部に形成され
たCuあるいはAg−Pd系などからなる断面略コの字状の一
対の電極部25，25と、この絶縁基体24の上面部に形成さ
れ両端部の電極部25，25を電気的に接続する RuO2 系な
どからなる厚膜焼成抵抗膜26とから構成されている。
孔15に挿入するチップ抵抗器Ｒを作製する。このチップ
抵抗器Ｒの寸法は、例えば長さ1.6mm 、幅0.8mm 、厚さ
0.127mm などであり、アルミナ基板上に連続して形成し
た後、チップ状に切断して形成されている。そして、こ
のチップ抵抗器Ｒは、略立方体形状のアルミナなどから
なる絶縁基体24と、この絶縁基体24の両端部に形成され
たCuあるいはAg−Pd系などからなる断面略コの字状の一
対の電極部25，25と、この絶縁基体24の上面部に形成さ
れ両端部の電極部25，25を電気的に接続する RuO2 系な
どからなる厚膜焼成抵抗膜26とから構成されている。
【００２１】また、このチップ抵抗器Ｒは、一旦形成さ
れた後は高温で焼成されても抵抗値の変化率は一定であ
るため、後の焼成時における抵抗値の変化を考慮してト
リミングを行い、あらかじめ抵抗値を調整しておく。
れた後は高温で焼成されても抵抗値の変化率は一定であ
るため、後の焼成時における抵抗値の変化を考慮してト
リミングを行い、あらかじめ抵抗値を調整しておく。
【００２２】（５） 次に、図示しない治具および金型
を用い、図６に示すように、各基板11の各挿入孔にチッ
プ抵抗器Ｒを挿入しつつ、位置決孔21を利用して方向と
順序を確認しながら、各基板11を位置合せして積層す
る。
を用い、図６に示すように、各基板11の各挿入孔にチッ
プ抵抗器Ｒを挿入しつつ、位置決孔21を利用して方向と
順序を確認しながら、各基板11を位置合せして積層す
る。
【００２３】また、これらの基板11の最上層には、電子
回路が印刷形成されていない基板11を積層する。
回路が印刷形成されていない基板11を積層する。
【００２４】（６） 次に、この積層された基板11など
を、例えば50℃〜90℃に加熱しつつ0.2ton/cm2 の圧力
で熱プレスし、各基板11を相互に接着し、積層基板31を
形成する。
を、例えば50℃〜90℃に加熱しつつ0.2ton/cm2 の圧力
で熱プレスし、各基板11を相互に接着し、積層基板31を
形成する。
【００２５】（７） 次に、この積層基板31を、図示し
ない真空ポンプなどによって下方から吸引して、上下に
連続する基板11の各ビア17を相互に確実に接続し、チッ
プ抵抗器Ｒと電子回路12、あるいは各基板11の電子回路
12を相互に電気的に接続する。
ない真空ポンプなどによって下方から吸引して、上下に
連続する基板11の各ビア17を相互に確実に接続し、チッ
プ抵抗器Ｒと電子回路12、あるいは各基板11の電子回路
12を相互に電気的に接続する。
【００２６】（８） 次に、図７に示すように、位置決
孔21などを形成した積層基板31の外周枠部分を切断して
除去する。
孔21などを形成した積層基板31の外周枠部分を切断して
除去する。
【００２７】（９） 次に、この積層基板31を、炉にい
れ、常温から350 ℃まで１時間かけて昇温し、続いて、
この温度を１時間保持し、基板11の樹脂分を発散させて
脱バインダー化する。この工程により、焼成時における
基板11間の剥離を防止することができる。
れ、常温から350 ℃まで１時間かけて昇温し、続いて、
この温度を１時間保持し、基板11の樹脂分を発散させて
脱バインダー化する。この工程により、焼成時における
基板11間の剥離を防止することができる。
【００２８】（10） 次に、この脱バインダー化された
積層基板31を、大気中あるいはＮ2 ガス雰囲気中で、常
温から 850℃まで１時間かけて昇温し、続いて、この温
度を１時間保持する条件で焼成し、図８に示すように、
積層基板31を一体化する。
積層基板31を、大気中あるいはＮ2 ガス雰囲気中で、常
温から 850℃まで１時間かけて昇温し、続いて、この温
度を１時間保持する条件で焼成し、図８に示すように、
積層基板31を一体化する。
【００２９】（11） 次に、この積層基板31の表面上に
電子回路12、あるいは電極部33などを印刷形成し、全焼
成時間１時間、その内 850℃にて７〜８分間保持する条
件で、焼成する。
電子回路12、あるいは電極部33などを印刷形成し、全焼
成時間１時間、その内 850℃にて７〜８分間保持する条
件で、焼成する。
【００３０】また、この際、積層基板31の表面上に、電
子回路12およびチップ抵抗器Ｒなどを保護するための、
ガラス・合成樹脂などによる絶縁保護層を形成すること
もできる。
子回路12およびチップ抵抗器Ｒなどを保護するための、
ガラス・合成樹脂などによる絶縁保護層を形成すること
もできる。
【００３１】（12） 以上の工程により、積層回路基板
10が得られる。
10が得られる。
【００３２】なお、各基板11の厚さ寸法は、 100μm 〜
110μm であるが、図１に示すように、複数枚の基板11
に連続して挿入孔15を形成することにより、例えば0.1m
m 〜1.0mm などの様々な厚さ寸法を有するチップ状電子
部品を搭載することができる。
110μm であるが、図１に示すように、複数枚の基板11
に連続して挿入孔15を形成することにより、例えば0.1m
m 〜1.0mm などの様々な厚さ寸法を有するチップ状電子
部品を搭載することができる。
【００３３】また、積層した複数枚の基板11を介して上
下方向に対をなす電極部を印刷形成することにより、積
層回路基板10内にコンデンサを形成することもできる。
下方向に対をなす電極部を印刷形成することにより、積
層回路基板10内にコンデンサを形成することもできる。
【００３４】本実施例の工程によって得られた積層回路
基板10によれば、チップ抵抗器Ｒを挿入した基板11を積
層することにより、高い精度を有する積層回路基板10を
提供することができる。
基板10によれば、チップ抵抗器Ｒを挿入した基板11を積
層することにより、高い精度を有する積層回路基板10を
提供することができる。
【００３５】すなわち、厚膜抵抗体ペーストを他の電子
回路12などと同時に焼成を行うと、面積抵抗値は焼成前
の２倍〜３倍程度に不規則に上昇し、そのままでは必要
な電気的精度が得られないため、サンドブラストやレー
ザでトリミングすることが必要である。しかしながら、
特に積層回路基板10においては形成された厚膜抵抗体は
外部に露出しないため、トリミングによる抵抗値調整も
不可能であり、この結果、十分な精度を有する積層回路
基板の構成は困難である。そこで、本実施例の積層回路
基板10では、積層回路基板10を構成する各基板11に挿入
孔15を形成し、これらの挿入孔15に、電子回路12の焼成
時にも特性が変化せず、あるいは、規則的に特性が変化
するチップ抵抗器Ｒなどを挿入したため、電子回路12と
同時焼成すると特性が不規則に変化する性質を有する印
刷形成による抵抗体を使用することなく、高温で焼成し
ても十分な精度を有する積層回路基板10を提供すること
ができる。
回路12などと同時に焼成を行うと、面積抵抗値は焼成前
の２倍〜３倍程度に不規則に上昇し、そのままでは必要
な電気的精度が得られないため、サンドブラストやレー
ザでトリミングすることが必要である。しかしながら、
特に積層回路基板10においては形成された厚膜抵抗体は
外部に露出しないため、トリミングによる抵抗値調整も
不可能であり、この結果、十分な精度を有する積層回路
基板の構成は困難である。そこで、本実施例の積層回路
基板10では、積層回路基板10を構成する各基板11に挿入
孔15を形成し、これらの挿入孔15に、電子回路12の焼成
時にも特性が変化せず、あるいは、規則的に特性が変化
するチップ抵抗器Ｒなどを挿入したため、電子回路12と
同時焼成すると特性が不規則に変化する性質を有する印
刷形成による抵抗体を使用することなく、高温で焼成し
ても十分な精度を有する積層回路基板10を提供すること
ができる。
【００３６】上記実施例の方法で、焼成した場合のチッ
プ抵抗器Ｒの特性の変化の一例を次表に示す。
プ抵抗器Ｒの特性の変化の一例を次表に示す。
【００３７】
【表１】
【００３８】この表に示すように、焼成によるチップ抵
抗器Ｒの特性の変化はほぼ一定であるため、特性の変化
を予測したチップ抵抗器Ｒを作成することが可能にな
り、焼成によっても十分な精度を有する積層回路基板10
を提供することができる。
抗器Ｒの特性の変化はほぼ一定であるため、特性の変化
を予測したチップ抵抗器Ｒを作成することが可能にな
り、焼成によっても十分な精度を有する積層回路基板10
を提供することができる。
【００３９】
【発明の効果】請求項１記載の発明の回路基板によれ
ば、基板に形成された挿入孔にチップ型電子部品を挿入
したため、例えば印刷等による回路と同時焼成すると特
性が不規則に変化する性質を有する電子部品を使用する
必要がなく、回路の焼成時にも特性が変化せず、あるい
は、規則的に特性が変化するチップ型電子部品を使用で
き、基板を高温で焼成した際にも、焼成後の電子部品の
特性の調整が不要であって、かつ、十分な精度を有する
回路基板を提供することができる。
ば、基板に形成された挿入孔にチップ型電子部品を挿入
したため、例えば印刷等による回路と同時焼成すると特
性が不規則に変化する性質を有する電子部品を使用する
必要がなく、回路の焼成時にも特性が変化せず、あるい
は、規則的に特性が変化するチップ型電子部品を使用で
き、基板を高温で焼成した際にも、焼成後の電子部品の
特性の調整が不要であって、かつ、十分な精度を有する
回路基板を提供することができる。
【００４０】請求項２記載の発明の回路基板の製造方法
によれば、基板に挿入孔を形成し、この挿入孔にチップ
型電子部品を挿入するとともに、基板に電子回路を印刷
形成して、この電子回路とチップ型電子部品とを電気的
に接続する。あらかじめ形成されたチップ型電子部品
は、焼成時にも特性の変化が小さく、あるいは、規則的
に特性が変化するため、基板を高温で焼成しても、焼成
後の電子部品の特性の調整が不要であり、十分な精度を
有する回路基板を提供することができる。
によれば、基板に挿入孔を形成し、この挿入孔にチップ
型電子部品を挿入するとともに、基板に電子回路を印刷
形成して、この電子回路とチップ型電子部品とを電気的
に接続する。あらかじめ形成されたチップ型電子部品
は、焼成時にも特性の変化が小さく、あるいは、規則的
に特性が変化するため、基板を高温で焼成しても、焼成
後の電子部品の特性の調整が不要であり、十分な精度を
有する回路基板を提供することができる。
【図１】本発明の一実施例を示す回路基板の製造工程図
である。
である。
【図２】同上回路基板の製造工程図である。
【図３】同上図２に続く製造工程図である。
【図４】同上図３に続く製造工程図である。
【図５】同上図４に続く製造工程図である。
【図６】同上図５に続く製造工程図である。
【図７】同上図６に続く製造工程図である。
【図８】同上回路基板の断面図である。
10 回路基板としての積層回路基板
11 基板
12 電子回路
15 挿入孔
Ｒ チップ型電子部品としてのチップ抵抗器
Claims (2)
- 【請求項１】 挿入孔が形成された基板と、 前記基板上に形成された電子回路と、 前記挿入孔に挿入され前記電子回路と電気的に接続され
たチップ型電子部品とを具備したことを特徴とする回路
基板。 - 【請求項２】 基板に挿入孔を形成する工程と、 前記基板上に電子回路を印刷形成する工程と、 前記挿入孔にチップ型電子部品を挿入し、このチップ型
電子部品を前記電子回路と電気的に接続する工程と、 前記電子回路が印刷形成され前記挿入孔に前記チップ型
電子部品が挿入された基板を焼成する工程とを有するこ
とを特徴とする回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170001A JP3050953B2 (ja) | 1991-07-10 | 1991-07-10 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170001A JP3050953B2 (ja) | 1991-07-10 | 1991-07-10 | 回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521930A true JPH0521930A (ja) | 1993-01-29 |
| JP3050953B2 JP3050953B2 (ja) | 2000-06-12 |
Family
ID=15896753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3170001A Expired - Lifetime JP3050953B2 (ja) | 1991-07-10 | 1991-07-10 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3050953B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002067640A1 (en) * | 2001-02-16 | 2002-08-29 | Koninklijke Philips Electronics N.V. | Electronic device and method of manufacturing the same |
| US7417196B2 (en) | 2004-09-13 | 2008-08-26 | Murata Manufacturing Co., Ltd. | Multilayer board with built-in chip-type electronic component and manufacturing method thereof |
-
1991
- 1991-07-10 JP JP3170001A patent/JP3050953B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002067640A1 (en) * | 2001-02-16 | 2002-08-29 | Koninklijke Philips Electronics N.V. | Electronic device and method of manufacturing the same |
| US7417196B2 (en) | 2004-09-13 | 2008-08-26 | Murata Manufacturing Co., Ltd. | Multilayer board with built-in chip-type electronic component and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3050953B2 (ja) | 2000-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004214573A (ja) | セラミック多層基板の製造方法 | |
| US7186307B2 (en) | Method for manufacturing a ceramic multilayer circuit board | |
| JP3050953B2 (ja) | 回路基板の製造方法 | |
| EP1189495B1 (en) | Method of manufacturing multilayer ceramic substrate | |
| JPS6221260B2 (ja) | ||
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JP2681328B2 (ja) | 回路基板の製造方法 | |
| JPH06112091A (ja) | 積層電子部品及びその製造方法 | |
| JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
| JP2867711B2 (ja) | 機能修正用角形チップ抵抗器およびその製造方法およびそのトリミング方法 | |
| JP3495203B2 (ja) | 回路基板の製造方法 | |
| JP2002076628A (ja) | ガラスセラミック基板の製造方法 | |
| JPH0817637A (ja) | チップ型ｌｒフィルタおよびその製造方法 | |
| JP2002141646A (ja) | 回路基板 | |
| JPH05327220A (ja) | 多層セラミック基板の製造方法 | |
| JPH06176965A (ja) | チップ電子部品の製造方法 | |
| JP2976088B2 (ja) | 側面電極を有する表面実装用部品とその製造方法 | |
| JPH09130043A (ja) | 積層ガラスセラミック回路基板の製造方法 | |
| JPH10189391A (ja) | 固体複合部品の製造方法 | |
| JPH022318B2 (ja) | ||
| JPS6341003A (ja) | チツプ形電子部品の製造方法 | |
| JPH06283335A (ja) | チップインダクタ及びその製造方法 | |
| KR100348470B1 (ko) | 저온동시소성세라믹인쇄회로기판제조방법 | |
| JP2575411B2 (ja) | クロスコンダクタの製造方法 | |
| JPH0637462A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080331 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 12 |