JPH05291735A - プリント配線基板 - Google Patents
プリント配線基板Info
- Publication number
- JPH05291735A JPH05291735A JP12018992A JP12018992A JPH05291735A JP H05291735 A JPH05291735 A JP H05291735A JP 12018992 A JP12018992 A JP 12018992A JP 12018992 A JP12018992 A JP 12018992A JP H05291735 A JPH05291735 A JP H05291735A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- printed wiring
- lands
- solder
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 プリント配線のランド間が半田付け時の半田
によってショートするのを防止し、接続部間のピッチが
狭小な回路素子を正確に搭載する。 【構成】 従来技術によるソルダレジスト５の表面に、
ＩＣの搭載される箇所を選択的に取囲むようにして形成
された角形状の外枠部１１Ａと、各ランド４間に位置
し、外枠部１１ＡからＩＣに向けて延設された多数の隔
壁部１１Ｂ，１１Ｂ，…とからなる他のソルダレジスト
１１を選択的に設ける構成とした。これにより、各隔壁
部１１Ｂによって各ランド４間が遮断され、一のランド
４に付着した半田と他のランド４に付着した半田とが接
続するのが防止される。
によってショートするのを防止し、接続部間のピッチが
狭小な回路素子を正確に搭載する。 【構成】 従来技術によるソルダレジスト５の表面に、
ＩＣの搭載される箇所を選択的に取囲むようにして形成
された角形状の外枠部１１Ａと、各ランド４間に位置
し、外枠部１１ＡからＩＣに向けて延設された多数の隔
壁部１１Ｂ，１１Ｂ，…とからなる他のソルダレジスト
１１を選択的に設ける構成とした。これにより、各隔壁
部１１Ｂによって各ランド４間が遮断され、一のランド
４に付着した半田と他のランド４に付着した半田とが接
続するのが防止される。
Description
【０００１】
【産業上の利用分野】本発明は、例えば集積回路，コン
デンサ，抵抗等の回路素子が搭載されて電気回路を形成
するプリント配線基板に関し、特に、接続ピンのピッチ
が狭い回路素子を搭載するのに用いて好適なプリント配
線基板に関する。
デンサ，抵抗等の回路素子が搭載されて電気回路を形成
するプリント配線基板に関し、特に、接続ピンのピッチ
が狭い回路素子を搭載するのに用いて好適なプリント配
線基板に関する。
【０００２】
【従来の技術】一般に、プリント配線基板には集積回路
（以下、「ＩＣ」という。），コンデンサ，抵抗等の回
路素子が多数搭載され、これらの各回路素子をランドを
介してプリント配線に接続することにより、所定の信号
処理動作を行う電気回路を形成している。そして、携帯
電話、コンピュータ等の電気製品の小型化に伴い、プリ
ント配線基板にも高密度実装が要求され、例えば回路素
子の接続ピン間のピッチが０．３〜０．６ｍｍ程度と極
めて狭小なフラットパッケージ型のＩＣ、いわゆるＱＦ
Ｐ（クワッド・フラット・パッケージ）型ＩＣ等の回路
素子を搭載するものが増加している。
（以下、「ＩＣ」という。），コンデンサ，抵抗等の回
路素子が多数搭載され、これらの各回路素子をランドを
介してプリント配線に接続することにより、所定の信号
処理動作を行う電気回路を形成している。そして、携帯
電話、コンピュータ等の電気製品の小型化に伴い、プリ
ント配線基板にも高密度実装が要求され、例えば回路素
子の接続ピン間のピッチが０．３〜０．６ｍｍ程度と極
めて狭小なフラットパッケージ型のＩＣ、いわゆるＱＦ
Ｐ（クワッド・フラット・パッケージ）型ＩＣ等の回路
素子を搭載するものが増加している。
【０００３】そこで、図６ないし図８にこの種の従来技
術によるプリント配線基板として、ピン間ピッチが狭小
なＱＦＰ型のＩＣを搭載した場合を例に挙げて示す。
術によるプリント配線基板として、ピン間ピッチが狭小
なＱＦＰ型のＩＣを搭載した場合を例に挙げて示す。
【０００４】図において、１はエポキシ樹脂等の絶縁材
料から平板状に形成された絶縁基板で、該絶縁基板１に
は、後述のソルダレジスト５を介して回路素子としての
ＩＣ２，コンデンサ，抵抗（いずれも図示せず）等が搭
載されている。ここで、前記ＩＣ２は、ＱＦＰ型の集積
回路として構成されたもので、その接続ピン２Ａ，２
Ａ，…間のピッチは例えば０．３〜０．６ｍｍ程度にな
っている。
料から平板状に形成された絶縁基板で、該絶縁基板１に
は、後述のソルダレジスト５を介して回路素子としての
ＩＣ２，コンデンサ，抵抗（いずれも図示せず）等が搭
載されている。ここで、前記ＩＣ２は、ＱＦＰ型の集積
回路として構成されたもので、その接続ピン２Ａ，２
Ａ，…間のピッチは例えば０．３〜０．６ｍｍ程度にな
っている。
【０００５】３，３，…はＩＣ２の各接続ピン２Ａに応
じて絶縁基板１上に配設されたプリント配線を示し、図
７にも示す如く、該各プリント配線３の一端側にはＩＣ
２を取囲むようにしてランド４が一体形成され、該各ラ
ンド４には回路素子ＩＣ２の接続ピン２Ａが半田付け手
段によって接続されている。そして、該各プリント配線
３は、ランド４に接続されたＩＣ２と他のＩＣ，コンデ
ンサ等の回路素子とを電気的に接続することにより、所
定の信号処理動作を行う電気回路を形成するものであ
る。
じて絶縁基板１上に配設されたプリント配線を示し、図
７にも示す如く、該各プリント配線３の一端側にはＩＣ
２を取囲むようにしてランド４が一体形成され、該各ラ
ンド４には回路素子ＩＣ２の接続ピン２Ａが半田付け手
段によって接続されている。そして、該各プリント配線
３は、ランド４に接続されたＩＣ２と他のＩＣ，コンデ
ンサ等の回路素子とを電気的に接続することにより、所
定の信号処理動作を行う電気回路を形成するものであ
る。
【０００６】５は図８にも示す如く絶縁基板１の表面に
各ランド４を残すようにして設けられ、エポキシ樹脂等
の絶縁材料から例えば３０μｍ程度の厚さ寸法ｔをもっ
て形成されたソルダレジストを示し、該ソルダレジスト
５は、半田付け時に各ランド４以外に半田が付着するの
を防止すると共に、各プリント配線３の表面を保護する
ものである。ここで、該ソルダレジスト５は、例えば液
状レジストによる塗布技術を用いて形成されるもので、
具体的には、前処理工程によってプリント配線３等を洗
浄した後、レジスト塗布工程により絶縁基板１の表面に
エポキシ樹脂等の絶縁材料からなる液状レジストを噴霧
して各プリント配線３を覆う所定の厚さ寸法ｔのレジス
ト膜を形成し、最後に、このレジスト膜を写真画像法に
よって各ランド４を残すパターン（形状）に焼付け，現
像することにより形成されるものである。
各ランド４を残すようにして設けられ、エポキシ樹脂等
の絶縁材料から例えば３０μｍ程度の厚さ寸法ｔをもっ
て形成されたソルダレジストを示し、該ソルダレジスト
５は、半田付け時に各ランド４以外に半田が付着するの
を防止すると共に、各プリント配線３の表面を保護する
ものである。ここで、該ソルダレジスト５は、例えば液
状レジストによる塗布技術を用いて形成されるもので、
具体的には、前処理工程によってプリント配線３等を洗
浄した後、レジスト塗布工程により絶縁基板１の表面に
エポキシ樹脂等の絶縁材料からなる液状レジストを噴霧
して各プリント配線３を覆う所定の厚さ寸法ｔのレジス
ト膜を形成し、最後に、このレジスト膜を写真画像法に
よって各ランド４を残すパターン（形状）に焼付け，現
像することにより形成されるものである。
【０００７】従来技術によるプリント配線基板は上述の
如き構成を有するもので、ソルダレジスト５上にＩＣ２
を搭載し、該ＩＣ２の各接続ピン２Ａを半田付け手段に
よって各ランド４に接続することにより、ＩＣ２と他の
回路素子とが各プリント配線３を介して接続され、所定
の信号処理を行う電気回路が形成される。
如き構成を有するもので、ソルダレジスト５上にＩＣ２
を搭載し、該ＩＣ２の各接続ピン２Ａを半田付け手段に
よって各ランド４に接続することにより、ＩＣ２と他の
回路素子とが各プリント配線３を介して接続され、所定
の信号処理を行う電気回路が形成される。
【０００８】
【発明が解決しようとする課題】ところで、上述した従
来技術によるプリント配線基板では、ＱＦＰ型のＩＣ２
を搭載して実装密度を向上するために、各ランド４間の
ピッチを該ＩＣ２の接続ピン２Ａ間のピッチに合せて、
例えば０．３〜０．６ｍｍ程度にしている。しかし、各
ランド４間のピッチが狭小なため、半田付け時の半田に
よって該各ランド４間がショートし易く、ランド間ブリ
ッジが発生してしまい、回路不良が生じて歩留まり、信
頼性が大幅に低下するという問題がある。
来技術によるプリント配線基板では、ＱＦＰ型のＩＣ２
を搭載して実装密度を向上するために、各ランド４間の
ピッチを該ＩＣ２の接続ピン２Ａ間のピッチに合せて、
例えば０．３〜０．６ｍｍ程度にしている。しかし、各
ランド４間のピッチが狭小なため、半田付け時の半田に
よって該各ランド４間がショートし易く、ランド間ブリ
ッジが発生してしまい、回路不良が生じて歩留まり、信
頼性が大幅に低下するという問題がある。
【０００９】一方、かかるランド間ブリッジを防止すべ
く、各ランド４間にシルク印刷を施し、該シルク印刷の
厚み分（印刷膜）によって各ランド４間のショートを防
止する方法も考えられる。しかし、シルク印刷では印刷
精度が低く、各ランド４間に印刷膜を正確に形成するの
が困難であるから、各ランド４がこの印刷膜で覆われて
しまい、ＩＣ２の各接続ピン２Ａを正確に半田付けする
ことができないという問題がある。
く、各ランド４間にシルク印刷を施し、該シルク印刷の
厚み分（印刷膜）によって各ランド４間のショートを防
止する方法も考えられる。しかし、シルク印刷では印刷
精度が低く、各ランド４間に印刷膜を正確に形成するの
が困難であるから、各ランド４がこの印刷膜で覆われて
しまい、ＩＣ２の各接続ピン２Ａを正確に半田付けする
ことができないという問題がある。
【００１０】本発明は上述した従来技術の問題に鑑みな
されたもので、プリント配線のランド間が半田付け時の
半田によってショートするのを効果的に防止でき、接続
部間のピッチが狭小な回路素子を正確に搭載できるよう
にしたプリント配線基板を提供することを目的とする。
されたもので、プリント配線のランド間が半田付け時の
半田によってショートするのを効果的に防止でき、接続
部間のピッチが狭小な回路素子を正確に搭載できるよう
にしたプリント配線基板を提供することを目的とする。
【００１１】
【課題を解決するための手段】上述した課題を解決する
ために、本発明が採用する構成の特徴は、ソルダレジス
トの表面に、各プリント配線のランド間に位置して他の
ソルダレジストを設けたことにある。
ために、本発明が採用する構成の特徴は、ソルダレジス
トの表面に、各プリント配線のランド間に位置して他の
ソルダレジストを設けたことにある。
【００１２】
【作用】上記構成により、プリント配線の各ランド間は
他のソルダレジストによって遮断され、該各ランドに回
路素子の接続部を接続するときの半田が相互に接続する
のを防止できる。
他のソルダレジストによって遮断され、該各ランドに回
路素子の接続部を接続するときの半田が相互に接続する
のを防止できる。
【００１３】
【実施例】以下、本発明の実施例を図１ないし図５に基
づいて説明する。なお、実施例では前述した図６ないし
図８に示す従来技術と同一の構成要素に同一の符号を付
し、その説明を省略するものとする。
づいて説明する。なお、実施例では前述した図６ないし
図８に示す従来技術と同一の構成要素に同一の符号を付
し、その説明を省略するものとする。
【００１４】まず、図１ないし図３は本発明の第１の実
施例を示している。
施例を示している。
【００１５】図中、１１は各ランド４間に位置してソル
ダレジスト５の表面に選択的に設けられた他のソルダレ
ジストを示し、該他のソルダレジスト１１は、ＩＣ２
（図６参照）の搭載される箇所を選択的に取囲むように
して形成された角形状の外枠部１１Ａと、図２，図３に
も示す如く、各ランド４間に位置し、該外枠部１１Ａか
らＩＣ２に向けて延設された多数の隔壁部１１Ｂ，１１
Ｂ，…とから構成され、該各隔壁部１１Ｂは外枠部１１
Ａによって外側から支持されている。また、該各隔壁部
１１Ｂは、その先端側がＩＣ２の外周側近傍まで伸長し
て形成され、これにより、ＩＣ２の各接続ピン２Ａと各
ランド４との位置関係は、従来技術による高さ関係とほ
ぼ同一となっている。そして、該他のソルダレジスト１
１は、各隔壁部１１Ｂによって各ランド４間を遮断し、
半田付け工程時の半田が一のランド４から他のランド４
に侵入して接続するのを防止するものである。
ダレジスト５の表面に選択的に設けられた他のソルダレ
ジストを示し、該他のソルダレジスト１１は、ＩＣ２
（図６参照）の搭載される箇所を選択的に取囲むように
して形成された角形状の外枠部１１Ａと、図２，図３に
も示す如く、各ランド４間に位置し、該外枠部１１Ａか
らＩＣ２に向けて延設された多数の隔壁部１１Ｂ，１１
Ｂ，…とから構成され、該各隔壁部１１Ｂは外枠部１１
Ａによって外側から支持されている。また、該各隔壁部
１１Ｂは、その先端側がＩＣ２の外周側近傍まで伸長し
て形成され、これにより、ＩＣ２の各接続ピン２Ａと各
ランド４との位置関係は、従来技術による高さ関係とほ
ぼ同一となっている。そして、該他のソルダレジスト１
１は、各隔壁部１１Ｂによって各ランド４間を遮断し、
半田付け工程時の半田が一のランド４から他のランド４
に侵入して接続するのを防止するものである。
【００１６】ここで、前記他のソルダレジスト１１は、
従来技術で述べたソルダレジスト５とほぼ同様に液状レ
ジストの塗布技術を用いて形成されるもので、具体的に
は、１層目のソルダレジスト５を形成した後、例えば該
ソルダレジスト５の表面にエポキシ樹脂等の液状レジス
トを噴霧して例えば３０μｍ程度の厚さ寸法ｔ1 を有す
るレジスト膜を形成し、このレジスト膜を写真画像法に
よって外枠部１１Ａおよび各隔壁部１１Ｂを残すパター
ンに焼付け，現像することにより、ピッチが狭小な各ラ
ンド４を選び、ＩＣ２の搭載場所を残すようにして選択
的に形成されるものである。
従来技術で述べたソルダレジスト５とほぼ同様に液状レ
ジストの塗布技術を用いて形成されるもので、具体的に
は、１層目のソルダレジスト５を形成した後、例えば該
ソルダレジスト５の表面にエポキシ樹脂等の液状レジス
トを噴霧して例えば３０μｍ程度の厚さ寸法ｔ1 を有す
るレジスト膜を形成し、このレジスト膜を写真画像法に
よって外枠部１１Ａおよび各隔壁部１１Ｂを残すパター
ンに焼付け，現像することにより、ピッチが狭小な各ラ
ンド４を選び、ＩＣ２の搭載場所を残すようにして選択
的に形成されるものである。
【００１７】本実施例によるプリント配線基板は上述の
如き構成を有するもので、ＩＣ２を搭載することにより
所定の電気回路を形成するという、その基本的動作につ
いては従来技術によるものと格別差異はない。
如き構成を有するもので、ＩＣ２を搭載することにより
所定の電気回路を形成するという、その基本的動作につ
いては従来技術によるものと格別差異はない。
【００１８】然るに本実施例では、ソルダレジスト５の
表面に、各ランド４間に位置して他のソルダレジスト１
１を設ける構成としたから、該他のソルダレジスト１１
の各隔壁部１１Ｂにより、各ランド４間を厚さ寸法ｔ1
をもって効果的に遮断することができる。
表面に、各ランド４間に位置して他のソルダレジスト１
１を設ける構成としたから、該他のソルダレジスト１１
の各隔壁部１１Ｂにより、各ランド４間を厚さ寸法ｔ1
をもって効果的に遮断することができる。
【００１９】この結果、ＩＣ２を搭載するための半田付
け工程時に、一のランド４に付着した半田と他のランド
４に付着した半田とが互いに接続するのを阻止でき、各
ランド４間がショートしてランド間ブリッジが生じるの
を防止し、歩留まり、信頼性等を大幅に向上することが
できる。
け工程時に、一のランド４に付着した半田と他のランド
４に付着した半田とが互いに接続するのを阻止でき、各
ランド４間がショートしてランド間ブリッジが生じるの
を防止し、歩留まり、信頼性等を大幅に向上することが
できる。
【００２０】また、他のソルダレジスト１１は、ＩＣ２
の搭載される箇所を確保すべく、ピッチが狭小な各ラン
ド４間を選んで、即ち、必要な箇所にのみ選択的に形成
する構成としたから、ＩＣ２と各ランド４とを従来技術
とほぼ同様の高さ関係に維持することができる。この結
果、ＩＣ２や他のコンデンサ，抵抗等の回路素子をソル
ダレジスト５上に正確に搭載することができ、これらＩ
Ｃ２等に位置ずれが生じるのを効果的に防止することが
できる。
の搭載される箇所を確保すべく、ピッチが狭小な各ラン
ド４間を選んで、即ち、必要な箇所にのみ選択的に形成
する構成としたから、ＩＣ２と各ランド４とを従来技術
とほぼ同様の高さ関係に維持することができる。この結
果、ＩＣ２や他のコンデンサ，抵抗等の回路素子をソル
ダレジスト５上に正確に搭載することができ、これらＩ
Ｃ２等に位置ずれが生じるのを効果的に防止することが
できる。
【００２１】次に、図４および図５は本発明の第２の実
施例を示し、本実施例の特徴は、各隔壁部を外枠部と内
枠部とで支持する構成としたことにある。
施例を示し、本実施例の特徴は、各隔壁部を外枠部と内
枠部とで支持する構成としたことにある。
【００２２】図中、２１は本実施例による他のソルダレ
ジストを示し、該他のソルダレジスト２１は、前述した
第１の実施例による他のソルダレジスト１１とほぼ同様
に、液状レジストの塗布技術により、３０μｍ程度の所
定の厚さ寸法ｔ2 を有して形成され、ピッチが狭小なＩ
Ｃ２の各接続ピン２Ａが接続される各ランド４間に位置
してソルダレジスト５の表面に選択的に設けられてい
る。しかし、本実施例による他のソルダレジスト２１
は、図５にも示す如く、ＩＣ２の搭載される箇所を取囲
むようにして選択的に形成された角形状の外枠部２１Ａ
と、各ランド４間に位置し、該外枠部２１ＡからＩＣ２
に向けて延設された多数の隔壁部２１Ｂ，２１Ｂ，…
と、該各隔壁部１１Ｂの先端側（ＩＣ２側）を接続して
設けられた角形状の内枠部２１Ｃとから構成されてい
る。
ジストを示し、該他のソルダレジスト２１は、前述した
第１の実施例による他のソルダレジスト１１とほぼ同様
に、液状レジストの塗布技術により、３０μｍ程度の所
定の厚さ寸法ｔ2 を有して形成され、ピッチが狭小なＩ
Ｃ２の各接続ピン２Ａが接続される各ランド４間に位置
してソルダレジスト５の表面に選択的に設けられてい
る。しかし、本実施例による他のソルダレジスト２１
は、図５にも示す如く、ＩＣ２の搭載される箇所を取囲
むようにして選択的に形成された角形状の外枠部２１Ａ
と、各ランド４間に位置し、該外枠部２１ＡからＩＣ２
に向けて延設された多数の隔壁部２１Ｂ，２１Ｂ，…
と、該各隔壁部１１Ｂの先端側（ＩＣ２側）を接続して
設けられた角形状の内枠部２１Ｃとから構成されてい
る。
【００２３】かくして、このように構成される本実施例
でも、前述した第１の実施例とほぼ同様の作用効果を得
ることができる。しかし、本実施例では、各隔壁部２１
Ｂの先端側を接続する内枠部２１Ｃを設ける構成とした
から、該各隔壁部２１Ｂを、外枠部２１Ａ，内枠部２１
Ｃによって、外側，内側からそれぞれ支持することがで
き、各隔壁部２１Ｂが倒れるのを効果的に防止して、信
頼性等をより一層向上することができる。
でも、前述した第１の実施例とほぼ同様の作用効果を得
ることができる。しかし、本実施例では、各隔壁部２１
Ｂの先端側を接続する内枠部２１Ｃを設ける構成とした
から、該各隔壁部２１Ｂを、外枠部２１Ａ，内枠部２１
Ｃによって、外側，内側からそれぞれ支持することがで
き、各隔壁部２１Ｂが倒れるのを効果的に防止して、信
頼性等をより一層向上することができる。
【００２４】なお、前記各実施例では、各ソルダレジス
ト５，１１，２１は、液状レジストの塗布技術を用いて
形成するものとして述べたが、本発明はこれに限らず、
例えばエポキシ樹脂等の絶縁材料からなるドライフィル
ムを真空ラミネータによって絶縁基板１上に貼付した
後、焼付け，現像を行うドライフィルムによる塗布技術
等の他の塗布技術を用いて形成する構成としてもよい。
ト５，１１，２１は、液状レジストの塗布技術を用いて
形成するものとして述べたが、本発明はこれに限らず、
例えばエポキシ樹脂等の絶縁材料からなるドライフィル
ムを真空ラミネータによって絶縁基板１上に貼付した
後、焼付け，現像を行うドライフィルムによる塗布技術
等の他の塗布技術を用いて形成する構成としてもよい。
【００２５】また、前記実施例では、ソルダレジスト５
の膜厚ｔと、他のソルダレジスト１１，２１の膜厚ｔ1
，ｔ２とは、それぞれ例えば３０μｍ程度に形成する
ものとして述べたが、これに替えて、他のソルダレジス
ト５，１１の膜厚ｔ1 ，ｔ２を１層目のソルダレジスト
５の膜厚ｔと異なる寸法に形成してもよい。
の膜厚ｔと、他のソルダレジスト１１，２１の膜厚ｔ1
，ｔ２とは、それぞれ例えば３０μｍ程度に形成する
ものとして述べたが、これに替えて、他のソルダレジス
ト５，１１の膜厚ｔ1 ，ｔ２を１層目のソルダレジスト
５の膜厚ｔと異なる寸法に形成してもよい。
【００２６】さらに、前記各実施例では、絶縁基板１の
片面にのみプリント配線３を形成する場合を例示した
が、本発明はこれに限らず、絶縁基板１の両面にプリン
ト配線３を形成した両面実装型のプリント配線基板にも
適用することができ、また、いわゆる多層基板にも用い
ることができる。
片面にのみプリント配線３を形成する場合を例示した
が、本発明はこれに限らず、絶縁基板１の両面にプリン
ト配線３を形成した両面実装型のプリント配線基板にも
適用することができ、また、いわゆる多層基板にも用い
ることができる。
【００２７】
【発明の効果】以上詳述した通り、本発明によれば、ソ
ルダレジストの表面に、各プリント配線のランド間に位
置して他のソルダレジストを設ける構成としたから、該
他のソルダレジストによってプリント配線の各ランド間
を遮断することができ、一のランドに付着した半田と他
のランドに付着した半田とが接続するのを効果的に防止
して、該各ランド間がショートするのを防止でき、接続
部間のピッチが狭小な回路素子を正確に搭載して、歩留
まり、信頼性等を向上することができる。
ルダレジストの表面に、各プリント配線のランド間に位
置して他のソルダレジストを設ける構成としたから、該
他のソルダレジストによってプリント配線の各ランド間
を遮断することができ、一のランドに付着した半田と他
のランドに付着した半田とが接続するのを効果的に防止
して、該各ランド間がショートするのを防止でき、接続
部間のピッチが狭小な回路素子を正確に搭載して、歩留
まり、信頼性等を向上することができる。
【図１】本発明の第１の実施例によるプリント配線基板
を集積回路を除いた状態で示す平面図である。
を集積回路を除いた状態で示す平面図である。
【図２】図１中の要部を拡大して示す斜視図である。
【図３】図２中の矢示III −III 方向断面図である。
【図４】本発明の第２の実施例によるプリント配線基板
を示す図１と同様の平面図である。
を示す図１と同様の平面図である。
【図５】図４中の要部を拡大して示す斜視図である。
【図６】従来技術によるプリント配線基板を集積回路を
実装した状態で示す平面図である。
実装した状態で示す平面図である。
【図７】図６中の要部を集積回路を除去した状態で拡大
して示す斜視図である。
して示す斜視図である。
【図８】図７中の矢示VIII−VIII方向断面図である。
１ 絶縁基板 ２ ＩＣ（回路素子） ２Ａ 接続ピン（接続部） ３ プリント配線 ４ ランド ５ ソルダレジスト １１，２１ 他のソルダレジスト
Claims (1)
- 【請求項１】 絶縁材料からなる絶縁基板と、該絶縁基
板上に設けられ、回路素子の接続部が接続されるランド
が形成された複数のプリント配線と、前記ランドを残す
ようにして該各プリント配線の表面に設けられたソルダ
レジストとからなるプリント配線基板において、前記ソ
ルダレジストの表面には、前記各プリント配線のランド
間に位置して他のソルダレジストを設けたことを特徴と
するプリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12018992A JPH05291735A (ja) | 1992-04-14 | 1992-04-14 | プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12018992A JPH05291735A (ja) | 1992-04-14 | 1992-04-14 | プリント配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291735A true JPH05291735A (ja) | 1993-11-05 |
Family
ID=14780117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12018992A Pending JPH05291735A (ja) | 1992-04-14 | 1992-04-14 | プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291735A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173616A (ja) * | 2005-12-22 | 2007-07-05 | Kyocera Corp | 電子部品搭載用基板および電子装置 |
| JP2008210993A (ja) * | 2007-02-26 | 2008-09-11 | Nec Corp | プリント配線板及びその製造方法 |
| CN103367267A (zh) * | 2012-04-04 | 2013-10-23 | 山荣化学株式会社 | 焊锡安装基板及其制造方法、以及半导体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6336077B2 (ja) * | 1979-11-21 | 1988-07-19 | Fuiritsupusu Furuuiranpenfuaburiken Nv | |
| JPH11259624A (ja) * | 1998-03-11 | 1999-09-24 | Hitachi Asahi Electronics Co Ltd | 媒体枚数計数装置 |
-
1992
- 1992-04-14 JP JP12018992A patent/JPH05291735A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6336077B2 (ja) * | 1979-11-21 | 1988-07-19 | Fuiritsupusu Furuuiranpenfuaburiken Nv | |
| JPH11259624A (ja) * | 1998-03-11 | 1999-09-24 | Hitachi Asahi Electronics Co Ltd | 媒体枚数計数装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173616A (ja) * | 2005-12-22 | 2007-07-05 | Kyocera Corp | 電子部品搭載用基板および電子装置 |
| JP2008210993A (ja) * | 2007-02-26 | 2008-09-11 | Nec Corp | プリント配線板及びその製造方法 |
| CN103367267A (zh) * | 2012-04-04 | 2013-10-23 | 山荣化学株式会社 | 焊锡安装基板及其制造方法、以及半导体装置 |
| JP2013232617A (ja) * | 2012-04-04 | 2013-11-14 | Sanei Kagaku Kk | はんだ実装基板及びその製造方法、並びに半導体装置 |
| TWI501369B (zh) * | 2012-04-04 | 2015-09-21 | San Ei Kagaku Co | 銲料安裝基板及其製造方法，以及半導體裝置 |
| US9565754B2 (en) | 2012-04-04 | 2017-02-07 | San-Ei Kagaku Co., Ltd. | Solder-mounted board, production method therefor, and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| KR100614864B1 (ko) | 프린트 배선판 및 반도체 장치 | |
| KR970003991B1 (ko) | 양면 메모리보드 및 그것을 사용한 메모리 모듈 | |
| KR20050061343A (ko) | 배선 회로 기판 | |
| JPH05291735A (ja) | プリント配線基板 | |
| JPH10209612A (ja) | 回路基板およびその製造方法 | |
| JP2005301057A (ja) | 表示装置 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPH02122590A (ja) | 部品の位置決め装置 | |
| JPH10163587A (ja) | プリント基板 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| KR900004079Y1 (ko) | 프린트 배선 기판 | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JP2000277900A (ja) | 半田コート複合回路基板の製造方法 | |
| JP2554693Y2 (ja) | プリント基板 | |
| JP2522585Y2 (ja) | ドーナツ型ジヤンパ線ユニツト | |
| JPH08125288A (ja) | 印刷配線板 | |
| JPH08255969A (ja) | プリント基板装置 | |
| JPH0613741A (ja) | 表面実装部品用回路基板 | |
| JPH09129990A (ja) | 実装基板及び実装方法 | |
| JPH04186731A (ja) | 回路部品搭載用端子を備えた回路基板及びその製造法 | |
| JPH09232714A (ja) | プリント基板及びプリント基板の製造方法 | |
| JPH02137292A (ja) | プリント配線板の製造方法 | |
| JP2001085817A (ja) | プリント配線基板 | |
| JPH01302890A (ja) | プリント配線板の製造方法 |