JPS6366942A - 基板上への素子の実装方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板上への電気素子の実装方法に係り、特に
その位置決め方法に関する。

〔従来技術およびその問題点〕

半導体技術の進歩に伴ない、素子の微細化は進む一方で
あり、高集積化を目脂してさまざまな研究が進められて
いる。

ところで、素子チップをパッケージに実装するには、チ
ップ上の電極と、基板上の外部リード端子との接続が必
要であるが、ＬＳＩチップでは高集積化に伴ない、電極
数が多くなる傾向にあるためチップ上での引き出し電極
の占める割合は急速に上昇しつつある。このため、電極
面積を極力小さくして信頼性良く接続することが実装工
程における極めて重要な課題となっている。

すなわち実装に際して、基板上の導体パターンへの素子
チップの位置決め精度を向上させる必要があるわけであ
るが、従来は、次のような方法をとっていた。

まず、基板およびその導体パターン上のチップを配置す
べき位置を光学系で測定し、続いて素子チップの位置を
光学系で測定して、両者の相対値を求め、その値に基づ
いて補正を行なう。

そして許容誤差内に入れば、実装工程に入り、そうでな
ければ、許容誤差内に入るまで上記工程を繰り返す。

従ってこの状態での位置合わせ精度は、光学測定精度に
ほぼ等しくなるが、続いて、実装系に切り換え、実装工
程に入ることになるため、切り換え工程での機械精度に
よって影響を受けてしまう等の理由により、せいぜい±
１０１Ｕ程度の精度しか有し得ないという問題があった
。

本発明は、前記実情に鑑みてなされたもので、基板上へ
の電気素子の実装に際して位置精度の向上をはかり、信
頼性の高い半導体装置を提供することを目的とする。

〔問題点を解決するための手段〕

そこで、本発明の方法では、基板上に電気素子を位置決
めするに際し、両者を接触せしめ基板上に形成された導
体パターンと電気素子上に形成された導体パターンとの
間の電気的接続状態を検出し、この検出結果として得ら
れる両者の相対位置情報に基づいて位置合わせを行なう
ようにしている。

ここで、基板および電気素子の相対向する面に位置合わ
せ用の導体パターンは、回路パターンとは別に形成する
ようにしてもよい。

〔作用〕

すなわち、基板上にＸ軸、Ｙ軸および角度θに対する位
置合わせを行うことのできる導体パターンを特別のパタ
ーンまたは、回路パターンとして形成すると共に、素子
チップ上にもこれに符合し、基板上の前記導体パターン
に対して、位置ずれに対応する電気的な情報を得ること
ができるような導体パターンを形成しておき、これらの
導体パターン間での電気的接続状態を検出し、この情報
を実装装置にフィードバックして微動補正する。更に、
再度、前記導体パターン間での電気的接続状態を検出す
るというプロセスを繰り返すことにより、位置合わせが
なされる。

そして、そのままの状態で熱圧着法等によって基板上に
素子チップを固着せしめることにより、極めて高精度の
位置合わせが可能となる。

〔実施例〕

以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。

第１図（ａ）は、本発明実施例のＬＳＩの実装に際し、
基板１およびＬＳＩチップ２の部分概要図である。

まず、通常の方法で基板１上に所定のパターンを形成す
る。この基板１上には、配線用の導体パターン３に加え
て、互いに点対称となる２つのコーナーに夫々、１００
μｍ口の位置合わせ用導体パターンがＡ、Ｂ、Ｃおよび
り、Ｅ、Ｆと３つずつ配設されており、更に、これらに
接続するように夫々外部接続用電極Ａ’　、Ｂ’　、Ｃ
’　、Ｄ’　。

Ｅ’　Ｆ’が配設されている。（第１図（ｂ））一方、
ＬＳＩチップを通常の方法で形成する。

ここでも基板１との接続用および配線の導体パターン４
に加えて、基板１の位置合わせ用導体パターンに対向す
る２つのコーナーに幅４．Ｑｍ、最長辺６０趨のＬ字型
パターンｌと５０趨Ｘ１００頭角のパターンＳとが夫々
１組ずつ配設されている。（第１図（Ｃ）） １つのコーナーについて考えると、この基板上の位置合
わせ用導体パターンＡ、Ｂ、ＣとＬＳＩチップ上のＬ字
型パターンＬとパターンＳとが第１図（ｄ）に示す如く
正しい位置に重ね合わされたとき、外部接続用電極Ａ’
　、Ｂ’　、Ｃ’夫々の間の導通状態を調べると、Ａ’
−Ｂ’間のみが導通でＡ’　−Ｃ’　、Ｂ’　−〇’間
は非導通となっている。すなわち、この状態となるまで
、位置補正を行なうようにすればよく、またもう一方の
コーナーについても同様である。

次に位置合わせ操作についてフローチャート（第２図）
を参照しつつ説明する。

まず、位置合わせを開始しく動作Ｇ１）、光学的位置決
めを行なう。これは従来と同様の方法にて行なう。

そして、光学的位置決めが完了しているか否かを判定す
る（動作Ｇ２）。

光学的位置決めが完了していないならば更に、完了する
まで光学的位置決めを続行し、完了すると、電気的位置
決め動作に入るべく、基板１上にＬＳＩチップ２を接触
せしめる（動作Ｇ３）。

そして、前記電極Ａ　／　、　Ｂ　／　、　Ｃ／　、　
Ｄ／。

Ｅ’　、Ｆ’の間の導通状態を検出し、位置合わせ状況
を調べる（動作Ｇ、ｓ）。その結果に基づき、いずれの
方向にＬＳＩチップを動かせばよいかを判断する。

ここでは、第１図（ｅ）に示す如く、パターンＡ、Ｂ、
Ｃの間にＬ字型パターンが入り、これによりパターンＡ
’　、Ｂ’間が導通し、Ａ’　Ｃ’　間、Ｂ’　Ｃ’間
は非導通の場合も許容誤差内にあるものとした。従って
、パターンＡＢＣの間の間隔は５Ｂとした。

すなわち、パターン間の導通に対する相対位置の認知は
次表に示す如く行なう。

このようにして、位置合わせ状況を調べ、位置合わせが
許容誤差内にあるか否かを判断しく動作Ｇ５）、許容誤
差内にある場合は、位置決め終了（動作Ｇ６）とし、熱
圧着による実装工程に入る。

また、許容誤差内に到達していない場合は、ＬＳＩチッ
プ２と基板１との接触を解除し移送動作（動作Ｇ７）に
入る。このとき移送方向については、動作Ｇ４の結果に
基づいて表の如く決定するものとする。

そして、再び電気的位置決め動作に入るべく基板１にＬ
ＳＩチップ２を接触せしめる動作Ｇ３に入り、以下の動
作が繰り返され、許容誤差内に入ったら位置決め終了、
実装工程へと進む。

このようにして、接触状態で極めて高精度の位置合わせ
がなされ、そのまま接触状態を解除することなく実装工
程に入ることができるため、信頼性の高いＬＳＩの実装
が行われる。

なお、実施例では、位置合わせ用の導体パターンを別に
配設したが、基板あるいはチップあるいは両者の回路パ
ターンをそのまま位置合わせ用として利用するようにし
てもよい。

また、実施例ではＬＳＩチップの実装工程について説明
したが、混成集積回路の形成等にも適用可能であること
はいうまでもない。

更にまた、実施例では、予め光学的位置合わせを行なっ
た後、電気的位置合わせに入るようにしたが、必ずしも
光学的位置合わせが必要なわけではない。しかしながら
光学的位置合わせにより、粗いレベルでの調整を行なっ
た後、電気的位置合わせにより微調整を行なうようにす
ることにより、作業性はより高いものとなる。

〔効果〕

以上説明してきたように、本発明によれば基板上に電気
素子を位置合わせして実装するに際し、両者を接触せし
め、基板上に形成された導体パターンと電気素子上に形
成された導体パターンとの間の電気的接続状態を検出す
ることにより相対位置情報を得るようにしているため、
確実な位置合わせを行うことが可能となる。また、その
まま固着工程に入ることができるため、実装精度が大幅
に向上する。

【図面の簡単な説明】

第１図（ｈ）乃至（ｅ）は、本発明実施例の方法による
位置合わせ状態および位置合わせパターンを示す図、第
２図は、本発明実施例の方法をフローチャートで示す図
である。 １・・・基板、２・・・ＬＳＩチップ、３・・・導体パ
ターン、４・・・導体パターン、Ａ、Ｂ、Ｃ，Ｄ、Ｅ、
Ｌ。 Ｓ・・・位置合わせ用パターン。 第１図（Ｑ） 第１図（ｂ） 第１図（Ｃ） 第１図（ｄ）　　　　　　第１図（ｅ）第２図

Claims (2)

【特許請求の範囲】
1. （１）基板上の所定の位置に素子を位置合わせする位置
   合わせ工程と、 前記位置に素子を固着する固着工程からなり、前記位置
   合わせ工程が、、 基板と素子を接触せしめ基板上の位置合わせ用導電パタ
   ーンと素子上の位置合わせ用導電パターンとの間で相対
   位置を示す電気情報を得、これに基づいて微動補正を行
   なうことにより位置合わせを行なう工程を含むことを特
   徴とする基板上への素子の実装方法。
2. （２）前記位置合わせ用導電パターンは、回路パターン
   として機能するパターンの１部であることを特徴とする
   特許請求の範囲第（１）項記載の基板上への素子の実装
   方法。