KR100195235B1 - 리드프레임, 이를 사용한 와이어본딩방법 및 감열기록소자 - Google Patents

리드프레임, 이를 사용한 와이어본딩방법 및 감열기록소자 Download PDF

Info

Publication number
KR100195235B1
KR100195235B1 KR1019960034766A KR19960034766A KR100195235B1 KR 100195235 B1 KR100195235 B1 KR 100195235B1 KR 1019960034766 A KR1019960034766 A KR 1019960034766A KR 19960034766 A KR19960034766 A KR 19960034766A KR 100195235 B1 KR100195235 B1 KR 100195235B1
Authority
KR
South Korea
Prior art keywords
lead
bonding
wire bonding
wire
alignment key
Prior art date
Application number
KR1019960034766A
Other languages
English (en)
Other versions
KR19980015463A (ko
Inventor
현종식
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960034766A priority Critical patent/KR100195235B1/ko
Publication of KR19980015463A publication Critical patent/KR19980015463A/ko
Application granted granted Critical
Publication of KR100195235B1 publication Critical patent/KR100195235B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

리드프레임, 이를 사용한 와이어본딩방법 및 감열기록소자를 개시하고 있다. 이는, 다수개가 소정간격으로 배치되어 있는 리드의 각 단부에 형성되어 있는 본딩 리드와 반도체 칩을 전기적으로 연결하는 와이어 본딩(wire bonding)방법에 있어서, 상기 본딩 리드의 소정영역에 얼라인 키를 형성하고, 이를 와이어 본딩 공정 모니터(monitor)의 가로 및 세로 중심좌표라인에 대응되도록 수동으로 조작한 다음, 와이어 본딩을 실시하는 것을 특징으로 한다. 따라서, 본딩 리드의 중심좌표와 실제 본딩 리드의 중심이 거의 일치하며, 그 편차가 수 ｜Lm 이하로 감소된다.

Description

리드프레임, 이를 사용한 와이어본딩방법 및 감열기록소자
본 발명은 반도체장치의 리드프레임, 이를 사용한 와이어 본딩방법 및 감열기록소자에 관한 것으로, 특히 수작업시 발생되는 중심좌표 편차를 최소로 할 수 있는 리드프레임, 이를 이용한 와이어 본딩방법 및 감열기록소자에 관한 것이다.
일반적으로 반도체 장치에 외부 전기신호를 인가하는 것은 반도체 칩과 리드를 연결하는 와이어 본딩(wire bonding)공정을 통하여 가능하게 된다. 와이어 본딩 공정은, 반도체 칩의 본딩 패드(pad)와 리드 프레임(lead frame)의 본딩 리드를 와이어를 이용하여 연결하는 공정으로, 반도체 칩의 전기적 특성이 회로기판 상에 연결될 수 있도록 하는 작업이다. 이러한 와이어 본딩 공정은 와이어 본딩장치가 본딩 패드 또는 본딩 리드의 위치를 자동인식함으로써 이루어지는데, 감열기록소자와 같이 수천 와이어의 본딩을 요구하는 반도체 장치들은 와이어 본딩 장치의 에러등 여러 가지 요인에 의해 본딩리드에 와이어들이 잘못 본딩되는 경우가 많이 발생하며, 이러한 경우에는 재작업을 통하여 수정된다.
상기 재작업은 통상 수작업으로 이루어지며, 이때, 와이어본딩 공정 모니터에 나타나는 중심좌표 라인을 기준으로하여 작업자가 본딩 리드의 중심을 조정한 후 와이어 본딩을 실시하게 된다.
도 1a 내지 도 2b는 종래 기술에 따른 와이어 본딩 방법을 설명하기 위해 도시한 도면들로서, 하나의 장치에 수천 와이어의 본딩이 요구되는 감열기록소자를 예로 들었다.
도 1a 및 도 1b는 일반적인 감열기록소자의 평면도로서, 도 1a를 참조하면, 전기신호가 공급되면 열을 방출하도록 도전성기판(12) 상에 발열저항체(10)가 형성되어 있고, 상기 발열저항체(10)에 전기신호를 공급하도록 상기 도전성기판(12)과 인접한 인쇄회로기판(14) 상에 구동 IC(16)가 접착되어 있으며, 상기 발열저항체(10)와 전기적으로 연결되고 각각이 소정의 간격을 갖도록 다수의 발열배선(18)이 배열되어 있다.
도 1b는 상기 도 1a의 A 부분을 확대하여 도시한 도면으로, 상기 발열배선(18)의 단부에 와이어가 접착될 수 있는 본딩 리드(20)가 형성되어 있음을 보여준다.
도 2a 및 도 2b는 종래 와이어 본딩방법을 설명하기 위하여 도시한 단면도 및 평면도로서, 구동 IC(16)와 본딩 리드(20)가 와이어(22)에 의해 전기적으로 연결되어 있다.
한편, 와이어 본딩 장치를 이용한 와이어 본딩 공정을 진행시 잘못 접착된 와이어(도2b의 좌측으로부터 세 번째 와이어)가 발생된 경우에는, 상술한 바와 같이 수작업을 통한 재작업을 행하게 되는데, 이때, 작업자가 와이어본딩 공정 모니터에 나타나는 중심좌표 라인이 교차하는 지점 즉, 공정 모니터의 중심과 본딩 리드의 중심을 대략적으로 조절하여 본딩 리드의 중심좌표를 설정하고, 이를 기준으로하여 와이어 본딩을 실시한다. 때문에, 실제 모니터의 중심좌표라인과 본딩리드의 중심은 어긋나기 쉬우며, 통상 십수 ｜Lm의 편차가 발생하게 된다.
이와 같이 작업에러에 의해 발생된 편차는, 본딩리드의 폭이 크거나 본딩리드 간격이 큰 경우에는 무시할 수 있겠으나, 고집적화된 반도체 장치 또는 수천 와이어의 본딩이 요구되는 감열기록소자에는 치명적으로 작용하여, 인접한 본딩 리드 또는 인접한 와이어들이 단락(short, 도2b의 's')되는 불량을 야기한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 수작업시 발생되는 와이어본딩 모니터의 중심좌표 라인과 본딩리드의 편차를 최소로 할 수 있도록 개선된 리드프레임을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 리드프레임을 사용한 와이어 본딩방법을 제공하는 것이다.
본 발명이 이루고자 하는 또다른 기술적 과제는 상기 리드프레임을 사용한 감열기록소자를 제공하는 것이다.
도 1a 내지 도 2b는 종래 기술에 따른 와이어 본딩 방법을 설명하기 위해 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 리드프레임을 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 와이어 본딩방법을 설명하기 위하여 도시한 도면이다.
상기 과제를 달성하기 위한 본 발명에 따른 리드프레임은, 전기적 신호를 외부로부터 반도체 칩에 인가하기 위하여 다수개가 소정간격으로 배치되어 있는 리드(lead); 및 상기 리드의 단부에 위치하고, 상기 리드와 반도체 칩을 전기적으로 접속하기 위한 와이어가 접착되는 본딩 리드를 구비한 반도체장치의 리드 프레임(lead frame)에 있어서, 상기 본딩 리드 각각은 그 소정부위에 본딩 공정시의 얼라인을 위한 얼라인 키를 구비하는 것을 특징으로 한다.
여기에서, 상기 본딩 리드가 직사각형으로 형성된 경우, 상기 리드와 평행하는 본딩리드의 두 모서리와, 상기 리드와 수직하는 본딩리드의 모서리 각각에 상기 얼라인 키가 형성된 것이 바람직하고, 상기 얼라인 키는 오목한 형태로 형성된 것이 바람직하다.
상기 다른 과제를 달성하기 위한 본 발명에 따른 와이어 본딩방법은, 다수개가 소정간격으로 배치되어 있는 리드의 각 단부에 형성되어 있는 본딩 리드와 반도체 칩을 전기적으로 연결하는 와이어 본딩(wire bonding)방법에 있어서, 상기 본딩 리드의 소정영역에 얼라인 키를 형성하고, 이를 와이어 본딩 공정 모니터(monitor)의 가로 및 세로 중심좌표라인에 대응되도록 수동으로 조작한 다음, 와이어 본딩을 실시하는 것을 특징으로 한다. 여기서, 상기 본딩 리드가 직사각형으로 형성된 경우, 상기 리드와 평행하는 본딩리드의 두 모서리와, 상기 리드와 수직하는 본딩리드의 모서리 각각에 상기 얼라인 키를 형성하는 것이 바람직하다.
또한, 상기 리드와 평행하는 본딩리드의 두 모서리에 형성된 얼라인 키와 모니터의 가로 중심좌표라인이 겹치도록 와이어 본딩 장치를 수동으로 조작하고, 상기 리드와 수직하는 본딩리드의 모서리에 형성된 얼라인 키와 모니터의 세로 중심좌표라인이 겹치도록 와이어 본딩 장치를 수동으로 조작하는 것이 바람직하다.
상기 또다른 과제를 달성하기 위한 본 발명에 따른 감열기록소자는, 전기신호가 공급되면 열을 방출하도록 도전성기판 상에 형성된 발열저항체; 상기 발열저항체에 전기신호를 공급하도록 상기 도전성기판과 인접한 인쇄회로기판 상에 형성된 구동 IC; 상기 발열저항체와 전기적으로 연결되고 각각이 소정의 간격을 갖도록 배열된 다수의 발열배선; 및 상기 발열배선과 구동 IC를 전기적으로 접속시키기 위해 상기 발열배선의 단부에 위치한 본딩패드를 구비하고, 상기 본딩패드는 그 소정부위에 본딩공정시의 얼라인을 위한 얼라인 키(align key)를 구비하는 것을 특징으로 한다.
따라서, 본 발명에 따르면, 본딩 리드의 중심과 공정 모니터의 중심을 용이하게 일치시킬 수 있으며, 본딩 리드의 중심좌표를 용이하게 설정할 수 있으므로, 본딩 리드의 중심좌표와 실제 본딩 리드의 중심이 거의 일치하며, 그 편차가 수 ｜Lm 이하로 감소된다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 일 실시예에 따른 리드프레임을 도시한 도면이다.
본 발명의 일 실시예에 따른 리드프레임은, 전기적 신호를 외부로부터 반도체 칩에 인가하기 위하여 다수개가 소정간격으로 배치되어 있는 리드(50)와, 상기 리드의 단부에 위치하고 그 소정부위에 본딩 공정시의 얼라인을 위한 얼라인 키(a, b, c)가 형성되어 있는 본딩 리드(55)를 구비한다.
여기에서, 상기 본딩 리드(55)는 통상의 경우에서처럼 직사각형으로 형성되어 있으며, 상기 리드와 평행하는 본딩리드의 두 모서리에 제1 및 제2 얼라인 키(a 및 b)와, 상기 리드와 수직하는 본딩리드의 모서리에 제3 얼라인 키(c)가 오목하게 형성되어 있다. 상기 제1 및 제2 얼라인 키(a 및 b)와 제3 얼라인 키(c)는 각 모서리의 1/2 지점에 형성된 것이 바람직하다.
도 4는 본 발명의 실시예에 따른 와이어 본딩방법을 설명하기 위하여 도시한 도면이다.
도 4를 참조하면, 상기 도 3에 도시된 리드프레임 중 본딩 리드에 형성된 제1 내지 제3 얼라인 키(a 내지 c)를 이용하여, 재작업이 필요한 본딩 리드(r)의 중심과, 와이어 본딩 공정 모니터의 가로 및 세로 중심좌표라인이 교차하는 지점, 즉 공정 모니터의 중심이 일치하도록 와이어 본딩장치를 조정한다.
다시말하면, 리드와 평행하는 본딩리드의 두 모서리에 형성된 제1 및 제2 얼라인 키(a 및 b)와 모니터의 가로 중심좌표라인이 겹치도록 와이어 본딩 장치를 조작하고, 리드와 수직하는 본딩리드의 모서리에 형성된 제3 얼라인 키(c)와 모니터의 세로 중심좌표라인이 겹치도록 와이어 본딩 장치를 조작한다.
상기한 와이어 본딩방법에 따르면, 본딩 리드의 중심과 공정 모니터의 중심을 용이하게 일치시킬 수 있으며, 따라서 본딩 리드의 중심좌표를 용이하게 설정할 수 있다. 이렇게 설정된 본딩 리드의 중심좌표는 실제 본딩 리드의 중심과 거의 일치하며, 그 편차가 수 ｜Lm 이하로 감소된다.
한편, 상기 형태를 갖는 본딩 리드와 이를 이용한 와이어 본딩방법은 수천 와이어의 본딩이 요구되는 감열기록소자에 적합하다. 이 경우 상기 리드(50)는 발열배선에 해당된다.
즉, 본 발명의 일 실시예에 따른 감열기록소자는, 전기신호가 공급되면 열을 방출하도록 도전성기판 상에 형성된 발열저항체(도시되지 않음)와, 상기 발열저항체에 전기신호를 공급하도록 상기 도전성기판과 인접한 인쇄회로기판 상에 형성된 구동 IC(도시되지 않음), 상기 발열저항체와 전기적으로 연결되고 각각이 소정의 간격을 갖도록 배열된 다수의 발열배선(50), 및 상기 발열배선과 구동 IC를 전기적으로 접속시키기 위해 상기 발열배선의 단부에 위치하고, 그 소정부위에 본딩공정시의 얼라인을 위한 얼라인 키(align key)가 형성된 본딩리드(55)를 구비한다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 많은 변형이 당 분야에서 통상의 지식을 가진 자에 의하여 실시 가능함은 명백하다.
본 발명에 따르면, 본딩 리드의 중심과 공정 모니터의 중심을 용이하게 일치시킬 수 있으며, 본딩 리드의 중심좌표를 용이하게 설정할 수 있으므로, 본딩 리드의 중심좌표와 실제 본딩 리드의 중심이 거의 일치하며, 그 편차가 수 ｜Lm 이하로 감소된다.

Claims (7)

  1. 전기적 신호를 외부로부터 반도체 칩에 인가하기 위하여 다수개가 소정간격으로 배치되어 있는 리드(lead); 및
    상기 리드의 단부에 위치하고, 상기 리드와 반도체 칩을 전기적으로 접속하기 위한 와이어가 접착되는 본딩 리드를 구비한 반도체장치의 리드 프레임(lead frame)에 있어서,
    상기 본딩 리드 각각은 그 소정부위에 본딩 공정시의 얼라인을 위한 얼라인 키를 구비하는 것을 특징으로 하는 반도체장치의 리드프레임.
  2. 제1항에 있어서, 상기 본딩 리드가 직사각형으로 형성된 경우, 상기 리드와 평행하는 본딩리드의 두 모서리와, 상기 리드와 수직하는 본딩리드의 모서리 각각에 상기 얼라인 키가 형성된 것을 특징으로 하는 반도체장치의 리드프레임.
  3. 제1항에 있어서, 상기 얼라인 키는 오목한 형태로 형성된 것을 특징으로 하는 반도체장치의 리드프레임.
  4. 다수개가 소정간격으로 배치되어 있는 리드의 각 단부에 형성되어 있는 본딩 리드와 반도체 칩을 전기적으로 연결하는 와이어 본딩(wire bonding)방법에 있어서,
    상기 본딩 리드의 소정영역에 얼라인 키를 형성하고, 이를 와이어 본딩 공정 모니터(monitor)의 가로 및 세로 중심좌표라인에 대응되도록 수동으로 조작한 다음, 와이어 본딩을 실시하는 것을 특징으로 하는 반도체 장치 와이어 본딩방법.
  5. 제4항에 있어서, 상기 본딩 리드가 직사각형으로 형성된 경우, 상기 리드와 평행하는 본딩리드의 두 모서리와, 상기 리드와 수직하는 본딩리드의 모서리 각각에 상기 얼라인 키를 형성하는 것을 특징으로 하는 반도체 장치 와이어 본딩방법.
  6. 제4항에 있어서, 상기 리드와 평행하는 본딩리드의 두 모서리에 형성된 얼라인 키와 모니터의 가로 중심좌표라인이 겹치도록 와이어 본딩 장치를 수동으로 조작하고, 상기 리드와 수직하는 본딩리드의 모서리에 형성된 얼라인 키와 모니터의 세로 중심좌표라인이 겹치도록 와이어 본딩 장치를 수동으로 조작하는 것을 특징으로 하는 반도체 장치 와이어 본딩방법.
  7. 전기신호가 공급되면 열을 방출하도록 도전성기판 상에 형성된 발열저항체;
    상기 발열저항체에 전기신호를 공급하도록 상기 도전성기판과 인접한 인쇄회로기판 상에 형성된 구동 IC;
    상기 발열저항체와 전기적으로 연결되고 각각이 소정의 간격을 갖도록 배열된 다수의 발열배선; 및
    상기 발열배선과 구동 IC를 전기적으로 접속시키기 위해 상기 발열배선의 단부에 위치한 본딩패드를 구비하고, 상기 본딩패드는 그 소정부위에 본딩공정시의 얼라인을 위한 얼라인 키(align key)를 구비하는 것을 특징으로 하는 감열기록소자.
KR1019960034766A 1996-08-21 1996-08-21 리드프레임, 이를 사용한 와이어본딩방법 및 감열기록소자 KR100195235B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960034766A KR100195235B1 (ko) 1996-08-21 1996-08-21 리드프레임, 이를 사용한 와이어본딩방법 및 감열기록소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960034766A KR100195235B1 (ko) 1996-08-21 1996-08-21 리드프레임, 이를 사용한 와이어본딩방법 및 감열기록소자

Publications (2)

Publication Number Publication Date
KR19980015463A KR19980015463A (ko) 1998-05-25
KR100195235B1 true KR100195235B1 (ko) 1999-06-15

Family

ID=19470358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034766A KR100195235B1 (ko) 1996-08-21 1996-08-21 리드프레임, 이를 사용한 와이어본딩방법 및 감열기록소자

Country Status (1)

Country Link
KR (1) KR100195235B1 (ko)

Also Published As

Publication number Publication date
KR19980015463A (ko) 1998-05-25

Similar Documents

Publication Publication Date Title
KR100987479B1 (ko) 반도체 칩 및 이를 이용한 반도체 칩 패키지
JP3410969B2 (ja) 半導体装置
US5616931A (en) Semiconductor device
JP2011129554A (ja) Ｆｐｃ基板が接続された回路基板及びｆｐｃ基板と回路基板との接続方法。
KR100195235B1 (ko) 리드프레임, 이를 사용한 와이어본딩방법 및 감열기록소자
JP2001056477A (ja) 液晶表示装置及びその検査方法
JPH05333358A (ja) 液晶表示装置
JP2003068795A (ja) 表示装置およびその製造方法
US5654730A (en) Liquid crystal display device
KR100196119B1 (ko) 반도체장치 및 그 제조방법 및 전자 장치
EP0171783A2 (en) Module board and module using the same and method of treating them
JPH02108561A (ja) サーマルヘッド
EP0551529B1 (en) Method for replacing chips
JP3175420B2 (ja) Ｉｃチップの実装方法
JPH08248432A (ja) 表示パネルの実装構造
JP2000321590A (ja) 表示パネル及びそれを備えた表示装置
KR19980082948A (ko) 패키지 고정용 지그
JPH0482244A (ja) 半導体集積回路装置およびその配線変更方法
JPH08227920A (ja) 半導体チップの検査装置及び半導体チップのバーンイン方法
KR980010544A (ko) 탭 아이시 솔더링
JPS61237663A (ja) サ−マルプリントヘツド
JPH1126932A (ja) 端子部の接合方法
JPH07321163A (ja) 熱圧着装置
JPS60255458A (ja) サーマルヘッドとその製造方法
JPH10199928A (ja) フレキシブル回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee