JPH08227920A - 半導体チップの検査装置及び半導体チップのバーンイン方法 - Google Patents

半導体チップの検査装置及び半導体チップのバーンイン方法

Info

Publication number
JPH08227920A
JPH08227920A JP7032301A JP3230195A JPH08227920A JP H08227920 A JPH08227920 A JP H08227920A JP 7032301 A JP7032301 A JP 7032301A JP 3230195 A JP3230195 A JP 3230195A JP H08227920 A JPH08227920 A JP H08227920A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
chip
inspection
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7032301A
Other languages
English (en)
Inventor
Shinichi Oki
伸一 沖
Isao Miyanaga
績 宮永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7032301A priority Critical patent/JPH08227920A/ja
Publication of JPH08227920A publication Critical patent/JPH08227920A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 良品の複数の半導体チップに対して同時にバ
ーンインを行なうことができるようにする。 【構成】 半導体ウェハ5には、電源電圧、接地電圧又
は制御信号が供給されるバンプ3を有する半導体チップ
1が搭載可能な複数のチップ搭載部5aが設けられてい
る。半導体ウェハ5上には、複数のチップ搭載部5aに
搭載される各半導体チップのバンプ3と電気的接続が可
能な複数の電極パッド6が形成されている。半導体ウェ
ハ5上には、外部から検査用の電源電圧、接地電圧又は
制御信号が入力される第1及び第2の外部接続用電極8
A,8B、並びに第1及び第2の外部接続用電極8A,
8Bと複数の電極パッド6とを電気的に接続する第1及
び第2の配線7A,7Bが形成されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数の半導体チップに
対して同時にバーンインを行なう半導体チップの検査装
置および半導体チップのバーンイン方法に関するもので
ある。
【0002】
【従来の技術】最近、半導体チップが搭載された電子機
器の小型化及び低価格化の進歩は目ざましく、半導体チ
ップに対しても小型化及び低価格化の要求が強い。通
常、半導体チップは、ワイヤボンド法によりリードフレ
ームに電気的接続がとられた後、プラスチック樹脂又は
セラミックにより封止された状態で供給され、プリント
基板に実装される。
【0003】ところが、近時、電子機器の小型化の要求
から半導体チップを半導体ウェハから切り出したままの
状態(以後、この状態の半導体チップをベアチップと呼
ぶ)で基板に直接に実装する方法が開発されており、品
質が保証されたベアチップを低価格で供給することが望
まれている。ベアチップに対して品質保証を行なうため
には、半導体チップに対してウェハ状態で又はベアチッ
プ状態でバーンインを実施する必要がある。
【0004】そこで、最近、半導体チップに対する検査
を、複数の半導体チップに対してウェハ状態で同時に行
なう方法が提案されている。以下、特開平3−3455
5号公報において提案されている、半導体チップをウェ
ハ状態で検査する方法について簡単に説明する。
【0005】図7は前記従来の半導体チップの検査方法
に用いる半導体ウェハの概略平面図であり、図8は前記
半導体ウェハの部分拡大図である。
【0006】図7及び図8において、15は半導体ウェ
ハ、16は半導体ウェハ15上に形成された半導体チッ
プ、17は接地電圧を供給するための接地電圧用配線、
18は電源電圧を供給するための電源電圧用配線、19
は制御信号を供給するための制御信号用配線、20は接
地電圧用配線17に接地電圧を印加するための接地電圧
接触領域、21は電源電圧用配線18に電源電圧を印加
するための電源電圧接触領域である。
【0007】前記従来の半導体チップの検査方法におい
ては、半導体ウェハ15上に形成されたすべての半導体
チップ16の接地用電極、電源用電極及び制御信号用電
極を接地電圧用配線17、電源電圧用配線18及び制御
信号用配線19に製造工程中に接続しておく。半導体チ
ップ16に対してウェハ状態でバーンインを行なう際に
は、バーンイン前検査により不良と判定された半導体チ
ップ16の接地用電極、電源用電極及び制御信号用電極
と、接地電圧用配線17、電源電圧用配線18及び制御
信号用配線19との接続をレーザ光ビームや集束イオン
ビームなどにより切断しておき、良品の複数の半導体チ
ップ16に対して接地電圧、電源電圧及び制御信号を接
地電圧用配線17、電源電圧用配線18及び制御信号用
配線19から同時に供給する。この場合、接地電圧接触
領域20及び電源電圧接触領域21に接地電圧及び電源
電圧を印加して、複数の半導体チップ16に対して同時
にバーンインを行なうのである。
【0008】
【発明が解決しようとする課題】ところが、前記従来の
半導体チップの検査方法においては、以下のような問題
がある。すなわち、半導体ウェハ15上に形成されたす
べての半導体チップ16の接地電極及び電源電極が接地
電圧用配線17及び電源電圧用配線18に製造工程中に
接続されているため、例えば、一の半導体チップの接地
用電極と電源用電極とが短絡していると、該一の半導体
チップを介して接地電圧用配線17と電源電圧用配線1
8とが短絡してしまうので、他の半導体チップに対する
良否の検査を行なうことができない。そこで、接地用電
極と電源用電極とが短絡している半導体チップの接地電
極及び電源用電極と接地電圧用配線17及び電源電圧用
配線18との接続を切断した後、各半導体チップ毎に良
否の判別を行なう。
【0009】また、この場合には、前記一の半導体チッ
プの接地用電極及び電源用電極と接地電圧用配線17及
び電源電圧用配線18との接続が切断されているため、
残りの良品の複数の半導体チップに対して同時にバーン
インを行なうことができないという問題がある。
【0010】前記に鑑み、本発明は、良品の複数の半導
体チップに対して同時にバーンインを行なうことができ
るようにすることを目的とする。
【0011】
【課題を解決するための手段】前記の目的を達成するた
め、請求項1の発明が講じた解決手段は、半導体チップ
の検査装置を、電源電圧、接地電圧又は制御信号が供給
される電極を有する半導体チップが搭載可能な複数のチ
ップ搭載部を有する検査用基板と、該検査用基板上に形
成され、前記複数のチップ搭載部のそれぞれに搭載され
る各半導体チップの電極と電気的接続が可能な複数の電
極パッドと、前記検査用基板上に形成され外部から検査
用の電源電圧、接地電圧又は制御信号が入力される外部
接続用電極と、前記検査用基板上に形成され、前記外部
接続用電極と前記複数の電極パッドとを電気的に接続す
る配線とを備えている構成とするものである。
【0012】請求項2の発明は、請求項1の構成に、前
記複数の電極パッドは、前記複数のチップ搭載部に搭載
される各半導体チップの電極と対向する位置にそれぞれ
形成されている構成を付加するものである。
【0013】請求項3の発明は、請求項1の構成に、前
記複数の電極パッドは、前記複数のチップ搭載部の周縁
部にそれぞれ形成されている構成を付加するものであ
る。
【0014】請求項4の発明が講じた解決手段は、半導
体チップの検査装置を、電源電圧、接地電圧又は制御信
号が供給される電極を有する半導体チップが搭載可能な
複数のチップ搭載部を有する検査用基板と、該検査基板
上に形成され、前記複数のチップ搭載部のそれぞれに搭
載される各半導体チップを前記チップ搭載部の所定位置
に位置決めする位置決め部と、前記複数のチップ搭載部
に搭載される各半導体チップの電極と外部検査装置とを
電気的に接続するプローブカードとを備えている構成と
するものである。
【0015】請求項5の発明は、請求項4の構成に、前
記位置決め部は、前記複数のチップ搭載部に搭載される
各半導体チップの隣り合う2辺に接して各半導体チップ
を前記チップ搭載部の所定位置に位置決めする構成を付
加するものである。
【0016】請求項6の発明は、請求項4の構成に、前
記検査用基板に対して移動可能に設けられ、前記複数の
チップ搭載部に搭載される各半導体チップを前記位置決
め部に当接させて各半導体チップの位置決めを行なう位
置決めレバーをさらに備えている構成を付加するもので
ある。
【0017】請求項7の発明が講じた解決手段は、半導
体チップのバーンイン方法を、電源電圧、接地電圧又は
制御信号が供給される電極を有する半導体チップが搭載
可能な複数のチップ搭載部を有する検査用基板の前記チ
ップ搭載部に前記半導体チップを搭載する第1の工程
と、前記検査用基板上に形成されており前記チップ搭載
部に搭載される半導体チップの電極と電気的接続が可能
な電極パッドと、前記チップ搭載部に搭載された半導体
チップの電極とを電気的に接続する第2の工程と、前記
検査用基板の上に形成され且つ前記電極パッドと電気的
に接続されている外部接続用電極に外部から検査用の電
源電圧、接地電圧又は制御信号を入力して、前記チップ
搭載部に搭載された半導体チップに対してバーンインを
行なう第3の工程とを備えている構成とするものであ
る。
【0018】請求項8の発明は、請求項7の構成に、前
記第2の工程は、前記半導体チップの電極に形成された
バンプと前記電極パッドとを接触させる工程を有する構
成を付加するのものである。
【0019】請求項9の発明は、請求項7の構成に、前
記第2の工程は、前記半導体チップの電極と前記電極パ
ッドとをボンディングワイヤにより接続する工程を有す
る構成を付加するものである。
【0020】請求項10の発明が講じた解決手段は、半
導体チップのバーンイン方法を、電源電圧、接地電圧又
は制御信号が供給される電極を有する半導体チップが搭
載可能な複数のチップ搭載部を有する検査用基板の前記
チップ搭載部に前記半導体チップを搭載する第1の工程
と、前記チップ搭載部に搭載される半導体チップの電極
と対応する部位に形成されたプローブ端子を有するプロ
ーブカードの前記プローブ端子と、前記チップ搭載部に
搭載された半導体チップの電極とを接触させる第2の工
程と、前記プローブカードに形成され且つ前記プローブ
端子と電気的に接続されている外部接続用電極に外部か
ら検査用の電源電圧、接地電圧又は制御信号を入力し
て、前記チップ搭載部に搭載された半導体チップに対し
てバーンインを行なう第3の工程とを備えている構成と
するものである。
【0021】
【作用】請求項1の構成により、複数のチップ搭載部の
それぞれに良品の半導体チップを搭載し且つ搭載された
半導体チップの各電極と検査用基板の各電極パッドとを
接続した状態で、外部接続用電極に検査用の電源電圧、
接地電圧又は制御信号を入力すると、検査用の電源電
圧、接地電圧又は制御信号は検査用基板の各電極パッド
から半導体チップの各電極にそれぞれ供給される。
【0022】請求項2の構成により、検査用基板の各電
極パッドはチップ搭載部に搭載される半導体チップの各
電極と対向する位置にそれぞれ形成されているため、チ
ップ搭載部に搭載された半導体チップを検査用基板に対
して押圧すると、半導体チップの電極と検査用基板のパ
ッド電極とがそれぞれ接触する。
【0023】請求項3の構成により、検査用基板の各電
極パッドはチップ搭載部の周縁部にそれぞれ設けられて
いるため、チップ搭載部に搭載された半導体チップの電
極と検査用基板のパッド電極とをボンディングワイヤに
より接続できる。
【0024】請求項4の構成により、複数のチップ搭載
部のそれぞれに良品の半導体チップを搭載した後、半導
体チップの上にプローブカードを載置し、プローブシー
トに外部検査装置から検査用の電源電圧、接地電圧又は
制御信号を入力すると、検査用の電源電圧、接地電圧又
は制御信号はプローブシートを介して各半導体チップの
電極に供給される。この場合、検査用基板に位置決め部
が設けられているため、チップ搭載部に搭載される各半
導体チップをチップ搭載部の所定位置に位置決めでき
る。
【0025】請求項5の構成により、位置決め部は、各
半導体チップの隣り合う2辺に接して各半導体チップを
チップ搭載部の所定位置に位置決めするため、各半導体
チップは平面的に直交する2方向において確実に位置決
めされる。
【0026】請求項6の構成により、位置決めレバーを
移動して複数のチップ搭載部に搭載される各半導体チッ
プを位置決め部に当接させることにより、複数の半導体
チップの位置決めを同時に行なうことができる。
【0027】請求項7の構成により、チップ搭載部に良
品の半導体チップを搭載した後、半導体チップの各電極
と検査用基板の各電極パッドとを接続し、その後、外部
接続用電極に検査用の電源電圧、接地電圧又は制御信号
を入力するため、検査用の電源電圧、接地電圧又は制御
信号を半導体チップの各電極に同時に供給できる。
【0028】請求項8の構成により、第2の工程は、半
導体チップの電極に形成されたバンプと検査用基板の電
極パッドとを接触させる工程を有しているため、チップ
搭載部に搭載される各半導体チップの電極に検査用の電
源電圧、接地電圧又は制御信号を容易に入力できる。
【0029】請求項9の構成により、第2の工程は半導
体チップの電極と検査用基板の電極パッドとをボンディ
ングワイヤにより接続する工程を有しているので、チッ
プ搭載部に搭載される各半導体チップの電極に検査用の
電源電圧、接地電圧又は制御信号を容易に入力できる。
【0030】請求項10の構成により、チップ搭載部に
良品の半導体チップを搭載した後、半導体チップの電極
とプローブカードのプローブ端子とを接続し、その後、
プローブカードの外部接続用電極から検査用の電源電
圧、接地電圧又は制御信号を入力するため、検査用の電
源電圧、接地電圧又は制御信号を半導体チップの各電極
に同時に供給できる。
【0031】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
【0032】図1及び図2は第1実施例に係る半導体チ
ップの検査装置及びバーンイン方法を示している。図1
(a),(b)は第1実施例に用いる半導体チップ1を
示しており、(a)は半導体チップ1の平面図、(b)
は(a)におけるI−I線の断面図である。半導体チッ
プ1の上には、電源電圧、接地電圧又は制御信号が供給
される電極2が形成され、該電極2にはバンプ3が形成
されている。
【0033】図2(a)は第1実施例に用いる検査用基
板としての半導体ウェハ5の平面構造を示しており、同
図において一点鎖線により区画された例えば9個の領域
は、半導体チップ1が搭載されるチップ搭載部5aを表
している。各チップ搭載部5aには、半導体チップ1の
各電極2と対応するように電極パッド6が形成されてい
る。また、図2(a)において、8Aは接地電圧が印加
される第1の外部接続用電極、8Bは電源電圧が印加さ
れる第2の外部接続用電極、7Aは第1の外部接続用電
極8Aと接地電圧用の電極パッド6とを接続する第1の
配線、7Bは第2の外部接続用電極8Bと電源電圧用の
電極パッド6とを接続する第2の配線である。
【0034】図2(b)は図2(a)におけるII−II線
の断面構造を表し、半導体チップ1を半導体ウェハ5の
チップ搭載部5aに搭載する方法を示している。図2
(a)に示すように、良品の複数の半導体チップ1を各
チップ搭載部5aに、半導体チップ1のバンプ3が電極
パッド6に接触するように搭載する。その後、第1及び
第2の外部接続用電極8A,8Bに外部から接地電圧及
び電源電圧を印加する。このようにすると、接地電圧及
び電源電圧は、第1及び第2の外部接続用電極8A,8
B、第1及び第2の配線7A,7B並びに電極パッド6
を介して半導体チップ1のバンプ3に供給されるので、
複数の半導体チップ1に対して同時にバーンインを行な
うことができる。尚、図2(a)においては、制御信号
が入力される外部接続用電極、及び該外部接続用電極と
電極パッド6とを接続する配線については、図示を省略
しているが、第1及び第2の外部接続用電極8A,8B
並びに第1及び第2の配線7A,7Bと同様に設けられ
ている。
【0035】図3(a),(b)は、第2実施例に係る
半導体チップのバーンイン方法を示しており、(a)は
平面図であって、(b)は(a)におけるIII −III 線
の断面図である。第2実施例においては、第1実施例と
異なり、半導体チップ1の電極2にはバンプ3が形成さ
れておらず、また、電極パッド6はチップ搭載部5aの
周縁部にのみ形成されている。第2実施例における他の
構成については第1実施例と同様であるため、同一の符
号を付すことにより説明を省略する。
【0036】図3(a),(b)に示すように、良品の
複数の半導体チップ1を各チップ搭載部5aに搭載した
後、電極パッド6と半導体チップ1の電極2とをボンデ
ィングワイヤ4により接続する。その後、第1及び第2
の外部接続用電極8A,8Bに外部から接地電圧及び電
源電圧を印加すると、接地電圧及び電源電圧は、第1及
び第2の外部接続用電極8A,8B、第1及び第2の配
線7A,7B、電極パッド6並びにボンディングワイヤ
4を介して半導体チップ1の電極2に供給されるので、
複数の半導体チップ1に対して同時にバーンインを行な
うことができる。
【0037】図4(a),(b)は、第3実施例に係る
半導体チップの検査装置及びバーンイン方法を示してお
り、(a)は平面図であって、(b)は(a)における
IV−IV線の断面図である。
【0038】図4(a)は第3実施例に用いる検査用基
板としてのチップ搭載用モジュール9の平面構造を示し
ており、同図に示すように、チップ搭載用モジュール9
のチップ搭載部としての各キャビティ10には半導体チ
ップ1が搭載される。第3実施例においては、各キャビ
ティ10に、半導体チップ1の隣り合う2辺に接して半
導体チップ1を所定位置に位置決めする平面視L字状の
位置決め部11が設けられている。
【0039】図4(b)は、第3実施例に係る半導体チ
ップのバーンイン方法を示しており、チップ搭載用モジ
ュール9の各キャビティ10に半導体チップ1を搭載し
た後、チップ搭載用モジュール9の上に、各半導体チッ
プ1の電極2と電気的に接続されるプローブ端子13を
有するプローブシート12を配置し、該プローブシート
12をチップ搭載用モジュール9に接近させて、プロー
ブ端子13と半導体チップ1の電極2とを接触させる。
その後、プローブシート12の外部接続用電極(図示は
省略している)に外部から接地電圧及び電源電圧を印加
すると、接地電圧及び電源電圧は、プローブ端子13を
介して半導体チップ1に供給されるので、複数の半導体
チップ1に対して同時にバーンインを行なうことができ
る。
【0040】図5は、第4実施例に係る半導体チップの
検査装置を示している。第4実施例の検査装置が第3実
施例の検査装置と異なるのは、キャビティ10が一体に
連続する4個の半導体チップ1を収納できる大きさを有
している点である。これに伴って、平面視L字状の第1
の位置決め部11Aと、直線状の第2の位置決め部11
Bとが設けられている。バーンインの方法については、
第3実施例と同様であるので、説明は省略する。第4実
施例に係る半導体チップの検査装置によると、チップ搭
載用モジュール9の小型化を図ることができる。
【0041】図6は、第5実施例に係る半導体チップの
検査装置を示している。第5実施例の検査装置が第3実
施例の検査装置と異なるのは、チップ搭載用モジュール
9に対して一の方向へ移動可能に設けられ、キャビティ
10に搭載される各半導体チップ1の一辺を位置決め部
(図6においては図示を省略している)の一辺に当接さ
せる第1の位置決めレバー14Aと、チップ搭載用モジ
ュール9に対して前記一の方向と直交する他の方向へ移
動可能に設けられ、キャビティ10に搭載される各半導
体チップ1の他辺を位置決め部の他辺に当接させる第2
の位置決めレバー14Bとを備えている点である。第5
実施例に係る半導体チップの検査装置においては、各キ
ャビティ10に手動又はマウンターにより半導体チップ
1を搭載した後、第1及び第2の位置決めレバー14
A,14Bをそれぞれ所定の方向へ移動して、半導体チ
ップ1を位置決め部の一辺及び他辺に当接させることに
より、複数の半導体チップ1をキャビティ10内の所定
の位置に同時に位置決めすることができる。バーンイン
の方法については、第3実施例と同様であるので、説明
は省略する。第5実施例に係る半導体チップの検査装置
によると、複数の半導体チップ1を同時に且つ容易に位
置決めができると共に、位置決め後の位置ズレがなくな
る。
【0042】
【発明の効果】請求項1の発明に係る半導体チップの検
査装置によると、複数のチップ搭載部に搭載された複数
の良品の半導体チップの各電極と各電極パッドとをそれ
ぞれ接続した状態で、外部接続用電極に外部から検査用
の電源電圧、接地電圧又は制御信号を入力して、検査用
の電源電圧、接地電圧又は制御信号を各電極パッドから
半導体チップの各電極に供給できるので、複数の良品の
半導体チップに対して同時にバーンインを行なうことが
できる。
【0043】請求項2の発明に係る半導体チップの検査
装置によると、チップ搭載部に搭載された半導体チップ
を検査用基板に対して押圧して半導体チップの電極と電
極パッドとを接触させることができるので、チップ搭載
部に搭載される半導体チップの各電極に検査用の電源電
圧、接地電圧又は制御信号を容易に入力することができ
る。
【0044】請求項3の発明に係る半導体チップの検査
装置によると、チップ搭載部に搭載された半導体チップ
の電極と電極パッドとをボンディングワイヤにより接続
することができるので、チップ搭載部に搭載される各半
導体チップの電極に検査用の電源電圧、接地電圧又は制
御信号を容易に入力することができる。
【0045】請求項4の発明に係る半導体チップの検査
装置によると、複数のチップ搭載部に搭載された複数の
良品の半導体チップの上にプローブカードを載置し、プ
ローブシートに外部検査装置から検査用の電源電圧、接
地電圧又は制御信号を入力して、検査用の電源電圧、接
地電圧又は制御信号をプローブシートを介して各半導体
チップの電極に供給できるので、複数の良品の半導体チ
ップに対して同時にバーンインを行なうことができる。
また、半導体基板に位置決め部が設けられているため、
チップ搭載部に搭載される各半導体チップをチップ搭載
部の所定位置に位置決めできるので、プローブカードを
介して電源又は信号を半導体チップの電極に確実に供給
することができる。
【0046】請求項5の発明に係る半導体チップの検査
装置によると、チップ搭載部に搭載される各半導体チッ
プは平面的に直交する2方向において確実に位置決めさ
れるので、半導体チップの電極をプローブカードのプロ
ーブ端子に対して正確に位置決めすることができる。
【0047】請求項6の発明に係る半導体チップの検査
装置によると、位置決めレバーを移動して複数のチップ
搭載部に搭載される各半導体チップを位置決め部に当接
させて、複数の半導体チップの位置決めを同時に行なう
ことができるので、位置決め作業を簡略かできると共に
半導体チップとプローブカードとの位置決め後の位置ズ
レがなくなる。
【0048】請求項7の発明に係る半導体チップのバー
ンイン方法によると、検査用の電源電圧、接地電圧又は
制御信号を外部接続用電極及び電極パッドを介して複数
の良品の半導体チップの各電極に同時に供給できるの
で、複数の良品の半導体チップに対して同時にバーンイ
ンを行なうことができる。
【0049】請求項8の発明に係る半導体チップのバー
ンイン方法によると、第2の工程は半導体チップの電極
に形成されたバンプと電極パッドとを接触させる工程を
有しているので、チップ搭載部に搭載される半導体チッ
プの各電極に検査用の電源電圧、接地電圧又は制御信号
を容易に入力することができる。
【0050】請求項9の発明に係る半導体チップのバー
ンイン方法によると、第2の工程は半導体チップの電極
と電極パッドとをボンディングワイヤにより接続する工
程を有しているので、チップ搭載部に搭載される半導体
チップの各電極に検査用の電源電圧、接地電圧又は制御
信号を容易に入力することができる。
【0051】請求項10の発明に係る半導体チップのバ
ーンイン方法によると、検査用の電源電圧、接地電圧又
は制御信号をプローブカードを介して複数の良品の半導
体チップの電極に同時に供給できるので、複数の良品の
半導体チップに対して同時にバーンインを行なうことが
できる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る半導体チップの検査
装置及びバーンイン方法に用いる半導体チップを示し、
(a)は平面図であって、(b)は(a)におけるI−
I線の断面図である。
【図2】(a)は前記第1実施例に係る半導体チップの
検査装置及びバーンイン方法に用いる半導体ウェハの平
面図であり、(b)は前記第1実施例に係る半導体チッ
プのバーンイン方法を示す断面図であって(a)におけ
るII−II線の断面と対応する。
【図3】本発明の第2実施例に係る半導体チップのバー
ンイン方法を示しており、(a)は平面図であって、
(b)は(a)におけるIII −III 線の断面図である。
【図4】本発明の第3実施例に係る半導体チップの検査
装置及びバーンイン方法を示しており、(a)は平面図
であって、(b)は(a)におけるIV−IV線の断面図で
ある。
【図5】本発明の第4実施例に係る半導体チップの検査
装置を示す平面図である。
【図6】本発明の第5実施例に係る半導体チップの検査
装置を示す平面図である。
【図7】従来の半導体チップの検査方法に用いる半導体
ウェハの概略平面図である。
【図8】従来の半導体チップの検査方法に用いる半導体
ウェハの部分拡大図である。
【符号の説明】
1 半導体チップ 2 電極 3 バンプ 4 ボンディングワイヤ 5 半導体ウェハ(検査用基板) 5a チップ搭載部 6 電極パッド 7A 第1の配線 7B 第2の配線 8A 第1の外部接続用電極 8B 第2の外部接続用電極 9 チップ搭載用モジュール 10 キャビティ(チップ搭載部) 11 位置決め部 12 プローブシート 13 バンプ 14A 第1の位置決め用レバー 14B 第2の位置決め用レバー

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 電源電圧、接地電圧又は制御信号が供給
    される電極を有する半導体チップが搭載可能な複数のチ
    ップ搭載部を有する検査用基板と、 該検査用基板上に形成され、前記複数のチップ搭載部の
    それぞれに搭載される各半導体チップの電極と電気的接
    続が可能な複数の電極パッドと、 前記検査用基板上に形成され、外部から検査用の電源電
    圧、接地電圧又は制御信号が入力される外部接続用電極
    と、 前記検査用基板上に形成され、前記外部接続用電極と前
    記複数の電極パッドとを電気的に接続する配線とを備え
    ていることを特徴とする半導体チップの検査装置。
  2. 【請求項2】 前記複数の電極パッドは、前記複数のチ
    ップ搭載部に搭載される各半導体チップの電極と対向す
    る位置にそれぞれ形成されていることを特徴とする請求
    項1に記載の半導体チップの検査装置。
  3. 【請求項3】 前記複数の電極パッドは、前記複数のチ
    ップ搭載部の周縁部にそれぞれ形成されていることを特
    徴とする請求項1に記載の半導体チップの検査装置。
  4. 【請求項4】 電源電圧、接地電圧又は制御信号が供給
    される電極を有する半導体チップが搭載可能な複数のチ
    ップ搭載部を有する検査用基板と、 該検査基板上に形成され、前記複数のチップ搭載部のそ
    れぞれに搭載される各半導体チップを前記チップ搭載部
    の所定位置に位置決めする位置決め部と、 前記複数のチップ搭載部に搭載される各半導体チップの
    電極と外部検査装置とを電気的に接続するプローブカー
    ドとを備えていることを特徴とする半導体チップの検査
    装置。
  5. 【請求項5】 前記位置決め部は、前記複数のチップ搭
    載部に搭載される各半導体チップの隣り合う2辺に接し
    て各半導体チップを前記チップ搭載部の所定位置に位置
    決めすることを特徴とする請求項4に記載の半導体チッ
    プの検査装置。
  6. 【請求項6】 前記検査用基板に対して移動可能に設け
    られ、前記複数のチップ搭載部に搭載される各半導体チ
    ップを前記位置決め部に当接させて各半導体チップの位
    置決めを行なう位置決めレバーをさらに備えていること
    を特徴とする請求項4に記載の半導体チップの検査装
    置。
  7. 【請求項7】 電源電圧、接地電圧又は制御信号が供給
    される電極を有する半導体チップが搭載可能な複数のチ
    ップ搭載部を有する検査用基板の前記チップ搭載部に前
    記半導体チップを搭載する第1の工程と、 前記検査用基板上に形成されており前記チップ搭載部に
    搭載される半導体チップの電極と電気的接続が可能な電
    極パッドと、前記チップ搭載部に搭載された半導体チッ
    プの電極とを電気的に接続する第2の工程と、 前記検査用基板の上に形成され且つ前記電極パッドと電
    気的に接続されている外部接続用電極に外部から検査用
    の電源電圧、接地電圧又は制御信号を入力して、前記チ
    ップ搭載部に搭載された半導体チップに対してバーンイ
    ンを行なう第3の工程とを備えていることを特徴とする
    半導体チップのバーンイン方法。
  8. 【請求項8】 前記第2の工程は、前記半導体チップの
    電極に形成されたバンプと前記電極パッドとを接触させ
    る工程を有することを特徴とする請求項7に記載の半導
    体チップのバーンイン方法。
  9. 【請求項9】 前記第2の工程は、前記半導体チップの
    電極と前記電極パッドとをボンディングワイヤにより接
    続する工程を有することを特徴とする請求項7に記載の
    半導体チップのバーンイン方法。
  10. 【請求項10】 電源電圧、接地電圧又は制御信号が供
    給される電極を有する半導体チップが搭載可能な複数の
    チップ搭載部を有する検査用基板の前記チップ搭載部に
    前記半導体チップを搭載する第1の工程と、 前記チップ搭載部に搭載される半導体チップの電極と対
    応する部位に形成されたプローブ端子を有するプローブ
    カードの前記プローブ端子と、前記チップ搭載部に搭載
    された半導体チップの電極とを接触させる第2の工程
    と、 前記プローブカードに形成され且つ前記プローブ端子と
    電気的に接続されている外部接続用電極に外部から検査
    用の電源電圧、接地電圧又は制御信号を入力して、前記
    チップ搭載部に搭載された半導体チップに対してバーン
    インを行なう第3の工程とを備えていることを特徴とす
    る半導体チップのバーンイン方法。
JP7032301A 1995-02-21 1995-02-21 半導体チップの検査装置及び半導体チップのバーンイン方法 Withdrawn JPH08227920A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7032301A JPH08227920A (ja) 1995-02-21 1995-02-21 半導体チップの検査装置及び半導体チップのバーンイン方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7032301A JPH08227920A (ja) 1995-02-21 1995-02-21 半導体チップの検査装置及び半導体チップのバーンイン方法

Publications (1)

Publication Number Publication Date
JPH08227920A true JPH08227920A (ja) 1996-09-03

Family

ID=12355129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7032301A Withdrawn JPH08227920A (ja) 1995-02-21 1995-02-21 半導体チップの検査装置及び半導体チップのバーンイン方法

Country Status (1)

Country Link
JP (1) JPH08227920A (ja)

Similar Documents

Publication Publication Date Title
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
JP2002110751A (ja) 半導体集積回路装置の検査装置および製造方法
JP2000111576A (ja) コンタクトストラクチャのパッケ―ジング・相互接続
JPH05340964A (ja) ウエハ及びチップの試験装置
JPH08115964A (ja) ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法
US5616931A (en) Semiconductor device
US20090058447A1 (en) Fault analyzer
JP3196173B2 (ja) コンタクタおよび半導体装置の検査方法
JPH08227920A (ja) 半導体チップの検査装置及び半導体チップのバーンイン方法
JP2000164655A (ja) アライメント装置及びアライメント方法
JPH09159694A (ja) Lsiテストプローブ装置
JP3573113B2 (ja) ボンディングダメージの計測装置および計測方法
US20240113035A1 (en) Semiconductor device, base-side semiconductor chip, and bonding-side semiconductor chip
JP2004039915A (ja) 半導体装置
JP2921995B2 (ja) 多層配線基板の検査方法
JPH08306747A (ja) 半導体装置の検査方法及びその検査に用いるプローブカード
JP2002280693A (ja) 電子部品の実装方法
JP3441939B2 (ja) アライメント方法
JP3978142B2 (ja) 検査用基板
JPH10123176A (ja) ベアチップ検査用プローブ基板及びベアチップ検査システム
JPH11224915A (ja) 半導体接続用基板
JP2002196035A (ja) 半導体装置の製造方法およびキャリア
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지
JP4417192B2 (ja) 接続治具の製造方法
JPH11118878A (ja) Ic固定治具

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020507