JP3175420B2 - Ｉｃチップの実装方法 - Google Patents
Ｉｃチップの実装方法Info
- Publication number
- JP3175420B2 JP3175420B2 JP21464593A JP21464593A JP3175420B2 JP 3175420 B2 JP3175420 B2 JP 3175420B2 JP 21464593 A JP21464593 A JP 21464593A JP 21464593 A JP21464593 A JP 21464593A JP 3175420 B2 JP3175420 B2 JP 3175420B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- chip
- terminal
- electrode
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＩＣチップの実装方法、
特に複数の配線基板（プリント配線板）を接合してなる
複合基板にＩＣチップをワイヤボンディング法で実装す
る方法に関する。
特に複数の配線基板（プリント配線板）を接合してなる
複合基板にＩＣチップをワイヤボンディング法で実装す
る方法に関する。
【０００２】近年、電子機器の小型化等を目的として、
ＩＣチップをパッケージに封入せずに直接配線基板に実
装することが行われている。複合基板にＩＣチップを実
装する場合、ＩＣチップの電極と配線基板の端子とのボ
ンディングは、ボンディングの方式にかかわらず一つの
ＩＣチップとそのＩＣチップを搭載する配線基板との間
だけで行われて来たが、ＩＣの集積化が進み、その機能
が拡大するに伴い、配線基板の複雑化と接続端子数の増
加を防ぎ、且つ一層の小型化を達成するために、一つの
ＩＣチップと複数の配線基板との間のボンディングが要
求されるようになって来た。
ＩＣチップをパッケージに封入せずに直接配線基板に実
装することが行われている。複合基板にＩＣチップを実
装する場合、ＩＣチップの電極と配線基板の端子とのボ
ンディングは、ボンディングの方式にかかわらず一つの
ＩＣチップとそのＩＣチップを搭載する配線基板との間
だけで行われて来たが、ＩＣの集積化が進み、その機能
が拡大するに伴い、配線基板の複雑化と接続端子数の増
加を防ぎ、且つ一層の小型化を達成するために、一つの
ＩＣチップと複数の配線基板との間のボンディングが要
求されるようになって来た。
【０００３】
【従来の技術】一つのＩＣチップと複合基板の複数の配
線基板との間で電極・端子間を自動ワイヤボンディング
装置によりワイヤボンディングする場合、従来はその各
配線基板とＩＣチップとの位置ずれを個別に補正しなが
らボンディングしていた（少なくとも、微小ピッチの端
子とのボンディングに対して）。
線基板との間で電極・端子間を自動ワイヤボンディング
装置によりワイヤボンディングする場合、従来はその各
配線基板とＩＣチップとの位置ずれを個別に補正しなが
らボンディングしていた（少なくとも、微小ピッチの端
子とのボンディングに対して）。
【０００４】例えば、微小ピッチの端子を有する第一及
び第二の配線基板からなる複合基板の第一の配線基板上
に固着（ダイボンディング）したＩＣチップの電極と、
第一及び第二の配線基板の端子とをワイヤボンディング
する場合、先ずＩＣチップの電極の位置はＩＣチップの
座標で、第一の配線基板の端子の位置は総て第一の配線
基板の座標で、第二の配線基板の端子の位置は総て第二
の配線基板の座標で、それぞれ規定してそのデータを入
力し、次に第一の配線基板上に設けたマークを読み取っ
て第一の配線基板の座標とＩＣチップの座標とのずれを
算定し、このずれ分を補正しながら第一の配線基板の端
子とＩＣチップの電極との間をワイヤボンディングし、
次に第二の配線基板上に設けたマークを読み取って第二
の配線基板の座標とＩＣチップの座標とのずれを算定
し、このずれ分を補正しながら第二の配線基板の端子と
ＩＣチップの電極との間をワイヤボンディングしてい
た。
び第二の配線基板からなる複合基板の第一の配線基板上
に固着（ダイボンディング）したＩＣチップの電極と、
第一及び第二の配線基板の端子とをワイヤボンディング
する場合、先ずＩＣチップの電極の位置はＩＣチップの
座標で、第一の配線基板の端子の位置は総て第一の配線
基板の座標で、第二の配線基板の端子の位置は総て第二
の配線基板の座標で、それぞれ規定してそのデータを入
力し、次に第一の配線基板上に設けたマークを読み取っ
て第一の配線基板の座標とＩＣチップの座標とのずれを
算定し、このずれ分を補正しながら第一の配線基板の端
子とＩＣチップの電極との間をワイヤボンディングし、
次に第二の配線基板上に設けたマークを読み取って第二
の配線基板の座標とＩＣチップの座標とのずれを算定
し、このずれ分を補正しながら第二の配線基板の端子と
ＩＣチップの電極との間をワイヤボンディングしてい
た。
【０００５】
【発明が解決しようとする課題】ところが、このような
従来の実装方法では、ＩＣチップの列設された一群の電
極が一方の配線基板の端子と接続すべきものだけでな
く、他方の配線基板の端子と接続すべき電極が混在して
いる場合、両配線基板の接合ずれに起因して、一方の配
線基板の端子にボンディングされたワイヤが他方の配線
基板の端子にボンディングされたワイヤに接触して短絡
障害を起こすことがある、という問題があった。
従来の実装方法では、ＩＣチップの列設された一群の電
極が一方の配線基板の端子と接続すべきものだけでな
く、他方の配線基板の端子と接続すべき電極が混在して
いる場合、両配線基板の接合ずれに起因して、一方の配
線基板の端子にボンディングされたワイヤが他方の配線
基板の端子にボンディングされたワイヤに接触して短絡
障害を起こすことがある、という問題があった。
【０００６】本発明はこのような問題を解決して、一つ
のＩＣチップと複合基板の複数の配線基板との間で電極
・端子間を自動ワイヤボンディング装置によりワイヤボ
ンディングする場合の歩留りを向上することが可能なＩ
Ｃチップの実装方法を提供することを目的とする。
のＩＣチップと複合基板の複数の配線基板との間で電極
・端子間を自動ワイヤボンディング装置によりワイヤボ
ンディングする場合の歩留りを向上することが可能なＩ
Ｃチップの実装方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的は本発明によれ
ば、ＩＣチップを第一の配線基板と第二の配線基板とを
含む複数の配線基板を接合してなる複合基板の一配線基
板上に固着し、該ＩＣチップの複数の電極と該第一の配
線基板の端子及び該第二の配線基板の端子とを自動ワイ
ヤボンディング装置を用いて電気的に接続するＩＣチッ
プの実装方法において、該複数の電極のうち第一の電極
は該第一の配線基板の一つの端子と、該第一の電極に隣
接する第二の電極は該第二の配線基板の一つの端子と、
それぞれ接続すべきものである場合に、該第一の配線基
板の該端子上のボンディング位置は該第二の配線基板の
該端子の位置と共に該第二の配線基板の座標で規定し、
該第二の配線基板の座標と該ＩＣチップの座標とのずれ
分を補正しながら該第一の配線基板の該端子と該ＩＣチ
ップの該第一の電極との間並びに該第二の配線基板の該
端子と該ＩＣチップの該第二の電極との間をワイヤボン
ディングすることを特徴とするＩＣチップの実装方法と
することで、達成される。
ば、ＩＣチップを第一の配線基板と第二の配線基板とを
含む複数の配線基板を接合してなる複合基板の一配線基
板上に固着し、該ＩＣチップの複数の電極と該第一の配
線基板の端子及び該第二の配線基板の端子とを自動ワイ
ヤボンディング装置を用いて電気的に接続するＩＣチッ
プの実装方法において、該複数の電極のうち第一の電極
は該第一の配線基板の一つの端子と、該第一の電極に隣
接する第二の電極は該第二の配線基板の一つの端子と、
それぞれ接続すべきものである場合に、該第一の配線基
板の該端子上のボンディング位置は該第二の配線基板の
該端子の位置と共に該第二の配線基板の座標で規定し、
該第二の配線基板の座標と該ＩＣチップの座標とのずれ
分を補正しながら該第一の配線基板の該端子と該ＩＣチ
ップの該第一の電極との間並びに該第二の配線基板の該
端子と該ＩＣチップの該第二の電極との間をワイヤボン
ディングすることを特徴とするＩＣチップの実装方法と
することで、達成される。
【０００８】
【作用】一つのＩＣチップの二つの電極と異なる二つの
配線基板の各端子とを接続する二本のボンディングワイ
ヤを近接して設ける場合、両者のボンディング位置を同
じ座標で規定してワイヤボンディングするから、この二
つの配線基板間で多少の接合ずれがあってもこの二本の
ボンディングワイヤの位置関係には影響を与えず、従っ
て、配線基板の接合ずれに起因するボンディングワイヤ
同士の接触が防止される。
配線基板の各端子とを接続する二本のボンディングワイ
ヤを近接して設ける場合、両者のボンディング位置を同
じ座標で規定してワイヤボンディングするから、この二
つの配線基板間で多少の接合ずれがあってもこの二本の
ボンディングワイヤの位置関係には影響を与えず、従っ
て、配線基板の接合ずれに起因するボンディングワイヤ
同士の接触が防止される。
【０００９】
【実施例】本発明に係るＩＣチップの実装方法の実施例
を図１を参照しながら説明する。図１は本発明の実施例
を示す要部平面図である。同図において、１はＩＣチッ
プ、２は第一の配線基板、３は第二の配線基板、４は第
一の配線基板２上に第二の配線基板３を接合した複合基
板、11はＩＣチップ１の電極、21は第一の配線基板の端
子、31は第二の配線基板の端子、22A,22B 及び32はボン
ディングワイヤである。尚この例は、平板形表示装置ド
ライバのＩＣチップを複合基板に搭載するものである。
を図１を参照しながら説明する。図１は本発明の実施例
を示す要部平面図である。同図において、１はＩＣチッ
プ、２は第一の配線基板、３は第二の配線基板、４は第
一の配線基板２上に第二の配線基板３を接合した複合基
板、11はＩＣチップ１の電極、21は第一の配線基板の端
子、31は第二の配線基板の端子、22A,22B 及び32はボン
ディングワイヤである。尚この例は、平板形表示装置ド
ライバのＩＣチップを複合基板に搭載するものである。
【００１０】先ず、ＩＣチップ１と複合基板４の各部を
説明する。第一の配線基板２はリジッド型であり、信号
配線、電源配線等を有し、その表面にＩＣチップ１が固
着（ダイボンディング）されている。第二の配線基板３
はフレキシブル型であり、出力配線を有し、ＩＣチップ
１の逃げとなる湾状の切込みを有している。
説明する。第一の配線基板２はリジッド型であり、信号
配線、電源配線等を有し、その表面にＩＣチップ１が固
着（ダイボンディング）されている。第二の配線基板３
はフレキシブル型であり、出力配線を有し、ＩＣチップ
１の逃げとなる湾状の切込みを有している。
【００１１】ＩＣチップ１の表面周辺部には各辺共に多
数の微小な電極（ボンディングパッド）11が微小なピッ
チで一列に配設されている。これらの電極11のうち、下
辺のものは総て第一の配線基板２の端子21と接続すべき
ものであり、他の三辺のものは主として第二の配線基板
３の端子31と接続すべきものであるが第一の配線基板２
の端子21と接続すべきものも混在している。
数の微小な電極（ボンディングパッド）11が微小なピッ
チで一列に配設されている。これらの電極11のうち、下
辺のものは総て第一の配線基板２の端子21と接続すべき
ものであり、他の三辺のものは主として第二の配線基板
３の端子31と接続すべきものであるが第一の配線基板２
の端子21と接続すべきものも混在している。
【００１２】第一の配線基板２上には二種類の端子21が
配設されている。即ち、ＩＣチップ１の四辺と四隅の近
傍に大型の端子21A （接地端子と電源端子）が配設され
（その一部のみ図示した）、下辺に対向する位置に多数
の微細な端子21B （信号端子）が微小ピッチで一列に配
設されている。第二の配線基板３上にはＩＣチップ１の
左辺、上辺及び右辺に対向する位置にそれぞれ多数の微
細な端子31が微小ピッチで一列に配設されている。尚、
端子21A を大型にしたのは第一の配線基板２と第二の配
線基板３との接合ずれが大きくてもワイヤボンディング
に支障を来さないためである。
配設されている。即ち、ＩＣチップ１の四辺と四隅の近
傍に大型の端子21A （接地端子と電源端子）が配設され
（その一部のみ図示した）、下辺に対向する位置に多数
の微細な端子21B （信号端子）が微小ピッチで一列に配
設されている。第二の配線基板３上にはＩＣチップ１の
左辺、上辺及び右辺に対向する位置にそれぞれ多数の微
細な端子31が微小ピッチで一列に配設されている。尚、
端子21A を大型にしたのは第一の配線基板２と第二の配
線基板３との接合ずれが大きくてもワイヤボンディング
に支障を来さないためである。
【００１３】ＩＣチップ１の電極11と第一の配線基板２
の大型端子21A とを接続するボンディングワイヤ22A は
ＩＣチップ１の電極11と第二の配線基板３の端子31とを
接続する二本のボンディングワイヤ32の間に位置してい
る。
の大型端子21A とを接続するボンディングワイヤ22A は
ＩＣチップ１の電極11と第二の配線基板３の端子31とを
接続する二本のボンディングワイヤ32の間に位置してい
る。
【００１４】次に、これらの端子・電極間を自動ワイヤ
ボンディング装置により接続する方法を説明する。先ず
ボンディング位置のデータを装置に入力するが、この
際、ＩＣチップ１の各電極11の位置をＩＣチップ１の座
標で、第一の配線基板２の微細端子21B の位置を第一の
配線基板２の座標で、第一の配線基板２の大型端子21A
（面積が広いから、特にボンディング位置21AAを指定す
る）と第二の配線基板３の端子31の位置を第二の配線基
板３の座標で、それぞれ規定する。
ボンディング装置により接続する方法を説明する。先ず
ボンディング位置のデータを装置に入力するが、この
際、ＩＣチップ１の各電極11の位置をＩＣチップ１の座
標で、第一の配線基板２の微細端子21B の位置を第一の
配線基板２の座標で、第一の配線基板２の大型端子21A
（面積が広いから、特にボンディング位置21AAを指定す
る）と第二の配線基板３の端子31の位置を第二の配線基
板３の座標で、それぞれ規定する。
【００１５】次に第一の配線基板２上に設けたマーク
（図示は省略）を読み取って第一の配線基板２の座標と
ＩＣチップ１の座標とのずれを算定し、このずれ分を補
正しながら第一の配線基板２の微細端子21B とＩＣチッ
プ１の電極11との間をワイヤボンディングし、次に第二
の配線基板３上に設けたマーク（図示は省略）を読み取
って第二の配線基板の座標３とＩＣチップ１の座標との
ずれを算定し、このずれ分を補正しながら第二の配線基
板３の端子31及び第一の配線基板２の大型端子21A とＩ
Ｃチップ１の電極11との間をワイヤボンディングする。
（図示は省略）を読み取って第一の配線基板２の座標と
ＩＣチップ１の座標とのずれを算定し、このずれ分を補
正しながら第一の配線基板２の微細端子21B とＩＣチッ
プ１の電極11との間をワイヤボンディングし、次に第二
の配線基板３上に設けたマーク（図示は省略）を読み取
って第二の配線基板の座標３とＩＣチップ１の座標との
ずれを算定し、このずれ分を補正しながら第二の配線基
板３の端子31及び第一の配線基板２の大型端子21A とＩ
Ｃチップ１の電極11との間をワイヤボンディングする。
【００１６】第一の配線基板２の大型端子21A のボンデ
ィング位置21AAの指定は次のように行う。電極11A は第
一の配線基板２の大型端子21A と、又、電極11A の両側
に隣接する電極11B, 11Cはそれぞれ第二の配線基板３の
端子31A, 31Bと接続するものとすると、端子31A と端子
31B との中間に仮想端子31X を想定し、この仮想端子31
X と電極11A とを結ぶ直線上の適当な位置（例えば両者
から等距離の位置）を指定する。
ィング位置21AAの指定は次のように行う。電極11A は第
一の配線基板２の大型端子21A と、又、電極11A の両側
に隣接する電極11B, 11Cはそれぞれ第二の配線基板３の
端子31A, 31Bと接続するものとすると、端子31A と端子
31B との中間に仮想端子31X を想定し、この仮想端子31
X と電極11A とを結ぶ直線上の適当な位置（例えば両者
から等距離の位置）を指定する。
【００１７】このボンディング位置21AAの代わりに仮想
端子31X の位置を入力し、その位置から電極11A へ向け
て所望の距離だけシフトした位置にボンディングさせ
る、という方法としてもよい。
端子31X の位置を入力し、その位置から電極11A へ向け
て所望の距離だけシフトした位置にボンディングさせ
る、という方法としてもよい。
【００１８】以上の方法でＩＣチップ１の電極11と第一
及び第二の配線基板２，３の端子21, 31とをワイヤボン
ディングした結果、電極11A と大型端子21A とを接続す
るボンディングワイヤ22A と電極11B, 11Cと端子31A, 3
1Bとを接続するボンディングワイヤ32とが接触すること
はなかった。
及び第二の配線基板２，３の端子21, 31とをワイヤボン
ディングした結果、電極11A と大型端子21A とを接続す
るボンディングワイヤ22A と電極11B, 11Cと端子31A, 3
1Bとを接続するボンディングワイヤ32とが接触すること
はなかった。
【００１９】本発明は以上の実施例に限定されることな
く、更に種々変形して実施することが出来る。例えば一
つのＩＣチップと三つの配線基板とのワイヤボンディン
グの場合であっても、又、ボンディング位置21AAが電極
11A と仮想端子31X とを結ぶ線分の延長上にある場合で
あっても、更に、ボンディングワイヤ32をボンディング
ワイヤ22A の片側だけに設ける場合でも、本発明は有効
である。又、第一の配線基板２と第二の配線基板３との
接合ずれの程度によっては、端子21A は必ずしも大型で
なくてもよい。
く、更に種々変形して実施することが出来る。例えば一
つのＩＣチップと三つの配線基板とのワイヤボンディン
グの場合であっても、又、ボンディング位置21AAが電極
11A と仮想端子31X とを結ぶ線分の延長上にある場合で
あっても、更に、ボンディングワイヤ32をボンディング
ワイヤ22A の片側だけに設ける場合でも、本発明は有効
である。又、第一の配線基板２と第二の配線基板３との
接合ずれの程度によっては、端子21A は必ずしも大型で
なくてもよい。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
一つのＩＣチップと複合基板の複数の配線基板との間で
電極・端子間をワイヤボンディングする場合に一方の配
線基板の端子にボンディングされたワイヤが他方の配線
基板の端子にボンディングされたワイヤに短絡すること
のないＩＣチップの実装方法を提供することが出来、電
子機器の小型化、製造歩留り向上等に寄与する。
一つのＩＣチップと複合基板の複数の配線基板との間で
電極・端子間をワイヤボンディングする場合に一方の配
線基板の端子にボンディングされたワイヤが他方の配線
基板の端子にボンディングされたワイヤに短絡すること
のないＩＣチップの実装方法を提供することが出来、電
子機器の小型化、製造歩留り向上等に寄与する。
【図１】 本発明の実施例を示す要部平面図である。
１ ＩＣチップ ２ 第一の配線基板 ３ 第二の配線基板 ４ 複合基板 11 電極 11A 第一の電極 11B 第二の電極 11C 第三の電極 21 端子 21A 端子（大型端子） 21B 端子（微細端子） 21AA ボンディング位置 22A, 22B, 32 ボンディングワイヤ 31 端子 31A 第一の端子 31B 第二の端子 31X 仮想端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (2)
- 【請求項１】 ＩＣチップ(1) を第一の配線基板(2) と
第二の配線基板(3)とを含む複数の配線基板を接合して
なる複合基板(4) の一配線基板上に固着し、該ＩＣチッ
プ(1) の複数の電極(11)と該第一の配線基板(2) の端子
(21)及び該第二の配線基板(3) の端子(31)とを自動ワイ
ヤボンディング装置を用いて電気的に接続するＩＣチッ
プの実装方法において、 該複数の電極(11)のうち第一の電極(11A) は該第一の配
線基板(2) の一つの端子(21A) と、該第一の電極(11A)
に隣接する第二の電極(11B) は該第二の配線基板(3) の
一つの端子(31A) と、それぞれ接続すべきものである場
合に、 該第一の配線基板(2) の該端子(21A) 上のボンディング
位置(21AA)は該第二の配線基板(3) の該端子(31A) の位
置と共に該第二の配線基板(3) の座標で規定し、該第二
の配線基板(3) の座標と該ＩＣチップ(1) の座標とのず
れ分を補正しながら該第一の配線基板(2) の該端子(21
A) と該ＩＣチップ(1) の該第一の電極(11A) との間並
びに該第二の配線基板(3) の該端子(31A) と該ＩＣチッ
プ(1) の該第二の電極(11B) との間をワイヤボンディン
グすることを特徴とするＩＣチップの実装方法。 - 【請求項２】 前記ボンディング位置(21AA)は、前記第
二の配線基板(3) の第一の端子(31A) と該第一の端子(3
1A) に隣接し且つ前記第二の電極(11B) とは反対側で前
記第一の電極(11A) に隣接する第三の電極(11C) と接続
すべき第二の端子(31B) との中間位置に想定した仮想端
子(31X) と該第一の電極(11A) とを通る直線上に設定す
ることを特徴とする請求項１記載のＩＣチップの実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21464593A JP3175420B2 (ja) | 1993-08-31 | 1993-08-31 | Ｉｃチップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21464593A JP3175420B2 (ja) | 1993-08-31 | 1993-08-31 | Ｉｃチップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766232A JPH0766232A (ja) | 1995-03-10 |
| JP3175420B2 true JP3175420B2 (ja) | 2001-06-11 |
Family
ID=16659192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21464593A Expired - Lifetime JP3175420B2 (ja) | 1993-08-31 | 1993-08-31 | Ｉｃチップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3175420B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002132178A (ja) | 2000-10-26 | 2002-05-09 | Fujitsu Ltd | プラズマディスプレイ装置 |
-
1993
- 1993-08-31 JP JP21464593A patent/JP3175420B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766232A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9159650B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US7372138B2 (en) | Routing element for use in multi-chip modules, multi-chip modules including the routing element and methods | |
| KR100323052B1 (ko) | 표시장치 | |
| EP0680082B1 (en) | Structure for mounting semiconductor device and liquid crystal display device | |
| JPH0954333A (ja) | 表示装置及びこれに使用されるｉｃチップ | |
| JP2568748B2 (ja) | 半導体装置 | |
| EP0536739B1 (en) | Liquid crystal display device | |
| JPH1187400A (ja) | 半導体装置 | |
| JP3175420B2 (ja) | Ｉｃチップの実装方法 | |
| JPH05333358A (ja) | 液晶表示装置 | |
| TWI726675B (zh) | 薄膜覆晶封裝結構 | |
| US5654730A (en) | Liquid crystal display device | |
| JP3365305B2 (ja) | 半導体チップ、その実装構造および液晶表示装置 | |
| JPH05107551A (ja) | 液晶デイスプレイパネルの配線構造 | |
| JP3769979B2 (ja) | 表示パネル及びそれを備えた表示装置 | |
| JPH07254760A (ja) | 基板とｉｃユニットとの接続構造 | |
| JP3649050B2 (ja) | 半導体装置の接合構造 | |
| JPH0651331A (ja) | Ｌｃｄモジュール | |
| JPH07263485A (ja) | Ｉｃチップおよびそれと基板との接続構造 | |
| JP2003131584A (ja) | 液晶表示パネル及びその製造方法、液晶表示装置、並びに電子機器 | |
| CN109192738B (zh) | 电子装置 | |
| JP3298345B2 (ja) | 半導体装置 | |
| JP2535878Y2 (ja) | Ｉｃ素子 | |
| JP2656459B2 (ja) | 表示装置の製造方法 | |
| JP3113669B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010306 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 13 |