JP2871696B2 - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JP2871696B2
JP2871696B2 JP63163242A JP16324288A JP2871696B2 JP 2871696 B2 JP2871696 B2 JP 2871696B2 JP 63163242 A JP63163242 A JP 63163242A JP 16324288 A JP16324288 A JP 16324288A JP 2871696 B2 JP2871696 B2 JP 2871696B2
Authority
JP
Japan
Prior art keywords
chip
pattern
position detection
electrode pad
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63163242A
Other languages
English (en)
Other versions
JPH0212847A (ja
Inventor
敬三 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63163242A priority Critical patent/JP2871696B2/ja
Publication of JPH0212847A publication Critical patent/JPH0212847A/ja
Application granted granted Critical
Publication of JP2871696B2 publication Critical patent/JP2871696B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、集積回路装置に関し、特に、マウント工程
やボンディング工程においてICチップの高精度の位置決
めを行うためのICチップの表面レイアウトパターンに関
する。
［従来の技術］ ICチップのマウント工程又はボンディング工程等で
は、ICチップの高精度の位置決めが必要である。このた
め、従来はICチップ上の特徴あるパターンを基準とし、
画像処理技術によって、ICチップの高精度な位置決めを
行うようにしている。この位置決めの方法を第９図及び
第10図を用いて説明する。第９図はICチップ１を示す図
である。ICチップ１は、その周縁部にワイヤボンディン
グ用の多数の電極パッド２と、マスクアライメントマー
ク３とを備えている。第10図は、ボンディングヘッドに
取り付けられたカメラによるモニタ画像４を示す図であ
る。このモニタ画像４には位置決め用のクロスライン５
と画像記憶の範囲を指定する記憶範囲枠６とが付加的に
表示されている。先ず、作業者はボンディングヘッドを
x,y方向に移動させながらボンディングヘッドに取り付
けられたカメラにより映されるモニタ画像４をみる。そ
して、モニタ画像４に映しだされたICチップ１の拡大画
像のうち特徴あるパターンが映しだされたら、その特徴
あるパターンを記憶範囲枠６の中に入れる。この特徴あ
るパターンとしては、通常、ICチップ１の角部に位置す
る数個の電極パッド２のパターンが用いられる。記憶範
囲枠６のパターンは二値化された画像データとして図示
しない記憶手段にその位置座標データと共に記憶され
る。同様の記憶操作をICチップの他の角部の特徴あるパ
ターンとICパッケージ上の他の２箇所のパターンについ
ても行う。各特徴あるパターンの画像データとその位置
座標データとが記憶されたら、ボンディングの際には、
ICパッケージをボンディングすべき位置まで移動させ、
上記記憶されている画像データとのパターンマッチング
によってICチップの位置を決めていく。即ち、画像パタ
ーンと共に記憶されている各パターンの座標データで示
される位置にカメラを移動させ、撮影されている画像中
から上記記憶しているパターンをパターンマッチングに
より検出する。そして、画像の分解能データとカメラの
移動距離とを考慮してICチップの位置検出用パターンの
位置を算出し、この算出されたデータと、前もって入力
してあるICチップ及びICパッケージのボンディングステ
ージの座標データとに基いて実際のボンディングステー
ジの位置座標を求め、連続的なワイヤボンディングを実
施していく。
［発明が解決しようとする課題］ ところで、近時、ICチップの集積度の向上に伴い、IC
チップの入出力数は増加の一途を辿っている。このた
め、ICチップの電極パッド数も増加傾向にあり、この結
果、電極パッドのサイズの小型化が益々進んでいる。こ
のことはボンディング精度、即ち、ICチップの位置決め
精度のより一層の向上が必要であることを意味してい
る。ボンディング精度は、例えば、カメラのレンズ倍率
が４倍、ボンディングステージでの分解能が2.5μm/パ
ルスであるとすると、±12μｍ程度である。このうち画
像認識精度に起因する検出精度が±８μｍ、ボンディン
グステージ等のメカニカル精度が±８μｍ、ボンディン
グ位置算出における演算誤差が±２μｍであるが、その
中でも特に、画像認識精度が大きな要因を占めている。
画像認識精度を向上させるには、カメラのレンズ倍率
を高めることが考えられる。しかしながら、カメラ倍率
を高めると、例えば、第11図に示すように一つの電極パ
ッド２のみが記憶範囲枠６に一杯に映しだされてしまう
ため、第10図に示すような特徴あるパターンを捉えるこ
とができなくなってしまう。これを防止するには、記憶
範囲枠６を拡大するか、ICチップ１上の他の特徴あるマ
ーク、例えば、マスクアライメントマーク３や商標等を
使用することが考えられる。
しかしながら、前者の方法は、画像処理時間の増大を
招くという問題点がある。また、後者は、第12図に示す
ように、マスクアライメントマーク３や商標がもともと
非常に小さいために位置決めのための基準パターンには
適さないという問題点がある。
本発明はかかる問題点に鑑みてなされたものであっ
て、画像処理時間の増大を招くことなく、しかもマスク
アライメント又は商標を使用せずにICチップの高精度な
位置決めを可能にする表面レイアウトパターンを備えた
集積回路装置を提供することを目的とする。
［課題を解決するための手段］ 本発明に係る集積回路は、集積回路チップの電極パッ
ドの１つを認識できる範囲枠と略同等の範囲枠にこの電
極パッドとは異なる形状で、かつこの電極パッドと同一
層に形成された位置検出用のパターンを有することを特
徴とする。
［作用］ 本発明によれば、集積回路チップの少なくとも２箇所
に電極パッドと略同様の大きさで、且つ、電極パッドと
異なる形状の位置検出用のパターンを有しているので、
電極パッドが記憶範囲枠に略一杯に映しだされる程度に
カメラの倍率を上げた場合でも、位置検出用のパターン
は、それ自体で通常の電極パッドと識別可能であるた
め、位置検出の際の誤認を生じさせるようなことはな
い。このため、本発明によれば、カメラの倍率を増加さ
せることができることにより、画像処理の精度が向上
し、これにより位置決め精度の向上を図ることができ
る。
［実施例］ 以下、本発明の実施例について添付の図面を参照して
説明する。
第１図（ａ）は本発明の第１の実施例に係る集積濾装
置の構成を示す図である。この実施例は電極パッドとは
別個に位置検出用パターンを設けた例である。図におい
てICパッケージ11の中央部に配置されたICチップ12は、
その周囲に複数の電極パッド13を配置すると共に、図中
右上と左下の２箇所に50乃至500μｍ程度の十字型の位
置検出用パターン14を、例えば、Al蒸着、コーティン
グ、メタライズ、エッチング、マーキング技術等を用い
て設けたものとなっている。一方、ICパッケージ11に
も、ICチップ12の各電極パッド13と対向する周縁部に電
極パッド15が配置されると共に、図中右上と左下の２箇
所に上記位置検出用パターン14と同様の十字型の位置検
出用パターン16を設けている。
第１図（ｂ）は、ICチップ12の右上に配置された位置
検出用パターン14を映しだしたモニタ画面４を示す図で
ある。図から明らかなように、位置検出用パターン14は
電極パッド13と略同様の大きさで、電極パッド13とは明
確に区別できるように十字形状となっている。従って、
本装置によれば、記憶範囲枠３に電極パッド13又は位置
検出用パターン14が一杯に映しだされる程度にカメラの
倍率を上げた場合でも、位置検出用パターン14は電極パ
ッド13と誤認識されることはなく、高精度の位置検出が
可能である。
第２図（ａ），（ｂ）に本発明の第２の実施例を示
す。この実施例は、ICチップ21の電極パッド22のうちの
図中上下中央部に位置する電極パッド22aの四隅を僅か
に切欠して十字型に形成することにより、他の電極パッ
ド22bと明確に区別し得るようにして、電極パッド22aを
位置検出用パターンとして用いている。この構成によれ
ば、電極パッド22aを位置検出用パターンとしても使用
することができるので、スペース的な余裕が増すという
利点がある。
第３図（ａ），（ｂ）に本発明の第３の実施例を示
す。この実施例ではICチップ31の電極パッド32のうち、
図中右上及び左下に夫々位置する電極パッド32a,32bを
接続する内部配線33上に、電極パッド32と略同じ大きさ
の十字型の内形パターン34を形成し、この内形パターン
34を位置検出用パターンとしている。この構成によれ
ば、電極パッド32の部分のスペース上の制限は更に緩和
される。
第４図（ａ），（ｂ）に本発明の第４の実施例を示
す。この実施例では、ICチップ41の電極パッド42のう
ち、右上及び左下の夫々の電極パッド42a,42bを接続す
る内部配線43そのものを十字型にした例である。
これら十字型のパターンサイズについては、カメラ倍
率により変更する必要がある。本発明者等の評価によれ
ば、カメラ倍率とパターンサイズとの関係は、第５図の
ようになった。即ち、カメラ倍率の上昇と共に、位置検
出マークの十字型パターンの最適寸法サイズは双曲線的
に小さくなる。
第６図（ａ），（ｂ）に本発明の第５の実施例を示
す。この実施例では、ICチップ51の電極パッド52のう
ち、右上及び左下の夫々の電極パッド25a,52bを接続す
る内部配線53に丸型の内形パターン54を特徴あるパター
ンとして形成したものである。
第７図（ａ），（ｂ）に本発明の第６の実施例を示
す。この実施例では、ICチップ61の電極パッド62のう
ち、特に、右上及び左下の電極パッド62aの一辺をＶ字
状に切り欠いた形状とすることにより、この電極パッド
62aを位置検出用パターンとしたものである。
以上の各実施例について本発明の効果を調べたとこ
ろ、第８図（ａ），（ｂ）に示すように、ズレ不良発生
率及び検出不良発生率をいずれも従来のICチップに比し
て大幅に低減させることができた。
なお、上述の実施例はいずれもICチップの位置検出用
パターンについてのものであるが、パッケージの位置検
出用パターンについても、同様の形態を採用することが
できる。また、位置検出用パターンは特に２箇所だけで
なく３箇所以上設けるようにしてもよい。
更に、本発明は他のパッケージング工程の装置、例え
ば、マウンタやILBボンダ、OLBボンダ、フリップチップ
ボンダ等においても適用可能である。この場合でも高倍
率のカメラを使用することができるので、位置検出精度
が向上し、組み立て精度を高めることができる。
［発明の効果］ 以上説明したように、本発明によれば、ICチップの少
なくとも２箇所に電極パッドと略同様の大きさで、且
つ、電極パッドと異なる形状の位置検出用のパターンを
有しているので、電極パッドが記憶範囲枠に略一杯に映
しだされる程度にカメラの倍率を上げた場合でも、位置
検出用パターンと電極パッドとを識別可能である。この
ため、本発明によれば、カメラの倍率を増加させて画像
処理の精度を向上させることにより位置決め精度の向上
を図ることができる。
【図面の簡単な説明】
第１図（ａ），（ｂ）は本発明の第１の実施例に係る集
積回路装置の夫々平面図と同装置のモニタ画面とを示す
図、第２図（ａ），（ｂ）は本発明の第２の実施例に係
る集積回路装置の夫々平面図と同装置のモニタ画像とを
示す図、第３図（ａ），（ｂ）は本発明の第３の実施例
に係る集積回路装置の夫々平面図と同装置のモニタ画面
とを示す図、第４図（ａ），（ｂ）は本発明の第４の実
施例に係る集積回路装置の夫々平面図と同装置のモニタ
画面とを示す図、第５図（ａ），（ｂ）は位置検出用パ
ターンとして十字型パターンを用いた場合の夫々カメラ
倍率と最適パターンサイズとの関係を示すグラフ図、第
６図（ａ），（ｂ）は本発明の第５の実施例に係るICチ
ップの夫々平面図とモニタ画面とを示す図、第７図
（ａ），（ｂ）は本発明の第６の実施例に係るICチップ
の夫々平面図とモニタ画面とを示す図、第８図（ａ），
（ｂ）は本発明の効果を示す図、第９図は従来のICチッ
プの平面図、第10図は従来のICチップの位置検出方法を
説明するための図、第11図及び第12図は従来のICチップ
の位置検出方法の問題点を説明するための図である。 1,12,21,31,41,51,61;ICチップ、2,13,22,32,42,52,62;
電極パッド、3;マスクアライメントマーク、4;モニタ画
面、5;クロスライン、6;記憶範囲枠、11;ICパッケー
ジ、14,16;位置検出パターン、33,43,53;内部配線、34,
54;内形パターン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】集積回路チップの電極パッドの１つを認識
    できる範囲枠と略同等の範囲枠に前記電極パッドとは異
    なる形状で、かつ前記電極パッドと同一層に形成された
    位置検出用のパターンを有することを特徴とする集積回
    路装置。
JP63163242A 1988-06-30 1988-06-30 集積回路装置 Expired - Lifetime JP2871696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63163242A JP2871696B2 (ja) 1988-06-30 1988-06-30 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63163242A JP2871696B2 (ja) 1988-06-30 1988-06-30 集積回路装置

Publications (2)

Publication Number Publication Date
JPH0212847A JPH0212847A (ja) 1990-01-17
JP2871696B2 true JP2871696B2 (ja) 1999-03-17

Family

ID=15770051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63163242A Expired - Lifetime JP2871696B2 (ja) 1988-06-30 1988-06-30 集積回路装置

Country Status (1)

Country Link
JP (1) JP2871696B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991016656A1 (en) * 1990-04-24 1991-10-31 Seiko Epson Corporation Semiconductor device provided with circuit cell and array, and data input-output device
JP3148353B2 (ja) * 1991-05-30 2001-03-19 ケーエルエー・インストルメンツ・コーポレーション 電子ビーム検査方法とそのシステム
JP3535683B2 (ja) * 1997-01-09 2004-06-07 株式会社ルネサステクノロジ 位置認識用マーク付半導体装置
JP3827497B2 (ja) 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
JP5896752B2 (ja) 2012-01-16 2016-03-30 株式会社ミツトヨ 半導体パッケージ及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5575229A (en) * 1978-12-01 1980-06-06 Mitsubishi Electric Corp Semiconductor device
JPS61174659A (ja) * 1985-01-29 1986-08-06 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JPH0212847A (ja) 1990-01-17

Similar Documents

Publication Publication Date Title
US7324684B2 (en) Bonding apparatus
JP3516608B2 (ja) 半導体装置
US6868176B2 (en) Image processing method and device
JPS61111561A (ja) 半導体装置
US6465898B1 (en) Bonding alignment mark for bonds over active circuits
JP2871696B2 (ja) 集積回路装置
US7030508B2 (en) Substrate for semiconductor package and wire bonding method using thereof
US6975040B2 (en) Fabricating semiconductor chips
US6405357B1 (en) Method for positioning bond pads in a semiconductor die
JP2621420B2 (ja) 半導体装置のボンディングパッド
JP2002009105A (ja) パターンの認識方法及びこのためのクランプ
US20210407913A1 (en) Routing structure and method of forming the same
JP2692620B2 (ja) マルチチップモジュールの実装構造
JPH05347326A (ja) ワイヤボンディング装置におけるキャピラリのセッティング方法
JP3528366B2 (ja) 集積回路装置
JPH0834226B2 (ja) 半導体集積回路装置
JPH09223722A (ja) 位置認識マーク及びｔａｂテープ及び半導体装置及びプリント基板
JPH0219976B2 (ja)
JPH085826Y2 (ja) Ｉｃカード用モジュール基板
JPS63137500A (ja) 電子部品実装方法
JPH065729A (ja) プリント配線板および半導体素子の位置合わせ方法
JP2015106657A (ja) 実装基板及び電子部品実装体
JPS61234555A (ja) 半導体装置
JP3274507B2 (ja) パッケージの製造方法
JPH03272151A (ja) ワイヤボンデイング装置の位置補正方法