JP3535683B2 - 位置認識用マーク付半導体装置 - Google Patents
位置認識用マーク付半導体装置Info
- Publication number
- JP3535683B2 JP3535683B2 JP00183497A JP183497A JP3535683B2 JP 3535683 B2 JP3535683 B2 JP 3535683B2 JP 00183497 A JP00183497 A JP 00183497A JP 183497 A JP183497 A JP 183497A JP 3535683 B2 JP3535683 B2 JP 3535683B2
- Authority
- JP
- Japan
- Prior art keywords
- position recognition
- mark
- bonding
- pattern
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は、半導体装置に関
し、特に、半導体チップの素子形成面（主面）上に、ワ
イヤーボンディング時にボンディングパッドの位置を認
識するための位置認識用マークが設けられた導体装置に
適用して有効な技術に関するものである。
し、特に、半導体チップの素子形成面（主面）上に、ワ
イヤーボンディング時にボンディングパッドの位置を認
識するための位置認識用マークが設けられた導体装置に
適用して有効な技術に関するものである。
【０００２】
【従来の技術】従来、半導体チップの主面上に、ワイヤ
ーボンディング時にボンディングパッドの位置を認識す
るために所定のボンディングパッドを基準として位置認
識を行うか又は位置認識用マークを設けてボンディング
パッドの位置の認識を行っていた。
ーボンディング時にボンディングパッドの位置を認識す
るために所定のボンディングパッドを基準として位置認
識を行うか又は位置認識用マークを設けてボンディング
パッドの位置の認識を行っていた。
【０００３】
【発明が解決しようとする課題】本発明者は、前記従来
の技術を検討した結果、以下の問題点を見いだした。
の技術を検討した結果、以下の問題点を見いだした。
【０００４】絶縁性保護膜（例えば、ポリイミド イソ
インドロ キナゾリンジオン:ＰＩＱ）の膜厚が１０μｍ
と厚い場合、前記絶縁性保護膜（以下、単にＰＩＱと称
する）の開口部の影によりその縁が黒く見え、これが前
記位置認識用マークの認識の邪魔をして認識できない場
合が生じるため、ワイヤーボンディング装置が頻繁に停
止するという問題があった。
インドロ キナゾリンジオン:ＰＩＱ）の膜厚が１０μｍ
と厚い場合、前記絶縁性保護膜（以下、単にＰＩＱと称
する）の開口部の影によりその縁が黒く見え、これが前
記位置認識用マークの認識の邪魔をして認識できない場
合が生じるため、ワイヤーボンディング装置が頻繁に停
止するという問題があった。
【０００５】そこで、開口寸法を大きくとれば、ＰＩＱ
の開口部の縁がカメラの認識エリアからはずれてしまう
ため、認識の阻害とはならないが、保護膜としての役割
が阻害されるため、最適な寸法を出す必要があった。
の開口部の縁がカメラの認識エリアからはずれてしまう
ため、認識の阻害とはならないが、保護膜としての役割
が阻害されるため、最適な寸法を出す必要があった。
【０００６】本発明の目的は、位置認識用マークの認識
を確実にしてワイヤーボンディング装置が頻繁に停止す
るのを防止することが可能な技術を提供することにあ
る。
を確実にしてワイヤーボンディング装置が頻繁に停止す
るのを防止することが可能な技術を提供することにあ
る。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記のとおりである。
【０００９】（１）第１の辺乃至第４の辺を有する平面
形状が四角形の半導体チップと、該半導体チップの素子
形成面上で前記第１の辺及びそれと対向する第２の辺そ
れぞれに沿った位置に、ワイヤーボンディング時にボン
ディングパッドの位置を認識するための位置認識用マー
クを設けた半導体装置であって、前記第１の辺及び第２
の辺それぞれに沿って形成される複数のボンディングパ
ッドの内の一部のボンディングパッドの通常の規定寸法
の大きさのパターンに突起パターンを付加し、この突起
付きパターンのボンディングパッドを位置認識用マーク
兼用のボンディングパッドとするものであり、前記第１
の辺に沿った方向に延在する突起パターンを有するもの
を第１の位置認識用マーク兼用のボンディングパッドと
し、前記第２の辺に沿った方向に延在する突起パターン
を有するものを第２の位置認識用マーク兼用のボンディ
ングパッドとし、前記第１の位置認識用マーク兼用のボ
ンディングパッドの突起パターンの長さは、前記第２の
位置認識用マーク兼用のボンディングパッドの突起パタ
ーンの長さより長く、さらに、前記第１の位置認識用マ
ーク兼用のボンディングパッドの突起パターンの幅は、
前記第２の位置認識用マーク兼用のボンディングパッド
の突起パターンの幅よりも小さいことを特徴とする。
形状が四角形の半導体チップと、該半導体チップの素子
形成面上で前記第１の辺及びそれと対向する第２の辺そ
れぞれに沿った位置に、ワイヤーボンディング時にボン
ディングパッドの位置を認識するための位置認識用マー
クを設けた半導体装置であって、前記第１の辺及び第２
の辺それぞれに沿って形成される複数のボンディングパ
ッドの内の一部のボンディングパッドの通常の規定寸法
の大きさのパターンに突起パターンを付加し、この突起
付きパターンのボンディングパッドを位置認識用マーク
兼用のボンディングパッドとするものであり、前記第１
の辺に沿った方向に延在する突起パターンを有するもの
を第１の位置認識用マーク兼用のボンディングパッドと
し、前記第２の辺に沿った方向に延在する突起パターン
を有するものを第２の位置認識用マーク兼用のボンディ
ングパッドとし、前記第１の位置認識用マーク兼用のボ
ンディングパッドの突起パターンの長さは、前記第２の
位置認識用マーク兼用のボンディングパッドの突起パタ
ーンの長さより長く、さらに、前記第１の位置認識用マ
ーク兼用のボンディングパッドの突起パターンの幅は、
前記第２の位置認識用マーク兼用のボンディングパッド
の突起パターンの幅よりも小さいことを特徴とする。
【００１０】（２）前記（１）に記載の位置認識用マー
ク付半導体装置において、前記半導体チップの素子形成
面上を覆い前記複数のボンディングパッド及び前記第
１、第２の位置認識用マーク兼用のボンディングパッド
をそれぞれを露出する絶縁膜を有し、前記絶縁膜は、前
記第１、第２の位置認識用マーク兼用のボンディングパ
ッド及びそれに隣接するボンディングパッドも連続して
露出するように前記第１の辺及び前記第２の辺に沿って
設けられた開口を有することを特徴とする。
ク付半導体装置において、前記半導体チップの素子形成
面上を覆い前記複数のボンディングパッド及び前記第
１、第２の位置認識用マーク兼用のボンディングパッド
をそれぞれを露出する絶縁膜を有し、前記絶縁膜は、前
記第１、第２の位置認識用マーク兼用のボンディングパ
ッド及びそれに隣接するボンディングパッドも連続して
露出するように前記第１の辺及び前記第２の辺に沿って
設けられた開口を有することを特徴とする。
【００１１】（３）前記（１）又は（２）に記載の位置
認識用マーク付半導体装置において、前記第１、第２の
位置認識用マーク兼用のボンディングパッドそれぞれの
突起パターンの突起方向を同じにしたことを特徴とす
る。
認識用マーク付半導体装置において、前記第１、第２の
位置認識用マーク兼用のボンディングパッドそれぞれの
突起パターンの突起方向を同じにしたことを特徴とす
る。
【００１２】（４）前記（２）又は（３）に記載の位置
認識用マーク付半導体装置において、前記第１、第２の
位置認識用マーク兼用のボンディングパッドは、前記半
導体チップのコーナー部には形成されず、かつ、前記絶
縁膜の開口は、前記半導体チップのコーナー部は露出し
ないように形成されていることを特徴とする。
認識用マーク付半導体装置において、前記第１、第２の
位置認識用マーク兼用のボンディングパッドは、前記半
導体チップのコーナー部には形成されず、かつ、前記絶
縁膜の開口は、前記半導体チップのコーナー部は露出し
ないように形成されていることを特徴とする。
【００１３】前記の手段によれば、ボンディングパッド
の通常の規定寸法の大きさのパターンに突起パターンを
付加し、この突起付きパターンのボンディングパッドを
位置認識用マーク兼用のボンディングパッドとしたこと
により、ＰＩＱの開口部の縁の影が、位置認識用マーク
の認識の邪魔をしないので、製品の品質を低下させるこ
とがなく、位置認識用マークの認識を確実にでき、ワイ
ヤ−ボンディング装置が頻繁に停止するのを防止するこ
とができる。
の通常の規定寸法の大きさのパターンに突起パターンを
付加し、この突起付きパターンのボンディングパッドを
位置認識用マーク兼用のボンディングパッドとしたこと
により、ＰＩＱの開口部の縁の影が、位置認識用マーク
の認識の邪魔をしないので、製品の品質を低下させるこ
とがなく、位置認識用マークの認識を確実にでき、ワイ
ヤ−ボンディング装置が頻繁に停止するのを防止するこ
とができる。
【００１４】また、半導体チップのコーナーのＰＩＱを
残している。これは封止樹脂（レジン）と半導体チップ
との剥離の防止、及び外部より内部への水分の侵入を防
止するためである。
残している。これは封止樹脂（レジン）と半導体チップ
との剥離の防止、及び外部より内部への水分の侵入を防
止するためである。
【００１５】また、突起付きパターンのボンディングパ
ッドは、ボンディングだけでなく半導体チップを切断す
るとき、その切断位置の認識にも使用するが、その場
合、全く同じ形状のものを用いると、２個のうちどちら
の突起付きパターンのボンディングパッドかわからな
い。そこで、全く同形状とならないように突起を辺の別
方向に付けるようにする。
ッドは、ボンディングだけでなく半導体チップを切断す
るとき、その切断位置の認識にも使用するが、その場
合、全く同じ形状のものを用いると、２個のうちどちら
の突起付きパターンのボンディングパッドかわからな
い。そこで、全く同形状とならないように突起を辺の別
方向に付けるようにする。
【００１６】以下、本発明について、図面を参照して実
施の形態とともに詳細に説明する。
施の形態とともに詳細に説明する。
【００１７】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【００１８】
（実施形態１）図１は本発明の実施形態１による周辺パ
ッド型半導体集積回路装置の概略構成を示す平面図、図
２は図１の突起付きパターンのボンディングパッドの詳
細な構成を示す平面図、図３は実施形態１による周辺パ
ッド型半導体集積回路装置の全体概略構成を示す断面図
である。図１乃至図３において、１は半導体チップ、２
は絶縁性保護膜（例えば、ＰＩＱ等を用いる）、３は通
常のボンディングパッド、４，５は突起付きパターンの
ボンディングパッド（位置認識用マーク兼用のボンディ
ングパッド）、６はＰＩＱ２の開口部、７はリード、７
Ａはタブ、８はボンディングワイヤ、９は封止樹脂であ
る。
ッド型半導体集積回路装置の概略構成を示す平面図、図
２は図１の突起付きパターンのボンディングパッドの詳
細な構成を示す平面図、図３は実施形態１による周辺パ
ッド型半導体集積回路装置の全体概略構成を示す断面図
である。図１乃至図３において、１は半導体チップ、２
は絶縁性保護膜（例えば、ＰＩＱ等を用いる）、３は通
常のボンディングパッド、４，５は突起付きパターンの
ボンディングパッド（位置認識用マーク兼用のボンディ
ングパッド）、６はＰＩＱ２の開口部、７はリード、７
Ａはタブ、８はボンディングワイヤ、９は封止樹脂であ
る。
【００１９】図１に示すように、本実施形態１による周
辺パッド型半導体集積回路装置は、半導体チップ１の主
面上に、ワイヤーボンディング時にボンディングパッド
の位置を認識するための突起付きパターンのボンディン
グパッド４，５を所定の距離だけ離れた位置にペアで設
けられている。そして、前記突起付きパターンのボンデ
ィングパッド４，５の部分のＰＩＱ２の開口部６のそれ
ぞれの寸法は、ほぼ２００μｍ×３５０μｍとしてあ
る。この開口部６の寸法の２００μｍ×３５０μｍは、
ＰＩＱ２の開口部６の膜の厚さが１０μｍの場合におけ
るＰＩＱ２の開口部６の縁の影が、突起付きボンディン
グパッド４の位置認識用マークの認識の邪魔をしない最
小限の寸法である。また、前記突起付きパターンのボン
ディングパッド４，５は、ＰＩＱ２の開口部６の縁から
５０μｍ以上離れた位置に配設されている。
辺パッド型半導体集積回路装置は、半導体チップ１の主
面上に、ワイヤーボンディング時にボンディングパッド
の位置を認識するための突起付きパターンのボンディン
グパッド４，５を所定の距離だけ離れた位置にペアで設
けられている。そして、前記突起付きパターンのボンデ
ィングパッド４，５の部分のＰＩＱ２の開口部６のそれ
ぞれの寸法は、ほぼ２００μｍ×３５０μｍとしてあ
る。この開口部６の寸法の２００μｍ×３５０μｍは、
ＰＩＱ２の開口部６の膜の厚さが１０μｍの場合におけ
るＰＩＱ２の開口部６の縁の影が、突起付きボンディン
グパッド４の位置認識用マークの認識の邪魔をしない最
小限の寸法である。また、前記突起付きパターンのボン
ディングパッド４，５は、ＰＩＱ２の開口部６の縁から
５０μｍ以上離れた位置に配設されている。
【００２０】前記突起付きパターンのボンディングパッ
ド４，５は、例えば、図２（ａ），（ｂ）に示すよう
に、前記通常のボンディングパッド３の通常の規定寸法
（例えば、９０μｍ×９０μｍ）の大きさのパターンに
突起パターン４Ａ（例えば６０μｍ×４０μｍ），５Ａ
（例えば４０μｍ×６０μｍ）を付加したものである。
この突起付きパターンのボンディングパッド４，５は、
通常のボンディングパッド３を形成する工程で同時に作
製する。
ド４，５は、例えば、図２（ａ），（ｂ）に示すよう
に、前記通常のボンディングパッド３の通常の規定寸法
（例えば、９０μｍ×９０μｍ）の大きさのパターンに
突起パターン４Ａ（例えば６０μｍ×４０μｍ），５Ａ
（例えば４０μｍ×６０μｍ）を付加したものである。
この突起付きパターンのボンディングパッド４，５は、
通常のボンディングパッド３を形成する工程で同時に作
製する。
【００２１】前記突起付きパターンのボンディングパッ
ド４，５の突起の方向を同じにする。図１では突起パタ
ーン４Ａもしくは５Ａはそれぞれ下向きになっている。
また、前記突起付きパターンのボンディングパッド４，
５の部分のＰＩＱ２の開口部６の寸法は、ほぼ２００μ
ｍ×３５０μｍとしてある。
ド４，５の突起の方向を同じにする。図１では突起パタ
ーン４Ａもしくは５Ａはそれぞれ下向きになっている。
また、前記突起付きパターンのボンディングパッド４，
５の部分のＰＩＱ２の開口部６の寸法は、ほぼ２００μ
ｍ×３５０μｍとしてある。
【００２２】また、半導体チップ１のコーナーのＰＩＱ
２は少し残す。これは、封止樹脂（レジン）と半導体チ
ップ１の剥離防止、及び外部より内部への水分の侵入を
防止するためである。
２は少し残す。これは、封止樹脂（レジン）と半導体チ
ップ１の剥離防止、及び外部より内部への水分の侵入を
防止するためである。
【００２３】また、突起付きパターンのボンディングパ
ッド４，５は、ボンディングだけでなく半導体チップを
切断するとき、その切断位置の認識にも使用するが、そ
の場合、全く同じ形状のものを用いると、２個のうちど
ちらの突起付きパターンのボンディングパッドかわから
ない。そこで、全く同一形状とならないように、突起４
Ａもしくは５Ａを辺の別方向に付けるようにする。
ッド４，５は、ボンディングだけでなく半導体チップを
切断するとき、その切断位置の認識にも使用するが、そ
の場合、全く同じ形状のものを用いると、２個のうちど
ちらの突起付きパターンのボンディングパッドかわから
ない。そこで、全く同一形状とならないように、突起４
Ａもしくは５Ａを辺の別方向に付けるようにする。
【００２４】前述の説明からわかるように、本実施形態
１によれば、突起付きパターンのボンディングパッド
４，５を位置認識用マーク兼用のボンディングパッドと
し、該ボンディングパッド４，５の部分のＰＩＱ２の開
口部６の寸法を、ほぼ２００μｍ×３５０μｍにするこ
とにより、ＰＩＱ２の開口部６の縁の影が、突起パター
ン（位置認識用マーク）の認識の邪魔をしないので、製
品の品質を低下させることなく、位置認識用マークの認
識を確実にでき、ワイヤーボンディング装置が頻繁に停
止するのを防止することができる。
１によれば、突起付きパターンのボンディングパッド
４，５を位置認識用マーク兼用のボンディングパッドと
し、該ボンディングパッド４，５の部分のＰＩＱ２の開
口部６の寸法を、ほぼ２００μｍ×３５０μｍにするこ
とにより、ＰＩＱ２の開口部６の縁の影が、突起パター
ン（位置認識用マーク）の認識の邪魔をしないので、製
品の品質を低下させることなく、位置認識用マークの認
識を確実にでき、ワイヤーボンディング装置が頻繁に停
止するのを防止することができる。
【００２５】なお、前記ＰＩＱ２の開口部６の大きさは
製品の品質を低下させない面積であれば、２００μｍ以
上×３５０μｍ以上のものであってもよい。
製品の品質を低下させない面積であれば、２００μｍ以
上×３５０μｍ以上のものであってもよい。
【００２６】（実施形態２）図４は本発明の実施形態２
によるセンターパッド型半導体集積回路装置の概略構成
を示す平面図であり、７はリード、８はボンディングワ
イヤである。
によるセンターパッド型半導体集積回路装置の概略構成
を示す平面図であり、７はリード、８はボンディングワ
イヤである。
【００２７】本実施形態２のセンターパッド型半導体集
積回路装置は、図４に示すように、突起付きパターンの
ボンディングパッド４，５を配設するためのＰＩＱ２の
開口部６を半導体チップ１のセンターに所定の距離だけ
離した位置に２個所設けたものである。この開口部６の
寸法は、ほぼ２００μｍ×３５０μｍとしてある。この
開口部６の寸法は、製品の品質を低下させない面積であ
れば、２００μｍ以上×３５０μｍ以上のものであって
もよい。又、突起付きパターンのボンディングパッド
４，５周辺のＰＩＱ１０を残し、チップ内部への水分の
侵入を防ぐようにする。
積回路装置は、図４に示すように、突起付きパターンの
ボンディングパッド４，５を配設するためのＰＩＱ２の
開口部６を半導体チップ１のセンターに所定の距離だけ
離した位置に２個所設けたものである。この開口部６の
寸法は、ほぼ２００μｍ×３５０μｍとしてある。この
開口部６の寸法は、製品の品質を低下させない面積であ
れば、２００μｍ以上×３５０μｍ以上のものであって
もよい。又、突起付きパターンのボンディングパッド
４，５周辺のＰＩＱ１０を残し、チップ内部への水分の
侵入を防ぐようにする。
【００２８】前記以外の構成及び作用効果は前記実施形
態１と同様のものである。
態１と同様のものである。
【００２９】以上、本発明者によってなされた発明を前
記実施形態に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
記実施形態に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００３０】例えば、前記位置認識用マーク兼用のボン
ディングパッドの形状、スペース、ＰＩＱ２の開口部の
大きさ、その設置位置等は、本発明の技術思想を逸脱し
ない範囲で種々変更し得ることはいうまでもない。
ディングパッドの形状、スペース、ＰＩＱ２の開口部の
大きさ、その設置位置等は、本発明の技術思想を逸脱し
ない範囲で種々変更し得ることはいうまでもない。
【００３１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００３２】（１）突起付きパターンのボンディングパ
ッドを位置認識用マーク兼用のボンディングパッドと
し、この突起付きパターンのボンディングパッド部の絶
縁性保護膜の開口寸法を、ほぼ２００μｍ×３５０μｍ
とすることにより、絶縁性保護膜の開口部の縁の影が、
位置認識用マークの認識の邪魔をしないので、製品の品
質を低下させることなく、位置認識用マークの認識を確
実にでき、ワイヤーボンディング装置が頻繁に停止する
のを防止することができる。
ッドを位置認識用マーク兼用のボンディングパッドと
し、この突起付きパターンのボンディングパッド部の絶
縁性保護膜の開口寸法を、ほぼ２００μｍ×３５０μｍ
とすることにより、絶縁性保護膜の開口部の縁の影が、
位置認識用マークの認識の邪魔をしないので、製品の品
質を低下させることなく、位置認識用マークの認識を確
実にでき、ワイヤーボンディング装置が頻繁に停止する
のを防止することができる。
【００３３】（２）突起付きボンディングパッド所定の
距離だけ離れた位置にペアで設置したことにより、半導
体チップの向き等の認識を確実に行うことができる。
距離だけ離れた位置にペアで設置したことにより、半導
体チップの向き等の認識を確実に行うことができる。
【００３４】（３）半導体チップコーナーの保護膜（Ｐ
ＩＱ）を残し、封止樹脂（レジン）と半導体チップの剥
離を防止するとともに、外部から内部への水分の侵入を
防止することができる。
ＩＱ）を残し、封止樹脂（レジン）と半導体チップの剥
離を防止するとともに、外部から内部への水分の侵入を
防止することができる。
【図１】本発明の実施形態１による周辺パッド型半導体
集積回路装置の概略構成を示す平面図である。
集積回路装置の概略構成を示す平面図である。
【図２】本実施形態１の突起付きボンディングパッドの
詳細な構成を示す平面図である。
詳細な構成を示す平面図である。
【図３】本実施形態１による周辺パッド型半導体集積回
路装置の概略構成を示す断面図である。
路装置の概略構成を示す断面図である。
【図４】本発明の実施形態２によるセンターパッド型半
導体集積回路装置の概略構成を示す平面図である。
導体集積回路装置の概略構成を示す平面図である。
１…半導体チップ、２…ＰＩＱ、３…通常のボンディン
グパッド、４，５…突起付きパターンのボンディングパ
ッド、６…ＰＩＱの開口部、７…リード、７Ａ…タブ、
８…ボンディングワイヤ、９…封止樹脂、１０…周辺Ｐ
ＩＱ。
グパッド、４，５…突起付きパターンのボンディングパ
ッド、６…ＰＩＱの開口部、７…リード、７Ａ…タブ、
８…ボンディングワイヤ、９…封止樹脂、１０…周辺Ｐ
ＩＱ。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 紺野 順平
東京都小平市上水本町五丁目20番１号
株式会社日立製作所 半導体事業部内
(72)発明者 石井 康
東京都青梅市藤橋３丁目３番地２ 日立
東京エレクトロニクス株式会社内
(72)発明者 鈴木 一成
東京都小平市上水本町５丁目22番１号
株式会社日立マイコンシステム内
(72)発明者 増田 正親
東京都小平市上水本町五丁目20番１号
株式会社日立製作所 半導体事業部内
(56)参考文献 特開 平２−12847（ＪＰ，Ａ)
特開 平２−90634（ＪＰ，Ａ)
特開 平５−90325（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60 301
Claims (4)
- 【請求項１】 第１の辺乃至第４の辺を有する平面形状
が四角形の半導体チップと、 該半導体チップの 素子形成面上で前記第１の辺及びそれ
と対向する第２の辺それぞれに沿った位置に、ワイヤー
ボンディング時にボンディングパッドの位置を認識する
ための位置認識用マークを設けた半導体装置であって、前記第１の辺及び第２の辺それぞれに沿って形成される
複数の ボンディングパッドの内の一部のボンディングパ
ッドの通常の規定寸法の大きさのパターンに突起パター
ンを付加し、この突起付きパターンのボンディングパッ
ドを位置認識用マーク兼用のボンディングパッドとする
ものであり、 前記第１の辺に沿った方向に延在する突起パターンを有
するものを第１の位置認識用マーク兼用のボンディング
パッドとし、前記第２の辺に沿った方向に延在する突起
パターンを有するものを第２の位置認識用マーク兼用の
ボンディングパッドとし、 前記第１の位置認識用マーク兼用のボンディングパッド
の突起パターンの長さは、前記第２の位置認識用マーク
兼用のボンディングパッドの突起パターンの長さより長
く、 さらに、前記第１の位置認識用マーク兼用のボンディン
グパッドの突起パターンの幅は、前記第２の位置認識用
マーク兼用のボンディングパッドの突起パターンの幅よ
りも小さい ことを特徴とする位置認識用マーク付半導体
装置。 - 【請求項２】 前記半導体チップの素子形成面上を覆い
前記複数のボンディングパッド及び前記第１、第２の位
置認識用マーク兼用のボンディングパッドをそれぞれを
露出する絶縁膜を有し、前記絶縁膜は、前記第１、第２
の位置認識用マーク兼用のボンディングパッド及びそれ
に隣接するボンディングパッドも連続して露出するよう
に前記第１の辺及び前記第２の辺に沿って設けられた開
口を有することを特徴とする請求項１に記載の位置認識
用マーク付半導体装置。 - 【請求項３】 前記第１、第２の位置認識用マーク兼用
のボンディングパッドそれぞれの突起パターンの突出方
向を同じにしたことを特徴とする請求項１又は２に記載
の位置認識用マーク付半導体装置。 - 【請求項４】 前記第１、第２の位置認識用マーク兼用
のボンディングパッドは、前記半導体チップのコーナー
部には形成されず、かつ、前記絶縁膜の開口は、前記半
導体チップのコーナー部は露出しないように形成されて
いることを特徴とする請求項２又は３に記載の位置認識
用マーク付半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00183497A JP3535683B2 (ja) | 1997-01-09 | 1997-01-09 | 位置認識用マーク付半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00183497A JP3535683B2 (ja) | 1997-01-09 | 1997-01-09 | 位置認識用マーク付半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10199921A JPH10199921A (ja) | 1998-07-31 |
| JP3535683B2 true JP3535683B2 (ja) | 2004-06-07 |
Family
ID=11512597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00183497A Expired - Fee Related JP3535683B2 (ja) | 1997-01-09 | 1997-01-09 | 位置認識用マーク付半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3535683B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPQ611000A0 (en) * | 2000-03-09 | 2000-03-30 | Silverbrook Research Pty Ltd | Printhead alignment system |
| US6563905B1 (en) * | 2001-10-30 | 2003-05-13 | Qualcomm, Incorporated | Ball grid array X-ray orientation mark |
| JP5049573B2 (ja) * | 2006-12-12 | 2012-10-17 | 新光電気工業株式会社 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2871696B2 (ja) * | 1988-06-30 | 1999-03-17 | 日本電気株式会社 | 集積回路装置 |
| JP2621420B2 (ja) * | 1988-09-28 | 1997-06-18 | 日本電気株式会社 | 半導体装置のボンディングパッド |
| JPH0590325A (ja) * | 1991-09-27 | 1993-04-09 | Toshiba Corp | 半導体装置のボンデイングパツド |
-
1997
- 1997-01-09 JP JP00183497A patent/JP3535683B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10199921A (ja) | 1998-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3243116B2 (ja) | 半導体装置 | |
| US7170150B2 (en) | Lead frame for semiconductor package | |
| US6420790B1 (en) | Semiconductor device | |
| US20070187136A1 (en) | Printed circuit board, method of producing the same, and electronic unit | |
| JPH05144880A (ja) | 配線基板の電極構造 | |
| JP3535683B2 (ja) | 位置認識用マーク付半導体装置 | |
| JPH03153049A (ja) | 半導体装置 | |
| KR100343284B1 (ko) | 반도체소자의 본딩패드 구조체 및 그 제조방법 | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| JP2570381B2 (ja) | フレキシブルプリント基板へのｉｃチツプ搭載構造 | |
| JP3274533B2 (ja) | 半導体素子 | |
| JP2533011B2 (ja) | 表面実装型半導体装置 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| JP2602834B2 (ja) | 半導体装置 | |
| JPH11195101A (ja) | Ｉｃモジュールとそのモジュールを搭載したｉｃカード | |
| JP2725694B2 (ja) | 半導体装置用パッケージ | |
| JP3236145B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4649719B2 (ja) | 電子部品搭載用基板 | |
| JPH11260972A (ja) | 薄型半導体装置 | |
| JPH05291345A (ja) | 半導体装置 | |
| JPH0753989Y2 (ja) | Ｉｃカード用モジュール | |
| JPS5931862B2 (ja) | 半導体装置 | |
| JPH10135372A (ja) | 半導体装置 | |
| JP2963952B2 (ja) | 半導体装置 | |
| JP2968769B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040206 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040312 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |