JPH05144880A - 配線基板の電極構造 - Google Patents

配線基板の電極構造

Info

Publication number
JPH05144880A
JPH05144880A JP3332411A JP33241191A JPH05144880A JP H05144880 A JPH05144880 A JP H05144880A JP 3332411 A JP3332411 A JP 3332411A JP 33241191 A JP33241191 A JP 33241191A JP H05144880 A JPH05144880 A JP H05144880A
Authority
JP
Japan
Prior art keywords
solder
wiring board
pattern
wiring
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3332411A
Other languages
English (en)
Other versions
JP2702839B2 (ja
Inventor
Akiteru Rai
明照 頼
Keiji Yamamura
圭司 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3332411A priority Critical patent/JP2702839B2/ja
Priority to US07/978,235 priority patent/US5397864A/en
Priority to EP19920119830 priority patent/EP0543411A3/en
Publication of JPH05144880A publication Critical patent/JPH05144880A/ja
Application granted granted Critical
Publication of JP2702839B2 publication Critical patent/JP2702839B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】フリップチップボンディング方式の配線基板に
おいて、低コストで良好な形状の半田ダム構造を形成で
きる配線基板の電極構造を提供する。 【構成】各電極の配線パターン20は、所定の長さＬ１だ
け内側に引き延ばして形成されている。半田ダム用のソ
ルダーレジストは、印刷によって、配線パターン20上の
パッド部23の位置にスリット状の穴開けを行ない形成さ
れており、このとき、配線パターン20にたいして、端部
を長さＬ２だけ外側に引き延ばしている。 【効果】半田ダム構造の形成は、印刷によって行なわれ
るので、コストの低減が可能となる。また、印刷時に位
置ズレが生じて、ソルダーレジストのスリットが21’の
位置に形成されてしまっても、パッド部は半田ダム構造
を有した良好な形状である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、フリップチップ方式に
よって、電子部品を実装する配線基板に関し、特にその
電極の構造に関するものである。
【０００２】
【従来の技術】近年、半導体素子の微細化に伴ない、半
導体素子の多端子化の傾向は顕著である。そのため、半
導体チップの実装工程においては、従来のワイヤーボン
ディングによる端子接続方式では対処しきれなくなって
きており、新たにフリップチップボンディング方式が脚
光を浴びるようになった。フリップチップボンディング
方式は、図３に示すように、バンプ（突起電極）が形成
された半導体チップをフェイスダウン方式で、配線基板
に接続する方法である。同図において、12が半導体チッ
プ10の電極パッド11上に半田や金などで形成されたバン
プであり、配線基板13上の所定の配線パターン14と接続
される。15は半導体チップ10と配線基板13を固定、もし
くは信頼性を向上させるための接着剤で、樹脂などが使
用される。
【０００３】図３の構造において、一般に基板側のバン
プ接続部である配線パターン14の表面は親半田金属から
成り、その周囲は他配線パターンとの短絡及び半田の流
れ出しを防ぐため、半田に濡れないようにしておかなけ
ればならない。そのために用いられるのが、半田ダム構
造である。これは、表面が親半田性を有する配線パター
ン14上に、半田接続するパッド部だけを残してソルダー
レジスト等の絶縁膜を塗布して形成されるものである。
このソルダーレジストのパターンは、一般に印刷、また
はフォトプロセスによって形成される。図４に、半田ダ
ム構造を有する配線基板に半導体チップを実装した構造
の断面図を示す。配線パターン14上にバンプ12の接続部
分を残して、ソルダーレジスト16のパターンが形成され
ており、これによって、他の配線パターンとの短絡及び
半田の流れ出しを防止している。図５（ａ）は、配線基
板13の平面図である。複数の配線パターン14上の、バン
プの接続位置であるパッド部17を除いた部分にソルダー
レジストが塗布されている。ここでは、パッド部17の幅
Ｗは約１００μｍである。同図（ｂ）は、ソルダーレジ
スト16のパターンであり、パッド部17の部分に穴を開け
たパターンとなっている。
【０００４】
【発明が解決しようとする課題】しかしながら、印刷方
式で、ソルダーレジストを塗布して半田ダム構造を形成
する場合には、印刷時の精度の点から見て、微細なパッ
ド部を形成することは困難である。例えば、図５で示し
たソルダーレジストを印刷方式で形成したとき、印刷時
の位置ズレが１００μｍ程度生じると、図６のようにソ
ルダーレジストパターンのパッド部用の穴が、配線パタ
ーン14間に形成されてしまい、このような配線基板では
良好な実装が行なえないという問題があった。また、感
光性を有するソルダーレジストを用いて、フォトプロセ
スによって半田ダム構造を形成する場合には、精度の点
で位置ズレは問題にならないが、コストの面で非常に高
くなってしまうという欠点があった。本発明は、このよ
うな問題を解決し、配線基板上に形成される半田ダム構
造において、コストが安く、しかも、良好なパッド部を
形成できる配線基板の電極構造を提供することを目的と
する。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明の配線基板の電極構造は、フリップチップボ
ンディング方式によって、電子部品を実装するための配
線基板において、ボンディングパッド部の半田ダムを、
絶縁物のパターンをスリット状に開口して形成してい
る。そして、前記半田ダムの絶縁物のパターンは、印刷
によって形成されている。また、前記ボンディングパッ
ド部の配線が、少なくとも前記半田ダムの絶縁物の印刷
時に生じる位置ズレ量の分、内側に引き延ばされてい
る。
【０００６】
【作用】このようにすると、半田ダム形成において、印
刷時に絶縁物のパターンがどの方向に位置ズレを起こし
ても、同じ形で、しかも、相対的に同じ位置関係を持つ
パッド部が形成できるため、フリップチップボンディン
グを良好に行なうことができ、実装の信頼性の向上が図
れる。
【０００７】
【実施例】以下、本発明の実施例を図面を参照しつつ、
説明する。図１に、本発明を実施した配線基板の平面図
を示す。これは、図５（ａ）で示した配線基板を、本発
明による方式で作製したものである。同図（ａ）におい
て、配線パターン20は、ソルダーレジストの印刷によっ
て、形成されるスリット21の位置よりも内側に長さＬ１
分だけ引き延ばしておく。また、各スリット21の端部
は、配線パターン20よりもＬ２分外側に長くしている。
ここでは、Ｌ１、Ｌ２ともに１００μｍである。同図
（ｂ）は、ソルダーレジスト22のパターンである。配線
パターンと、ソルダーレジストのパターンを、上述のよ
うにしておくことにより、例えば、ソルダーレジスト22
のパターン印刷時に、１００μｍ程度位置ズレが生じて
も、そのとき形成されたスリット21’は配線パターン20
上に存し、パッド部23は全く位置ズレのないものとな
り、半導体チップの実装にはなんら支障をきたさない。
このようにして、作製された配線基板に半導体チップを
実装した構造は、図４と同様で、良好な半田ダムが形成
された配線基板上に、良好な実装がなされることにな
る。
【０００８】図２の（ａ）及び（ｂ）に、別の実施例を
示す。同図（ａ）は半田バンプを２辺に持つような半導
体チップをフリップチップボンディングするための配線
基板であり、（ｂ）は半田バンプを周辺だけでなく全面
に持つような半導体チップをフリップチップボンディン
グするための配線基板である。20は配線パターンであ
り、21はソルダーレジストのスリットである。
【０００９】
【発明の効果】以上説明したように、本発明によれば、
フリップチップボンディングの配線基板において、微細
なボンディングパッド部の半田ダムの形成を、印刷方式
で行なうことができるため、コストの低減が可能にな
る。また、印刷時、半田ダムの絶縁物のパターンが位置
ズレを生じたとしても、絶縁物と配線パターンの双方に
位置ズレ分のマージンがあらかじめ設けられているた
め、パッド部は常に良好な形状を保つことができる。従
って、半導体チップの実装の信頼性は向上する。さら
に、より高密度なパッド部を有する配線基板の形成が容
易となるという長所もある。
【図面の簡単な説明】
【図１】 本発明を実施した配線基板及びソルダーレジ
ストの平面図。
【図２】 本発明の別の実施例を示す図。
【図３】 従来のフリップチップボンディングの断面
図。
【図４】 半田ダムを形成したフリップチップボンディ
ングの断面図。
【図５】 従来の配線基板及びソルダーレジストの平面
図。
【図６】 従来の配線基板における位置ズレを示す図。
【符号の説明】
10 半導体チップ 11 電極パッド 12 バンプ 13 配線基板 14 配線パターン 15 接着剤 16 ソルダーレジスト 17 パッド部 20 配線パターン 21 スリット 21’ スリット 22 ソルダーレジスト 23 パッド部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 フリップチップボンディング方式によっ
    て、電子部品を実装するための配線基板において、 ボンディングパッド部の半田ダムを、絶縁物のパターン
    をスリット状に開口して形成したことを特徴とする配線
    基板の電極構造。
  2. 【請求項２】 前記半田ダムの絶縁物のパターンは、印
    刷によって形成されることを特徴とする請求項１に記載
    の配線基板の電極構造。
  3. 【請求項３】 前記ボンディングパッド部の配線が、少
    なくとも前記半田ダムの絶縁物の印刷時に生じる位置ズ
    レ量の分、内側に引き延ばされていることを特徴とする
    請求項１に記載の配線基板の電極構造。
JP3332411A 1991-11-20 1991-11-20 配線基板の電極構造 Expired - Fee Related JP2702839B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3332411A JP2702839B2 (ja) 1991-11-20 1991-11-20 配線基板の電極構造
US07/978,235 US5397864A (en) 1991-11-20 1992-11-18 Wiring board and a method for producing the same
EP19920119830 EP0543411A3 (en) 1991-11-20 1992-11-20 A wiring board and a method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3332411A JP2702839B2 (ja) 1991-11-20 1991-11-20 配線基板の電極構造

Publications (2)

Publication Number Publication Date
JPH05144880A true JPH05144880A (ja) 1993-06-11
JP2702839B2 JP2702839B2 (ja) 1998-01-26

Family

ID=18254672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3332411A Expired - Fee Related JP2702839B2 (ja) 1991-11-20 1991-11-20 配線基板の電極構造

Country Status (3)

Country Link
US (1) US5397864A (ja)
EP (1) EP0543411A3 (ja)
JP (1) JP2702839B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103733A (ja) * 2005-10-05 2007-04-19 Nec Electronics Corp 基板およびそれを用いた半導体装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3704864B2 (ja) 1997-02-12 2005-10-12 株式会社デンソー 半導体素子の実装構造
US6288347B1 (en) * 1997-05-30 2001-09-11 Kyocera Corporation Wiring board for flip-chip-mounting
DE69835747T2 (de) * 1997-06-26 2007-09-13 Hitachi Chemical Co., Ltd. Substrat zur montage von halbleiterchips
US6935002B1 (en) * 1997-10-13 2005-08-30 Murata Manufacturing Co., Ltd. Method of manufacturing a nonreciprocal circuit device
JP3702788B2 (ja) * 1998-07-01 2005-10-05 セイコーエプソン株式会社 半導体装置の製造方法
JP2001320168A (ja) * 2000-03-02 2001-11-16 Murata Mfg Co Ltd 配線基板およびその製造方法、ならびにそれを用いた電子装置
JP2002044836A (ja) * 2000-07-27 2002-02-08 Yazaki Corp 配線ユニット
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
JP4357817B2 (ja) * 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
CN1326432C (zh) * 2002-12-23 2007-07-11 矽统科技股份有限公司 无焊垫设计的高密度电路板及其制造方法
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US20060255473A1 (en) * 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
JP4786976B2 (ja) * 2005-09-13 2011-10-05 パナソニック株式会社 配線基板及びその製造方法、並びに半導体装置
JP5183893B2 (ja) 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP2009212501A (ja) * 2008-02-08 2009-09-17 Seiko Instruments Inc 発光デバイス及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS534468A (en) * 1976-07-02 1978-01-17 Hitachi Ltd Formation of bonding pads

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
FR2541044A1 (fr) * 1983-02-21 1984-08-17 Ebauchesfabrik Eta Ag Procede de montage d'une plaquette de circuit integre sur un substrat
US4859808A (en) * 1988-06-28 1989-08-22 Delco Electronics Corporation Electrical conductor having unique solder dam configuration
US5061988A (en) * 1990-07-30 1991-10-29 Mcdonnell Douglas Corporation Integrated circuit chip interconnect
US5288950A (en) * 1991-02-15 1994-02-22 Sumitomo Metal Mining Company Limited Flexible wiring board and method of preparing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS534468A (en) * 1976-07-02 1978-01-17 Hitachi Ltd Formation of bonding pads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103733A (ja) * 2005-10-05 2007-04-19 Nec Electronics Corp 基板およびそれを用いた半導体装置

Also Published As

Publication number Publication date
EP0543411A2 (en) 1993-05-26
US5397864A (en) 1995-03-14
JP2702839B2 (ja) 1998-01-26
EP0543411A3 (en) 1993-09-29

Similar Documents

Publication Publication Date Title
US6229711B1 (en) Flip-chip mount board and flip-chip mount structure with improved mounting reliability
JPH05144880A (ja) 配線基板の電極構造
US5214308A (en) Substrate for packaging a semiconductor device
US5563445A (en) Semiconductor device
JP5090385B2 (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
JP3679199B2 (ja) 半導体パッケージ装置
US6448504B1 (en) Printed circuit board and semiconductor package using the same
US6700204B2 (en) Substrate for accommodating passive component
JP2907168B2 (ja) 半導体装置および半導体装置と基板の接合構造
JPH10335795A (ja) プリント基板
JPH0547836A (ja) 半導体装置の実装構造
JP2001267452A (ja) 半導体装置
JP3410199B2 (ja) 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板
JP3498458B2 (ja) 混成集積回路装置
JPS58157147A (ja) 混成集積回路基板
KR19990038420A (ko) 인쇄회로기판의 랜드패턴
JPH0697634A (ja) フリップチップ用のプリント配線板
JP2002374060A (ja) 電子回路板
KR200278534Y1 (ko) 칩 크기 패키지
JPH10150065A (ja) チップサイズパッケージ
KR100395694B1 (ko) 지그재그 배열의 본딩패드를 가지는 표면 실장기판
JP3978906B2 (ja) Ｉｃパッケージ
JP2917932B2 (ja) 半導体パッケージ
KR100587389B1 (ko) 적층형 반도체 패키지
KR100196286B1 (ko) 반도체 금속 범프의 제조 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071003

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees