JPH10135372A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10135372A JPH10135372A JP8305635A JP30563596A JPH10135372A JP H10135372 A JPH10135372 A JP H10135372A JP 8305635 A JP8305635 A JP 8305635A JP 30563596 A JP30563596 A JP 30563596A JP H10135372 A JPH10135372 A JP H10135372A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- connection
- semiconductor device
- electrode pad
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 コンパクトな半導体装置１０を提供する。
【解決手段】 半導体素子１２を、その電極パッド１３
が設けられた面１２ａを絶縁基板１１に対向させて該基
板に支持する。接続端子１８に接続される導電路の接続
部２２を、基板１１の支持面１１ｂと反対側の面１１ａ
で、半導体素子１２の投影平面形状からその外方へはみ
出すことがないように、配列する。絶縁基板１１を挟ん
で互いに反対側に配置された電極パッド１３と接続部２
２とを接続する接続線２３の挿通を許す挿通部２０を、
基板１１の半導体素子１２に対応する領域に形成し、挿
通部２０を通る接続線２３を経て、電極パッド１３と、
対応する接続部２２とを接続する。接続線２３、電極パ
ッド１３、および接続部２２を覆うように、樹脂封止部
２４を設ける。
が設けられた面１２ａを絶縁基板１１に対向させて該基
板に支持する。接続端子１８に接続される導電路の接続
部２２を、基板１１の支持面１１ｂと反対側の面１１ａ
で、半導体素子１２の投影平面形状からその外方へはみ
出すことがないように、配列する。絶縁基板１１を挟ん
で互いに反対側に配置された電極パッド１３と接続部２
２とを接続する接続線２３の挿通を許す挿通部２０を、
基板１１の半導体素子１２に対応する領域に形成し、挿
通部２０を通る接続線２３を経て、電極パッド１３と、
対応する接続部２２とを接続する。接続線２３、電極パ
ッド１３、および接続部２２を覆うように、樹脂封止部
２４を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＩＣチップ
のような半導体素子が組み込まれたＩＣパッケージ等の
半導体装置に関し、特にコンパクト化を図るのに好適な
半導体装置に関する。
のような半導体素子が組み込まれたＩＣパッケージ等の
半導体装置に関し、特にコンパクト化を図るのに好適な
半導体装置に関する。
【０００２】
【従来の技術】ＩＣパッケージのような半導体装置で
は、一般的には、ＩＣチップがその電極パッドを絶縁基
板に向き合う側と反対の側へ向けて、この基板に固定さ
れている。基板のＩＣチップが固定される側の面には、
各電極パッドに対応して配列される接続部が設けられて
いる。また基板のいずれか一方の面には、例えば部品搭
載用パッド、電気特性測定用パッド、外部接線端子等が
設けられている。各接続部は、基板に組み込まれた導電
路を経て、対応する接続端子に接続されている。ＩＣチ
ップの各電極パッドは、基板の同じ側に設けられた対応
する各接続部にボンディングワイヤのような接続線を経
て、接続される。これにより、各電極パッドは、対応す
る接続端子に接続されている。このＩＣチップおよび接
続線等を水分から遮断し、また接続線を機械的損傷から
保護するために、接続線、この接続線の接続点となるＩ
Ｃチップの電極パッド、および導電路の接続部を覆うよ
うに、合成樹脂材料から成る樹脂封止部が設けられてい
る。
は、一般的には、ＩＣチップがその電極パッドを絶縁基
板に向き合う側と反対の側へ向けて、この基板に固定さ
れている。基板のＩＣチップが固定される側の面には、
各電極パッドに対応して配列される接続部が設けられて
いる。また基板のいずれか一方の面には、例えば部品搭
載用パッド、電気特性測定用パッド、外部接線端子等が
設けられている。各接続部は、基板に組み込まれた導電
路を経て、対応する接続端子に接続されている。ＩＣチ
ップの各電極パッドは、基板の同じ側に設けられた対応
する各接続部にボンディングワイヤのような接続線を経
て、接続される。これにより、各電極パッドは、対応す
る接続端子に接続されている。このＩＣチップおよび接
続線等を水分から遮断し、また接続線を機械的損傷から
保護するために、接続線、この接続線の接続点となるＩ
Ｃチップの電極パッド、および導電路の接続部を覆うよ
うに、合成樹脂材料から成る樹脂封止部が設けられてい
る。
【０００３】
【発明が解決しようとする課題】ところで、上記のよう
な従来の半導体装置では、接続線を経てＩＣチップの電
極パッドに接続される導電路の接続部が、ＩＣチップの
外方周辺部に位置するように配列されていることから、
樹脂封止部に覆われる各接続線は、ＩＣチップの外方へ
大きくはみ出す。そのため、これらの接続線および接続
部を覆う樹脂封止部も、ＩＣチップの周辺部から大きく
はみ出すこととなり、基板寸法の縮小化すなわち半導体
装置の小型化を図る上で、大きな障害となっていた。
な従来の半導体装置では、接続線を経てＩＣチップの電
極パッドに接続される導電路の接続部が、ＩＣチップの
外方周辺部に位置するように配列されていることから、
樹脂封止部に覆われる各接続線は、ＩＣチップの外方へ
大きくはみ出す。そのため、これらの接続線および接続
部を覆う樹脂封止部も、ＩＣチップの周辺部から大きく
はみ出すこととなり、基板寸法の縮小化すなわち半導体
装置の小型化を図る上で、大きな障害となっていた。
【０００４】
【課題を解決するための手段】本発明は、以上の点を解
決するために、次の構成を採用する。 〈構成〉本発明に係る半導体装置では、電極パッドが一
方の面に形成された半導体素子は、その電極パッドが設
けられた面を絶縁基板に対向させて該基板に支持されて
いる。また、取付け部となる接続端子に接続される導電
路の接続部は、基板の半導体素子を支持する面と反対側
の面で、半導体素子の投影平面形状からその外方へはみ
出すことがないように、この半導体素子に対応する領域
に配列されている。さらに、絶縁基板を挟んでその両側
に分かれて配置された電極パッドとこの電極パッドに対
応する接続部とを接続するための接続線の挿通を許す挿
通部が、基板の半導体素子に対応する領域に形成されて
おり、この挿通部を経る接続線を経て、半導体素子の電
極パッドと、対応する接続部とが接続されている。これ
ら、接続線、この接続線の接続点となるＩＣチップの電
極パッド、および導電路の接続部を覆うように、合成樹
脂材料から成る樹脂封止部が設けられる。
決するために、次の構成を採用する。 〈構成〉本発明に係る半導体装置では、電極パッドが一
方の面に形成された半導体素子は、その電極パッドが設
けられた面を絶縁基板に対向させて該基板に支持されて
いる。また、取付け部となる接続端子に接続される導電
路の接続部は、基板の半導体素子を支持する面と反対側
の面で、半導体素子の投影平面形状からその外方へはみ
出すことがないように、この半導体素子に対応する領域
に配列されている。さらに、絶縁基板を挟んでその両側
に分かれて配置された電極パッドとこの電極パッドに対
応する接続部とを接続するための接続線の挿通を許す挿
通部が、基板の半導体素子に対応する領域に形成されて
おり、この挿通部を経る接続線を経て、半導体素子の電
極パッドと、対応する接続部とが接続されている。これ
ら、接続線、この接続線の接続点となるＩＣチップの電
極パッド、および導電路の接続部を覆うように、合成樹
脂材料から成る樹脂封止部が設けられる。
【０００５】〈作用〉本発明に係る半導体装置では、接
続端子に接続される導電路の接続部は、基板の半導体素
子を支持する面と反対側の面で、半導体素子に対応する
領域に配列されており、基板の半導体素子に対応する領
域に設けられた挿通部を通る接続線を経て、半導体素子
の電極パッドとこの電極パッドに対応する接続部とが接
続される。従って、電極パッドから接続部へ伸びる接続
線は、半導体素子の外方へ従来における程に大きく伸長
することはなく、この接続線および該接続線が接続され
る導電路の接続部を覆う樹脂封止部を、半導体素子から
その外方周部へ従来のように大きく張り出させることな
く、所定の必要部分を封止することができる。
続端子に接続される導電路の接続部は、基板の半導体素
子を支持する面と反対側の面で、半導体素子に対応する
領域に配列されており、基板の半導体素子に対応する領
域に設けられた挿通部を通る接続線を経て、半導体素子
の電極パッドとこの電極パッドに対応する接続部とが接
続される。従って、電極パッドから接続部へ伸びる接続
線は、半導体素子の外方へ従来における程に大きく伸長
することはなく、この接続線および該接続線が接続され
る導電路の接続部を覆う樹脂封止部を、半導体素子から
その外方周部へ従来のように大きく張り出させることな
く、所定の必要部分を封止することができる。
【０００６】
【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。 〈具体例１〉図１は、本発明に係る半導体装置の具体例
を概略的に示す断面図である。本発明に係る半導体装置
１０は、図１に示されているように、絶縁基板１１と、
絶縁基板１１に支持される例えばＩＣチップからなる半
導体素子１２とを備える。半導体素子１２の一方の面１
２ａには、接続部となる複数の電極パッド１３が設けら
れている。
について詳細に説明する。 〈具体例１〉図１は、本発明に係る半導体装置の具体例
を概略的に示す断面図である。本発明に係る半導体装置
１０は、図１に示されているように、絶縁基板１１と、
絶縁基板１１に支持される例えばＩＣチップからなる半
導体素子１２とを備える。半導体素子１２の一方の面１
２ａには、接続部となる複数の電極パッド１３が設けら
れている。
【０００７】図２および図３は、絶縁基板１１を示すそ
れぞれ平面図および断面図である。絶縁基板１１の一方
の面１１ａには、半導体素子１２を支持する絶縁基板１
１の中央部分から外周部分に伸びる導電パターン部分１
４ａが形成されている。図２には、図面の簡素化のため
に、その一部のみが示され、その他が省略されている。
れぞれ平面図および断面図である。絶縁基板１１の一方
の面１１ａには、半導体素子１２を支持する絶縁基板１
１の中央部分から外周部分に伸びる導電パターン部分１
４ａが形成されている。図２には、図面の簡素化のため
に、その一部のみが示され、その他が省略されている。
【０００８】また、図１および図３に示すように、絶縁
基板１１の他方の面１１ｂには、導電パターン部分１４
ａに対応する導電パターン部分１４ｂが形成されてい
る。互いに対応する両導電パターン部分１４ａおよび１
４ｂは、従来よく知られるように、絶縁基板１１を貫通
するスルーホール１６の内壁部に例えばメッキ法により
形成された金属膜からなる導電部分１７を経て、相互に
接続されている。図１に示す例では、絶縁基板１１の一
方の面１１ａには、対応する各導電パターン部分１４ａ
から伸長し、図示しない例えばプリント配線板のような
配線ボードへの取付部となる接続ピンからなる接続端子
１８が設けられている。両導電パターン部分１４ａおよ
び１４ｂの所定部分は、従来よく知られた絶縁膜からな
るソルダーレジストと呼ばれる保護膜１９により、覆わ
れている。
基板１１の他方の面１１ｂには、導電パターン部分１４
ａに対応する導電パターン部分１４ｂが形成されてい
る。互いに対応する両導電パターン部分１４ａおよび１
４ｂは、従来よく知られるように、絶縁基板１１を貫通
するスルーホール１６の内壁部に例えばメッキ法により
形成された金属膜からなる導電部分１７を経て、相互に
接続されている。図１に示す例では、絶縁基板１１の一
方の面１１ａには、対応する各導電パターン部分１４ａ
から伸長し、図示しない例えばプリント配線板のような
配線ボードへの取付部となる接続ピンからなる接続端子
１８が設けられている。両導電パターン部分１４ａおよ
び１４ｂの所定部分は、従来よく知られた絶縁膜からな
るソルダーレジストと呼ばれる保護膜１９により、覆わ
れている。
【０００９】絶縁基板１１の中央部には、図２に示す例
では、矩形平面形状を有する半導体素子１２が配置され
ている。この半導体素子１２の４辺に沿って、長溝２０
が形成されている。各長溝は、絶縁基板１１をその板厚
方向へ貫通して形成されている。半導体素子１２は、そ
の電極パッド１３が長溝２０内に露出するように、電極
パッド１３が設けられた一方の面１２ａを絶縁基板１１
の他方の面１１ｂに対向させて配置され、その中央部で
接着剤２１を介して、絶縁基板１１の中央部に固定され
ている。
では、矩形平面形状を有する半導体素子１２が配置され
ている。この半導体素子１２の４辺に沿って、長溝２０
が形成されている。各長溝は、絶縁基板１１をその板厚
方向へ貫通して形成されている。半導体素子１２は、そ
の電極パッド１３が長溝２０内に露出するように、電極
パッド１３が設けられた一方の面１２ａを絶縁基板１１
の他方の面１１ｂに対向させて配置され、その中央部で
接着剤２１を介して、絶縁基板１１の中央部に固定され
ている。
【００１０】絶縁基板１１の長溝２０で取り巻かれた内
方領域には、各長溝２０に沿って、この長溝２０に露出
する各電極パッド１３に対応して、接続部２２が配列さ
れている。図１に明確に示されているように、絶縁基板
１１の他方の面１１ｂの側で長溝２０に露出するように
配置された半導体素子１２の電極パッド１３と、絶縁基
板１１の一方の面１１ａの側で電極パッド１３に対応し
て配列された各接続部２２との間には、長溝２０内を絶
縁基板１１の板厚方向へ貫通する接続線たるボンデイン
グワイヤ２３が配置されている。
方領域には、各長溝２０に沿って、この長溝２０に露出
する各電極パッド１３に対応して、接続部２２が配列さ
れている。図１に明確に示されているように、絶縁基板
１１の他方の面１１ｂの側で長溝２０に露出するように
配置された半導体素子１２の電極パッド１３と、絶縁基
板１１の一方の面１１ａの側で電極パッド１３に対応し
て配列された各接続部２２との間には、長溝２０内を絶
縁基板１１の板厚方向へ貫通する接続線たるボンデイン
グワイヤ２３が配置されている。
【００１１】従って、半導体素子１２の各電極パッド１
３は、この半導体素子１２が配置された絶縁基板１１の
一側と反対側の面１１ａ上の半導体素子１２に対応する
領域内に配列されかつそれぞれに対応する接続部２２
に、ボンデイングワイヤ２３を介して接続されている。
また、ボンデイングポストたる各接続部２２は、これか
ら伸長する導電パターン部分１４ａ、該導電パターン部
分１４ａに接続された導電部分１７および該導電部分１
７に接続された導電パターン部分１４ｂからなる各導電
路１４ａ、１７および１４ｂを経て、それぞれに対応す
る接続端子１８に電気的に接続されている。
３は、この半導体素子１２が配置された絶縁基板１１の
一側と反対側の面１１ａ上の半導体素子１２に対応する
領域内に配列されかつそれぞれに対応する接続部２２
に、ボンデイングワイヤ２３を介して接続されている。
また、ボンデイングポストたる各接続部２２は、これか
ら伸長する導電パターン部分１４ａ、該導電パターン部
分１４ａに接続された導電部分１７および該導電部分１
７に接続された導電パターン部分１４ｂからなる各導電
路１４ａ、１７および１４ｂを経て、それぞれに対応す
る接続端子１８に電気的に接続されている。
【００１２】半導体素子１２の電極パッド１３、ボンデ
イングワイヤ２３および接続部２２を保護するために、
これらを封止する従来におけると同様な合成樹脂材料か
らなる封止部２４が設けられている。また、封止部２４
の形成時におけるはみ出しを防止するためのダム２５
が、図２に示すように、半導体素子１２の領域を取り巻
くように、絶縁基板１１の一方の面１１ａに形成されて
いる。
イングワイヤ２３および接続部２２を保護するために、
これらを封止する従来におけると同様な合成樹脂材料か
らなる封止部２４が設けられている。また、封止部２４
の形成時におけるはみ出しを防止するためのダム２５
が、図２に示すように、半導体素子１２の領域を取り巻
くように、絶縁基板１１の一方の面１１ａに形成されて
いる。
【００１３】本発明に係る半導体装置１０では、半導体
素子１２の各電極パッド１３にボンデイングワイヤ２３
を介して接続される各導電路１４ａ、１７および１４ｂ
の接続部２２は、半導体素子１２に対応する領域内に配
列されおり、両者１３および２２を接続するボンデイン
グワイヤ２３は、絶縁基板１１を貫通する長溝２０を経
ることにより、半導体素子１２の平面形状で見てその外
方へ大きく張り出すことなく、電極パッド１３および接
続部２２を接続する。そのため、電極パッド１３、ボン
デイングワイヤ２３および接続部２２を封止するための
封止部２４として、従来におけるような半導体素子１２
の平面形状を大きく越えてはみ出る封止部を用いること
なく、これら部材を従来に比較してコンパクトな面積の
封止部２４により、好適に保護することができる。
素子１２の各電極パッド１３にボンデイングワイヤ２３
を介して接続される各導電路１４ａ、１７および１４ｂ
の接続部２２は、半導体素子１２に対応する領域内に配
列されおり、両者１３および２２を接続するボンデイン
グワイヤ２３は、絶縁基板１１を貫通する長溝２０を経
ることにより、半導体素子１２の平面形状で見てその外
方へ大きく張り出すことなく、電極パッド１３および接
続部２２を接続する。そのため、電極パッド１３、ボン
デイングワイヤ２３および接続部２２を封止するための
封止部２４として、従来におけるような半導体素子１２
の平面形状を大きく越えてはみ出る封止部を用いること
なく、これら部材を従来に比較してコンパクトな面積の
封止部２４により、好適に保護することができる。
【００１４】従って、封止部２４のコンパクト化を図る
ことにより、絶縁基板１１の平面形状の縮小化を図るこ
とができることから、半導体装置１０の全体的なコンパ
クト化が可能となる。また、コンパクト化による材料の
削減によるコストダウンを期待することができる。
ことにより、絶縁基板１１の平面形状の縮小化を図るこ
とができることから、半導体装置１０の全体的なコンパ
クト化が可能となる。また、コンパクト化による材料の
削減によるコストダウンを期待することができる。
【００１５】図４は、本発明の他の例を概略的に示す図
１と同様な図面である。図４に示す半導体装置１０で
は、絶縁基板１１として、複数の積層１１Ａおよび１１
Ｂを有し、各層間に前記したと同様な導電路１４ａ、１
７および１４ｂが組み込まれた多層構造の絶縁基板１１
が採用されており、図１に示した例におけると同様な機
能部分には、同じ参照符号が付されている。
１と同様な図面である。図４に示す半導体装置１０で
は、絶縁基板１１として、複数の積層１１Ａおよび１１
Ｂを有し、各層間に前記したと同様な導電路１４ａ、１
７および１４ｂが組み込まれた多層構造の絶縁基板１１
が採用されており、図１に示した例におけると同様な機
能部分には、同じ参照符号が付されている。
【００１６】この例では、絶縁基板１１の基層１１Ａ
に、半導体素子１２の４辺に沿う長溝２０が形成されて
おり、基層１１Ａの半導体素子１２と反対側の面上にお
ける４つの長溝２０により取り巻かれた領域に、接続部
２２が設けられている。絶縁基板１１に向き合う半導体
素子１２の電極パッド１３と、これに対応する接続部２
２とを接続するボンデイングワイヤ２３は、図１に示し
た例におけると同様に、長溝２０を挿通して、配置され
ている。
に、半導体素子１２の４辺に沿う長溝２０が形成されて
おり、基層１１Ａの半導体素子１２と反対側の面上にお
ける４つの長溝２０により取り巻かれた領域に、接続部
２２が設けられている。絶縁基板１１に向き合う半導体
素子１２の電極パッド１３と、これに対応する接続部２
２とを接続するボンデイングワイヤ２３は、図１に示し
た例におけると同様に、長溝２０を挿通して、配置され
ている。
【００１７】ボンデイングワイヤ２３の長溝２０への挿
通作業を容易とし、絶縁基板１１における長溝２０の両
縁部でのボンデイングワイヤ２３への損傷を防止するた
めに、基層１１Ａにおける接続部２２が設けられた面に
は、長溝２０の両縁部における角を落とすために、接続
部２２が設けられた面の外方へ開拡するテーパ２０Ａが
付されている。
通作業を容易とし、絶縁基板１１における長溝２０の両
縁部でのボンデイングワイヤ２３への損傷を防止するた
めに、基層１１Ａにおける接続部２２が設けられた面に
は、長溝２０の両縁部における角を落とすために、接続
部２２が設けられた面の外方へ開拡するテーパ２０Ａが
付されている。
【００１８】基層１１Ａ上の絶縁層１１Ｂには導電路の
一部となる導電部分１７がいわゆるサーフェイスブライ
ンドホールとして、絶縁層１１Ｂの表面に突出し、その
突出端面に、接続端子１８として、はんだボール１８が
接続されている。
一部となる導電部分１７がいわゆるサーフェイスブライ
ンドホールとして、絶縁層１１Ｂの表面に突出し、その
突出端面に、接続端子１８として、はんだボール１８が
接続されている。
【００１９】図４に示すような導電路１４ａ、１４ｂお
よび１７が組み込まれた多層構造基板からなる絶縁基板
１１を備える半導体装置１０においても、接続部２２を
半導体素子１２に対応する領域内に配置し、電極パッド
１３および接続部２２を接続するボンデイングワイヤ２
３を、絶縁基板１１を貫通する長溝２０を挿通させるこ
とにより、半導体素子１２の平面形状で見てその外方へ
大きく張り出すことなく、電極パッド１３および接続部
２２を接続することができる。従って、電極パッド１
３、ボンデイングワイヤ２３および接続部２２および半
導体素子１２自体をも、従来におけるような半導体素子
１２の平面形状を大きく越えてはみ出させることなく、
従来に比較してコンパクな封止部２４で、好適に保護す
ることができる。
よび１７が組み込まれた多層構造基板からなる絶縁基板
１１を備える半導体装置１０においても、接続部２２を
半導体素子１２に対応する領域内に配置し、電極パッド
１３および接続部２２を接続するボンデイングワイヤ２
３を、絶縁基板１１を貫通する長溝２０を挿通させるこ
とにより、半導体素子１２の平面形状で見てその外方へ
大きく張り出すことなく、電極パッド１３および接続部
２２を接続することができる。従って、電極パッド１
３、ボンデイングワイヤ２３および接続部２２および半
導体素子１２自体をも、従来におけるような半導体素子
１２の平面形状を大きく越えてはみ出させることなく、
従来に比較してコンパクな封止部２４で、好適に保護す
ることができる。
【００２０】図５は、図４に示した半導体装置１０の絶
縁基板１１の製造工程を示す図面である。図５に示すよ
うに、多数の接続部２２および該接続部から伸びる導電
路（１４ａ、１４ｂおよび１７）が組み込まれた多層構
造の絶縁基板１１を一枚の絶縁ボードＡに連続的に形成
する。また、各半導体装置１０の部分ごとに、４つの長
溝２０を形成する。
縁基板１１の製造工程を示す図面である。図５に示すよ
うに、多数の接続部２２および該接続部から伸びる導電
路（１４ａ、１４ｂおよび１７）が組み込まれた多層構
造の絶縁基板１１を一枚の絶縁ボードＡに連続的に形成
する。また、各半導体装置１０の部分ごとに、４つの長
溝２０を形成する。
【００２１】続いて、各半導体装置１０の部分ごとに、
長溝２０を経るボンデイングワイヤ２３が配線され、そ
の後、封止部２４の形成のために、樹脂封止が行われ
る。この樹脂封止に際し、絶縁基板１１の絶縁層１１Ｂ
上に露出する導電部分１７のブラインドサーフェイス面
を耐熱シートにより保護することが望ましい。この耐熱
シートの保護により、その被保護面への損傷が防止され
ることから、ボール１８の接続を確実かつ容易に行うこ
とができる。その後、絶縁ボートＡから半導体装置１０
の各部分を分離することにより、多数の半導体装置１０
が効率的に製造される。
長溝２０を経るボンデイングワイヤ２３が配線され、そ
の後、封止部２４の形成のために、樹脂封止が行われ
る。この樹脂封止に際し、絶縁基板１１の絶縁層１１Ｂ
上に露出する導電部分１７のブラインドサーフェイス面
を耐熱シートにより保護することが望ましい。この耐熱
シートの保護により、その被保護面への損傷が防止され
ることから、ボール１８の接続を確実かつ容易に行うこ
とができる。その後、絶縁ボートＡから半導体装置１０
の各部分を分離することにより、多数の半導体装置１０
が効率的に製造される。
【００２２】図６は、本発明に係る半導体装置のさらに
他の例を概略的に示す絶縁基板の平面図である。図１な
いし図５では、ボンデイングワイヤ２３を絶縁基板１１
の板厚方向へ挿通させるために、絶縁基板１１に長溝２
０を形成した例について説明したが、この長溝２０から
なる挿通部に代えて、図６に示すように絶縁基板１１の
縁部に解放する切り欠き部２０を形成し、この切り欠き
部をボンデイングワイヤ２３のための挿通部２０とする
ことができる。
他の例を概略的に示す絶縁基板の平面図である。図１な
いし図５では、ボンデイングワイヤ２３を絶縁基板１１
の板厚方向へ挿通させるために、絶縁基板１１に長溝２
０を形成した例について説明したが、この長溝２０から
なる挿通部に代えて、図６に示すように絶縁基板１１の
縁部に解放する切り欠き部２０を形成し、この切り欠き
部をボンデイングワイヤ２３のための挿通部２０とする
ことができる。
【００２３】図６に示す例では、各導電路（１４ａ、１
４ｂおよび１７）に対応する接続部２２は、絶縁基板１
１の２方向の縁部に整列して配置され、この接続部２２
の配列に対応して２つの切り欠き部からなる挿通部２０
が形成されている。もちろん、切り欠き部からなる挿通
部２０を、図１ないし図５に示したような例では、接続
部２２の配列に対応して絶縁基板１１の４つの縁部に形
成することができる。
４ｂおよび１７）に対応する接続部２２は、絶縁基板１
１の２方向の縁部に整列して配置され、この接続部２２
の配列に対応して２つの切り欠き部からなる挿通部２０
が形成されている。もちろん、切り欠き部からなる挿通
部２０を、図１ないし図５に示したような例では、接続
部２２の配列に対応して絶縁基板１１の４つの縁部に形
成することができる。
【００２４】図６に示した絶縁基板１１は、個々に分離
して形成されていることから、製造工程における取り扱
いを容易とするために、複数の絶縁基板１１を保持する
耐熱性テープ２６を用いることが望ましい。耐熱性テー
プ２６には、各絶縁基板１１の切り欠き部２０および接
続部２２の列に対応した位置に、これらを露出させる開
口２７が形成されている。開口２７は、所定の間隔をお
いて、連続的に形成されている。耐熱性テープ２６の一
方の面には剥離可能の接着剤層が形成されており、これ
により、各開口２７に対応するように、複数の絶縁基板
１１が１本の耐熱性テープ２６にそれぞれ剥離可能に保
持される。
して形成されていることから、製造工程における取り扱
いを容易とするために、複数の絶縁基板１１を保持する
耐熱性テープ２６を用いることが望ましい。耐熱性テー
プ２６には、各絶縁基板１１の切り欠き部２０および接
続部２２の列に対応した位置に、これらを露出させる開
口２７が形成されている。開口２７は、所定の間隔をお
いて、連続的に形成されている。耐熱性テープ２６の一
方の面には剥離可能の接着剤層が形成されており、これ
により、各開口２７に対応するように、複数の絶縁基板
１１が１本の耐熱性テープ２６にそれぞれ剥離可能に保
持される。
【００２５】複数の絶縁基板１１を耐熱性テープ２６に
所定間隔で付着させるために、図７に示すように、所定
間隔で絶縁基板１１を収容するための収容口２８が設け
られたトレー２９を用いることができる。絶縁基板１１
の一方の面１１ａを上にして、それぞれの収容口２８に
各絶縁基板１１を配置することにより、複数の絶縁基板
１１を開口２７列に対応した所定間隔に整列させること
ができる。従って、収容口２８に収容された絶縁基板１
１に耐熱性テープ２６の接着面を押し付けることによ
り、複数の絶縁基板１１を正確な間隔位置で耐熱性テー
プ２６に付着させることができ、これにより耐熱性テー
プ２６への絶縁基板１１の付着作業を容易に行うことが
できる。
所定間隔で付着させるために、図７に示すように、所定
間隔で絶縁基板１１を収容するための収容口２８が設け
られたトレー２９を用いることができる。絶縁基板１１
の一方の面１１ａを上にして、それぞれの収容口２８に
各絶縁基板１１を配置することにより、複数の絶縁基板
１１を開口２７列に対応した所定間隔に整列させること
ができる。従って、収容口２８に収容された絶縁基板１
１に耐熱性テープ２６の接着面を押し付けることによ
り、複数の絶縁基板１１を正確な間隔位置で耐熱性テー
プ２６に付着させることができ、これにより耐熱性テー
プ２６への絶縁基板１１の付着作業を容易に行うことが
できる。
【００２６】耐熱性テープ２６により保持された絶縁基
板１１には、図８に示されているように、半導体素子１
２が、その電極パッド１３を絶縁基板１１に向けるよう
に、接着剤２１を介して絶縁基板１１上に固定される。
また、耐熱性テープ２６の開口２７を経て、電極パッド
１３と、絶縁基板１１の接続部２２とが、ボンデイング
ワイヤ２３で接続される。
板１１には、図８に示されているように、半導体素子１
２が、その電極パッド１３を絶縁基板１１に向けるよう
に、接着剤２１を介して絶縁基板１１上に固定される。
また、耐熱性テープ２６の開口２７を経て、電極パッド
１３と、絶縁基板１１の接続部２２とが、ボンデイング
ワイヤ２３で接続される。
【００２７】その後、例えば図８に示されるように、突
出可能の押し出しピン３０が組み込まれた金型３１Ａお
よび３１Ｂを用いて、図４に示したと同様な封止部２４
が形成される。封止部２４の樹脂形成に際し、耐熱性テ
ープ２６の開口２７を経て、樹脂材料の注入が行われ
る。また、耐熱性テープ２６の絶縁基板１１（１１Ｂ）
を覆う部分は、導電部分１７の露出部を覆うことによ
り、この露出部の回りに樹脂材料のバリの発生を防止す
る。従って、封止部２４の形成後、接続端子であるボー
ル１８の接着作業に先立つバリ取り作業が不要となり、
接続端子の形成工程の簡素化を図ることができる。
出可能の押し出しピン３０が組み込まれた金型３１Ａお
よび３１Ｂを用いて、図４に示したと同様な封止部２４
が形成される。封止部２４の樹脂形成に際し、耐熱性テ
ープ２６の開口２７を経て、樹脂材料の注入が行われ
る。また、耐熱性テープ２６の絶縁基板１１（１１Ｂ）
を覆う部分は、導電部分１７の露出部を覆うことによ
り、この露出部の回りに樹脂材料のバリの発生を防止す
る。従って、封止部２４の形成後、接続端子であるボー
ル１８の接着作業に先立つバリ取り作業が不要となり、
接続端子の形成工程の簡素化を図ることができる。
【００２８】
【発明の効果】本発明に係る半導体装置では、前記した
ように、接続線を経て電極パッドに接続される導電路の
接続部は、半導体素子領域内に配置されていることか
ら、電極パッドから挿通部を経て、この接続部へ伸びる
接続線が、半導体素子の外方周部へ従来における程に大
きく伸長することはない。従って、本発明によれば、接
続線および該接続線が接続される導電路の接続部を覆う
樹脂封止部が、半導体素子からその外方周部へ従来のよ
うに大きく張り出すことがないことから、樹脂封止部の
コンパクト化を図り、基板の平面形状のコンパクト化を
図ることができ、これにより半導体装置のコンパクト化
を達成することができる。
ように、接続線を経て電極パッドに接続される導電路の
接続部は、半導体素子領域内に配置されていることか
ら、電極パッドから挿通部を経て、この接続部へ伸びる
接続線が、半導体素子の外方周部へ従来における程に大
きく伸長することはない。従って、本発明によれば、接
続線および該接続線が接続される導電路の接続部を覆う
樹脂封止部が、半導体素子からその外方周部へ従来のよ
うに大きく張り出すことがないことから、樹脂封止部の
コンパクト化を図り、基板の平面形状のコンパクト化を
図ることができ、これにより半導体装置のコンパクト化
を達成することができる。
【図１】本発明に係る半導体装置を概略的に示す断面図
である。
である。
【図２】図１に示した半導体装置の絶縁基板を概略的に
示す平面図である。
示す平面図である。
【図３】図２に示した絶縁基板の断面図である。
【図４】本発明に係る半導体装置の他の例を概略的に示
す図１と同様な図面である。
す図１と同様な図面である。
【図５】図４に示した半導体装置の絶縁基板の製造工程
を示す絶縁ボードの平面図である。
を示す絶縁ボードの平面図である。
【図６】本発明に係る半導体装置のさらに他の例を概略
的に示す絶縁基板の平面図である。
的に示す絶縁基板の平面図である。
【図７】図６に示した半導体装置の製造工程に使用され
るトレーの斜視図である。
るトレーの斜視図である。
【図８】図６に示した絶縁基板を用いた半導体装置の一
製造工程を示す断面図である。
製造工程を示す断面図である。
１０ 半導体装置 １１ 絶縁基板 １２ 半導体素子 １３ 電極パッド １４ａ、１４ｂ、１７ 導電路 １８ 接続端子 ２０ 挿通部（長溝、切り欠き部） ２２ 接続部 ２３ 接続線（ボンデイングワイヤ） ２４ 封止部
Claims (6)
- 【請求項１】 電極パッドが一方の面に形成された半導
体素子と、前記一方の面が対向する面の側で前記半導体
素子を支持する絶縁基板と、該絶縁基板の一方または他
方のいずれか一方の面に形成され、配線ボードへの取付
け部となる、前記電極パッドに対応する接続端子と、前
記絶縁基板の前記半導体素子を支持する面と反対側の面
に前記半導体素子に対応する領域内で前記電極パッドに
対応して配列される接続部を有し、該接続部から対応す
る前記接続端子にそれぞれ伸びる導電路と、互いに対応
する前記電極パッドと前記接続部とを接続するための接
続線と、該接続線による前記電極パッドと前記接続部と
の接続のために、前記絶縁基板の板厚方向への前記接続
線の挿通を許すべく前記絶縁基板の前記半導体に対応す
る領域に設けられる挿通部と、前記接続線および該接続
線が接続される前記電極パッドおよび前記接続部を全体
的に封止する封止部とを含む半導体装置。 - 【請求項２】 前記挿通部は、前記絶縁基板を板厚方向
へ貫通する貫通孔から成る請求項１記載の半導体装置。 - 【請求項３】 前記半導体素子は四辺によって規定され
る全体に矩形平面形状を有し、前記貫通孔は前記半導体
素子の４辺に沿って配置された４つの長溝から成り、前
記絶縁基板の前記各長溝で取り巻かれた領域に前記接続
部が前記四辺に沿って配列されていることを特徴とする
請求項２記載の半導体装置。 - 【請求項４】 前記絶縁基板の前記接続部が設けられた
面における前記各長溝の両側縁部には、該溝の外方へ開
拡するテーパが付されていることを特徴とする請求項３
記載の半導体装置。 - 【請求項５】 前記挿通部は、前記絶縁基板の縁部に設
けられた凹状の切り欠き部から成る請求項１記載の半導
体装置。 - 【請求項６】 前記絶縁基板は、前記導電路が多層に組
み込まれた多層構造を有することを特徴とする請求項１
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8305635A JPH10135372A (ja) | 1996-10-31 | 1996-10-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8305635A JPH10135372A (ja) | 1996-10-31 | 1996-10-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135372A true JPH10135372A (ja) | 1998-05-22 |
Family
ID=17947512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8305635A Pending JPH10135372A (ja) | 1996-10-31 | 1996-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10135372A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007133617A (ja) * | 2005-11-09 | 2007-05-31 | Taisei Plas Co Ltd | Ｉｃタグ及びその製造方法 |
| JP2007266567A (ja) * | 2006-03-29 | 2007-10-11 | Hynix Semiconductor Inc | 高速及び高性能の半導体パッケージ |
-
1996
- 1996-10-31 JP JP8305635A patent/JPH10135372A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007133617A (ja) * | 2005-11-09 | 2007-05-31 | Taisei Plas Co Ltd | Ｉｃタグ及びその製造方法 |
| JP2007266567A (ja) * | 2006-03-29 | 2007-10-11 | Hynix Semiconductor Inc | 高速及び高性能の半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3480950B2 (ja) | 半導体装置と半導体装置用フイルムキャリア | |
| JP3825181B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH10289932A (ja) | キャリアフィルム及びそれを使用した集積回路装置 | |
| KR960005966A (ko) | 반도체 장치와 그의 제조 및 실장방법 | |
| JP2973646B2 (ja) | ベアチップｌｓｉの実装構造 | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| JPH10135372A (ja) | 半導体装置 | |
| JPS6352461A (ja) | 半導体装置 | |
| KR20000028840A (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| KR100246360B1 (ko) | 마이크로 비지에이 패키지 | |
| JPH0677392A (ja) | 半導体装置とその製造方法 | |
| US5256903A (en) | Plastic encapsulated semiconductor device | |
| KR100324633B1 (ko) | 반도체장치 | |
| JP2001358253A (ja) | Ｂｇａ型半導体装置 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| KR100257404B1 (ko) | 반도체 패키지 및 반도체 패키지의 입출력선 형성방법 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPH08130267A (ja) | 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3910937B2 (ja) | 半導体装置 | |
| JP3386028B2 (ja) | 半導体装置 | |
| KR940006578B1 (ko) | 반도체 패케이지 및 그 제조방법 | |
| JP2000243871A (ja) | 回路基板 | |
| JPH01257339A (ja) | 半導体装置およびその製造方法 | |
| JP2001358258A (ja) | Ｂｇａ型半導体装置 | |
| JPH07142818A (ja) | リードレスチップキャリア及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050627 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060214 |