JP3480950B2 - 半導体装置と半導体装置用フイルムキャリア - Google Patents

半導体装置と半導体装置用フイルムキャリア

Info

Publication number
JP3480950B2
JP3480950B2 JP10933492A JP10933492A JP3480950B2 JP 3480950 B2 JP3480950 B2 JP 3480950B2 JP 10933492 A JP10933492 A JP 10933492A JP 10933492 A JP10933492 A JP 10933492A JP 3480950 B2 JP3480950 B2 JP 3480950B2
Authority
JP
Japan
Prior art keywords
insulating film
pattern
conductor line
semiconductor chip
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10933492A
Other languages
English (en)
Other versions
JPH05283460A (ja
Inventor
満晴 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP10933492A priority Critical patent/JP3480950B2/ja
Publication of JPH05283460A publication Critical patent/JPH05283460A/ja
Application granted granted Critical
Publication of JP3480950B2 publication Critical patent/JP3480950B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップを樹脂封
止した表面実装型の半導体装置と、該半導体装置に用い
る半導体装置用フイルムキャリアとに関する。
【０００２】
【従来の技術】従来の半導体装置は、半導体チップの電
極に電気的に接続したリードパターンのアウターリード
部を、半導体チップを封止した樹脂又は半導体チップを
封入したパッケージの外部にガルウィング状等に折曲さ
せて長く延出している。このアウターリード部の延出長
さは、通常約１ｍｍ程度である。
【０００３】半導体チップの下方は、厚い樹脂又はパッ
ケージ底壁で覆っている。
【０００４】
【発明が解決しようとする課題】そのために、従来の半
導体装置は、樹脂又はパッケージの外部に延出したアウ
ターリード部の長さ分、その周囲径が大きくなったり、
半導体チップの下方を厚く覆う樹脂又はパッケージ底壁
の厚み分、その丈が高くなったりした。そして、その半
導体装置を基板に占有体積小さくコンパクトに実装でき
なかった。
【０００５】本発明は、このような課題に鑑みてなされ
たもので、樹脂又はパッケージの外部に延出するアウタ
ーリード部と半導体チップの下方を覆う厚い樹脂又はパ
ッケージ底壁とを無くして、コンパクト化した半導体装
置と、該半導体装置形成用の半導体装置用フイルムキャ
リアを提供することを目的としている。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の半導体装置は、絶縁性フィルムの上
面に導体線路パターンが備えられたフイルムキャリアの
前記導体線路パターン直下の絶縁性フィルム部分に設け
た透孔内底部に露出した導体線路パターン部分に、導体
バンプを前記絶縁性フィルムの下面に突出させて形成
し、前記導体線路パターンが備えられた絶縁性フィルム
の上面側に半導体チップを配置して、その半導体チップ
の電極と前記導体線路パターンとを電気的に接続し、前
記絶縁性フィルムの上面側の半導体チップの配置箇所周
辺の導体線路パターン部分と絶縁性フィルム部分とに亙
って絶縁性のダムテープを絶縁性の接着剤を用いて連続
して貼着して、そのダムテープにより前記透孔をその上
面側から覆って塞ぎ、そのダムテープ内側の前記半導体
チップを含む絶縁性フィルムの上面側を樹脂封止したこ
とを特徴としている。
【０００７】本発明の第２の半導体装置は、絶縁性フィ
ルムの上面にリードフレームを接合して形成したリード
パターンを備えて、該リードパターン直下の絶縁性のフ
ィルム部分に設けた透孔内底部に露出したリードパター
ン部分に導体バンプを前記絶縁性フィルムの下面に突出
させて形成し、前記リードパターンが備えられた絶縁性
フィルムの上面側に半導体チップを配置して、その半導
体チップの電極と前記リードパターンとを電気的に接続
し、前記絶縁性フィルムの上面側の半導体チップの配置
箇所周辺のリードパターン部分と絶縁性フィルム部分と
に亙って絶縁性のダムテープを絶縁性の接着剤を用いて
連続して貼着して、そのダムテープにより前記透孔をそ
の上面側から覆って塞ぎ、そのダムテープ内側の前記半
導体チップを含む絶縁性フィルムの上面側を樹脂封止し
たことを特徴としている。
【０００８】本発明の第３の半導体装置は、絶縁性フィ
ルムの上面に導体線路パターンが備えられたフイルムキ
ャリアの前記導体線路パターン直下の絶縁性フィルム部
分に設けた透孔内底部に露出した導体線路パターン部分
に、導体バンプを前記絶縁性フィルムの下面に突出させ
て形成し、前記導体線路パターンが備えられた絶縁性フ
ィルムの上面側に半導体チップを配置して、その半導体
チップの電極と前記導体線路パターンとを電気的に接続
し、前記絶縁性フィルムの上面側の半導体チップの配置
箇所周辺の導体線路パターン部分と絶縁性フィルム部分
とに亙って絶縁性のダムテープを絶縁性の接着剤を用い
て連続して貼着して、そのダムテープにより前記透孔を
その上面側から覆って塞ぎ、その半導体チップの配置箇
所周辺のダムテープ上にリングを接合して、そのダムテ
ープ及びリング内側の前記半導体チップを含む絶縁性フ
ィルムの上面側を樹脂封止したことを特徴としている。
【０００９】本発明の第４の半導体装置は、絶縁性フィ
ルムの上面にリードフレームを接合して形成したリード
パターンを備えて、該リードパターン直下の絶縁性のフ
ィルム部分に設けた透孔内底部に露出したリードパター
ン部分に導体バンプを前記絶縁性フィルムの下面に突出
させて形成し、前記リードパターンが備えられた絶縁性
フィルムの上面側に半導体チップを配置して、その半導
体チップの電極と前記リードパターンとを電気的に接続
し、前記絶縁性フィルムの上面側の半導体チップの配置
箇所周辺のリードパターン部分と絶縁性フィルム部分と
に亙って絶縁性のダムテープを絶縁性の接着剤を用いて
連続して貼着して、そのダムテープにより前記透孔をそ
の上面側から覆って塞ぎ、その半導体チップの配置箇所
周辺のダムテープ上にリングを接合して、そのダムテー
プ及びリング内側の前記半導体チップを含む絶縁性フィ
ルムの上面側を樹脂封止したことを特徴としている。
【００１０】本発明の第１、第２、第３又は第４の半導
体装置においては、前記導体線路パターン又はリードパ
ターン上に絶縁層を介して電源用又はグランド用のプレ
ーンを備えた構造とすることを好適としている。
【００１１】本発明の第１、第２、第３又は第４の半導
体装置においては、前記半導体チップの電極と前記導体
線路パターン又はリードパターンとをワイヤを介して電
気的に接続した構造とするか、あるいは、前記半導体チ
ップの電極と前記導体線路パターン又はリードパターン
とをフリップチップ接続により電気的に接続した構造と
することを好適としている。
【００１２】本発明の第１、第２、第３又は第４の半導
体装置においては、前記導体バンプを形成する導体線路
パターン部分又はリードパターン部分を、それに連なる
導体線路パターン部分又はリードパターン部分よりも、
その幅方向に膨出させた構造とすることを好適としてい
る。
【００１３】本発明の第１、第２、第３又は第４の半導
体装置においては、前記導体線路パターン又はリードパ
ターン直下の絶縁性フィルム部分に複数の透孔を規則的
に並べて設けて、その複数の各透孔内底部に露出した導
体線路パターン部分又はリードパターン部分に導体バン
プを前記絶縁性フィルムの下面に突出させて形成した構
造とすることを好適としている。
【００１４】本発明の第１の半導体装置用フィルムキャ
リアは、絶縁性フィルムの上面に導体線路パターンが備
えられたフイルムキャリアの前記導体線路パターン直下
の絶縁性フィルム部分に透孔を設けて、その透孔内底部
に導体バンプを形成する導体線路パターン部分を露出さ
せ、前記絶縁性フィルムの上面側に半導体チップの配置
箇所を形成し、その絶縁性フィルムの上面側の半導体チ
ップの配置箇所周辺の導体線路パターン部分と絶縁性フ
ィルム部分とに亙って絶縁性のダムテープを絶縁性の接
着剤を用いて連続して貼着して、そのダムテープにより
前記透孔をその上面側から覆って塞いだことを特徴とし
ている。
【００１５】本発明の第２の半導体装置用フイルムキャ
リアは、絶縁性フィルムの上面にリードフレームを接合
して形成したリードパターンを備え、該リードパターン
直下の絶縁性フィルム部分に透孔を設けて、その透孔内
底部に導体バンプを形成するリードパターン部分を露出
させ、前記絶縁性フィルムの上面側に半導体チップの配
置箇所を形成し、その絶縁性フィルムの上面側の半導体
チップの配置箇所周辺のリードパターン部分と絶縁性フ
ィルム部分とに亙って絶縁性のダムテープを絶縁性の接
着剤を用いて連続して貼着して、そのダムテープにより
前記透孔をその上面側から覆って塞いだことを特徴とし
ている。
【００１６】本発明の第３の半導体装置用フイルムキャ
リアは、絶縁性フィルムの上面に導体線路パターンが備
えられたフイルムキャリアの前記導体線路パターン直下
の絶縁性フィルム部分に透孔を設けて、その透孔内底部
に導体バンプを形成する導体線路パターン部分を露出さ
せ、前記絶縁性フィルムの上面側に半導体チップの配置
箇所を形成し、その絶縁性フィルムの上面側の半導体チ
ップの配置箇所周辺の導体線路パターン部分と絶縁性フ
ィルム部分とに亙って絶縁性のダムテープを絶縁性の接
着剤を用いて連続して貼着して、そのダムテープにより
前記透孔をその上面側から覆って塞ぎ、その半導体チッ
プの配置箇所周辺のダムテープ上にリングを接合したこ
とを特徴としている。
【００１７】本発明の第４の半導体装置用フイルムキャ
リアは、絶縁性フィルムの上面にリードフレームを接合
して形成したリードパターンを備え、該リードパターン
直下の絶縁性フィルム部分に透孔を設けて、その透孔内
底部に導体バンプを形成するリードパターン部分を露出
させ、前記絶縁性フィルムの上面側に半導体チップの配
置箇所を形成し、その絶縁性フィルムの上面側の半導体
チップの配置箇所周辺のリードパターン部分と絶縁性フ
ィルム部分とに亙って絶縁性のダムテープを絶縁性の接
着剤を用いて連続して貼着して、そのダムテープにより
前記透孔をその上面側から覆って塞ぎ、その半導体チッ
プの配置箇所周辺のダムテープ上にリングを接合したこ
とを特徴としている。
【００１８】本発明の第１、第２、第３又は第４の半導
体装置用フイルムキャリアにおいては、前記導体バンプ
を形成する導体線路パターン部分又はリードパターン部
分を、それに連なる導体線路パターン部分又はリードパ
ターン部分よりも、その幅方向に膨出させた構造とする
ことを好適としている。
【００１９】本発明の第１、第２、第３又は第４の半導
体装置用フイルムキャリアにおいては、前記導体線路パ
ターン又はリードパターン直下の絶縁性フィルム部分に
複数の透孔を規則的に並べて設けた構造とすることを好
適としている。
【００２０】
【作用】本発明の第１、第２、第３又は第２の半導体装
置においては、透孔内底部に露出した導体線路パターン
部分又はリードパターン部分に形成した絶縁性フィルム
の下面に突出する導体バンプを、基板に形成された接続
パッドにはんだ付け等により接続できる。そして、半導
体チップの電極を、それを電気的に接続した導体線路パ
ターン又はリードパターンとその導体線路パターン又は
リードパターンに形成した導体バンプとを介して、基板
の接続パッドに電気的に接続できる。そして、半導体装
置を基板に表面実装できる。
【００２１】また、半導体チップの電極を電気的に接続
した導体線路パターン又はリードパターンからアウター
リード部を半導体装置外部に延出して、そのアウターリ
ード部を基板の接続パッドにはんだ付け接続等する必要
をなくすことができる。そして、半導体装置周囲からア
ウターリード部を排除できる。
【００２２】また、半導体チップとその半導体チップの
電極を電気的に接続した導体線路パターン又はリードパ
ターンの下方を、薄い絶縁性フィルムで気密に覆うこと
ができる。そして、半導体チップの下方を覆う部材の厚
さを薄くできる。
【００２３】本発明の第１、第２、第３又は第４の半導
体装置にあっては、その絶縁性フィルムの上面側の半導
体チップの配置箇所周辺の導体線路パターン部分又はリ
ードパターン部分と絶縁性フィルム部分とに亙ってダム
テープを絶縁性の接着剤を用いて連続して貼着して、そ
のダムテープにより透孔をその上面側から覆って塞いで
いる。そのため、そのダムテープにより、ダムテープ内
側の半導体チップを含む絶縁性フィルムの上面側を樹脂
封止する樹脂が、そのダムテープ下方の隣合う導体線路
パターン部分又はリードパターン部分の間や、透孔の内
周縁と透孔直上の導体線路パターン部分又はリードパタ
ーン部分の外周縁との間の隙間等から、絶縁性フィルム
外方に漏れ出すのを確実に防ぐことができる。そして、
ダムテープ内側の半導体チップを含む絶縁性フィルムの
上面側を樹脂により的確に樹脂封止できなくなるのを、
防ぐことができる。
【００２４】本発明の第３又は第４の半導体装置にあっ
ては、その絶縁性フィルムの上面側の半導体チップの配
置箇所周辺のダムテープ上に接合した剛性のある金属製
などのリングにより、薄くて軟弱な絶縁性フィルムを補
強できる。そして、その絶縁性フィルムが上下に歪む等
して、絶縁性フィルムの上面側に配置された脆弱な半導
体チップが外圧等の悪影響を受けるのを、防ぐことがで
きる。それと共に、半導体チップが発する熱を、そのチ
ップ周辺に備えられた高熱伝導性の金属製などのリング
に効率良く放散させることができる。
【００２５】本発明の第１又は第３の半導体装置にあっ
ては、その絶縁性フィルムと導体線路パターンとに、一
般に汎用されるフイルムキャリアの絶縁性フィルムと導
体線路パターンとを用いることができる。
【００２６】本発明の第２又は第４の半導体装置にあっ
ては、その絶縁性フィルムの上面に接合して形成するリ
ードパターンに、一般に汎用されるリードフレームのリ
ードパターンを用いることができる。
【００２７】導体線路パターン又はリードパターン上に
絶縁層を介して電源用又はグランド用のプレーンを備え
た本発明の第１、第２、第３又は第４の半導体装置にあ
っては、絶縁性フィルムの上面側に、導体線路パターン
又はリードパターンに加えて、電源用又はグランド用の
プレーンを積層形成できる。そして、電源用又はグラン
ド用のパターンを複数層化できる。それと共に、その電
源用又はグランド用の広いプレーンを通して、半導体チ
ップの電源電極に電源電力を電源バウンス少なく供給し
たり、半導体チップのグランド電極をグランドバウンス
少なく接地したりできる。
【００２８】半導体チップの電極と導体線路パターン又
はリードパターンとをワイヤを介して電気的に接続した
本発明の第１、第２、第３又は第４の半導体装置にあっ
ては、半導体チップの電極と導体線路パターン又はリー
ドパターンとを、一般に汎用されるワイヤボンディング
装置を用いて、ワイヤを介して容易かつ的確に電気的に
接続できる。
【００２９】半導体チップの電極と導体線路パターン又
はリードパターンとをフリップチップ接続により電気的
に接続した本発明の第１、第２、第３又は第４の半導体
装置にあっては、半導体チップの電極と導体線路パター
ン又はリードパターンとを、ワイヤ等を介さずに、直接
に電気的に接続できる。そして、半導体装置の構造を簡
易化できる。
【００３０】導体バンプを形成する導体線路パターン部
分又はリードパターン部分を、その幅方向に膨出させた
本発明の第１、第２、第３又は第４の半導体装置にあっ
ては、該半導体装置を製造する際に、その幅方向に膨出
させた導体線路パターン部分又はリードパターン部分直
下の透孔内底部に露出した幅広い導体線路パターン部分
又はリードパターン部分に、導体バンプを容易かつ的確
に形成したり確実に電気的に接続したりできる。
【００３１】導体線路パターン又はリードパターン直下
の絶縁性フィルム部分に複数の透孔を規則的に並べて設
けて、その複数の各透孔内底部に露出した導体線路パタ
ーン部分又はリードパターン部分に導体バンプを絶縁性
フィルムの下面に突出させて形成した本発明の第１、第
２、第３又は第４の半導体装置にあっては、その絶縁性
フィルムに規則的に並べて設けた複数の各透孔内底部に
露出した導体線路パターン部分又はリードパターン部分
に形成した導体バンプを、絶縁性フィルムの下面に規則
的に並べて突出させることができる。そして、その絶縁
性フィルムの下面に規則的に並べて突出させた複数の導
体バンプを、それに対応する基板に規則的に並べて形成
された複数の接続パッドのそれぞれにその位置を見定め
る等せずとも容易かつ的確に接続できる。
【００３２】本発明の第１の半導体装置用フイルムキャ
リアによれば、該フイルムキャリアを用いて、本発明の
第１の半導体装置を容易かつ的確に形成できる。本発明
の第２の半導体装置用フイルムキャリアによれば、該フ
イルムキャリアを用いて、本発明の第２の半導体装置を
容易かつ的確に形成できる。本発明の第３の半導体装置
用フイルムキャリアによれば、該フイルムキャリアを用
いて、本発明の第３の半導体装置を容易かつ的確に形成
できる。本発明の第４の半導体装置用フイルムキャリア
によれば、該フイルムキャリアを用いて、本発明の第４
の半導体装置を容易かつ的確に形成できる。
【００３３】本発明の第１又は第３の半導体装置用フイ
ルムキャリアにおいては、その絶縁性フィルムと導体線
路パターンとに、前述のように、一般に汎用されるフイ
ルムキャリアの絶縁性フィルムとそのフィルム上面に備
えられた導体線路パターンとを用いることができる。そ
して、その汎用されるフイルムキャリアを用いて、本発
明の第１又は第２の半導体装置用フイルムキャリアを容
易かつ的確に形成できる。
【００３４】本発明の第２又は第４の半導体装置用フイ
ルムキャリアにおいては、その絶縁性フィルムの上面に
備えるリードパターンに、一般に汎用されるリードフレ
ームのリードパターンを用いることができる。そして、
その汎用されるリードフレームを用いて、本発明の第３
又は第４の半導体装置用フイルムキャリアを容易かつ的
確に形成できる。
【００３５】導体バンプを形成する導体線路パターン部
分又はリードパターン部分を、その幅方向に膨出させた
本発明の第１、第２、第３又は第４の半導体装置用フイ
ルムキャリアあっては、その幅方向に膨出させた導体線
路パターン部分又はリードパターン部分直下の透孔内底
部に露出した幅広い導体線路パターン部分又はリードパ
ターン部分に、導体バンプを容易かつ的確に形成したり
確実に電気的に接続したりできる。
【００３６】導体線路パターン又はリードパターン直下
の絶縁性フィルム部分に複数の透孔を規則的に並べて設
けた本発明の第１、第２、第３又は第４の半導体装置用
フイルムキャリアにあっては、その絶縁性フィルムに規
則的に並べて設けた複数の各透孔内底部に露出した導体
線路パターン部分又はリードパターン部分に形成する導
体バンプを、絶縁性フィルムの下面に規則的に並べて突
出させることができる。そして、その絶縁性フィルムの
下面に規則的に並べて突出させた複数の導体バンプを、
それに対応する基板に規則的に並べて形成された複数の
接続パッドのそれぞれにその位置を見定める等せずとも
容易かつ的確に接続できる。
【００３７】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図１ないし図７は本発明の第１又は第２の半導体装
置の好適な実施例を示し、図１と図２はその正面断面
図、図３はその底面図、図４はその絶縁性フィルムの平
面図、図５はそのダムテープを備えた絶縁性フィルムの
平面図、図６は図５のＡ−Ａ断面図、図７はその絶縁性
フィルムの一部拡大裏面図である。以下に、この第１又
は第２の半導体装置を説明する。
【００３８】第１の半導体装置は、図４に示したよう
に、ほぼ方形状をした絶縁性フィルム１０の上面に、細
帯状のリードが複数本ほぼ放射状に並んだ導体線路パタ
ーン２０を備えている。絶縁性フィルム１０には、ポリ
イミドフィルム等の耐熱性フィルムを用いている。絶縁
性フィルム１０と導体線路パターン２０とには、汎用さ
れるフイルムキャリアのポリイミド製等の絶縁性フィル
ムとそのフィルム上面に備えられた導体線路パターンと
を用いている。
【００３９】第２の半導体装置は、図４に示したよう
に、絶縁性フィルム１０上面に、細帯状のリードが複数
本ほぼ放射状に並んだリードパターン２０を備えてい
る。絶縁性フィルム１０には、ポリイミドフィルム等の
耐熱性フィルムを用いている。リードパターン２０に
は、絶縁性フィルム１０の上面にリードフレームを絶縁
性の接着剤（図示せず）を用いて気密に接合して形成し
たリードパターンを用いている。
【００４０】第１又は第２の半導体装置において、導体
線路パターン２０又はリードパターン２０の一部は、図
４に示したように、それに連なる導体線路パターン２０
又はリードパターン２０よりも、その幅方向に広く膨出
させている。そして、その幅方向に膨出させた導体線路
パターン部分２２又はリードパターン部分２２に、後述
の導体バンプ３０を容易かつ的確に形成したり確実に接
続したりできるようにしている。具体的には、図４に示
したように、導体線路パターン２０又はリードパターン
２０の一部を、円形状等に膨出させたり、太幅に形成し
たりしている。なお、導体線路パターン２０又はリード
パターン２０が太帯状等に形成されていて、その導体線
路パターン２０又はリードパターン２０に後述の導体バ
ンプ３０を容易かつ的確に形成したり確実に接続したり
できる場合は、上記のように、その導体バンプ３０を形
成する導体線路パターン部分２２又はリードパターン部
分２２を、その幅方向に膨出させる必要はない。
【００４１】幅方向に膨出させた導体線路パターン部分
２２又はリードパターン部分２２直下の絶縁性フィルム
１０部分には、図３に示したように、円形状等の透孔１
２を設けている。
【００４２】透孔１２内底部に露出した導体線路パター
ン部分２２又はリードパターン部分２２には、図１、図
２又は図３に示したように、ほぼ半球状をしたはんだバ
ンプ等の導体バンプ３０を絶縁性フィルム１０の下面に
突出させて形成している。この導体バンプ３０は、例え
ば、導体線路パターン２０又はリードパターン２０を備
えた絶縁性フィルム１０の下面をはんだ浴等に浸漬し
て、透孔１２内底部に露出した導体線路パターン部分２
２又はリードパターン部分２２にはんだ等をバンプ状に
付着させることにより形成している。
【００４３】導体線路パターン２０又はリードパターン
２０内方の絶縁性フィルム１０の上面側のほぼ中央に
は、図１又は図４に示したように、半導体チップ４０を
配置している。そして、図１に示したように、その半導
体チップ４０上面の電極４２とその近くの導体線路パタ
ーン２０の内端又はリードパターン２０の内端とをワイ
ヤ４４を介して電気的に接続している。
【００４４】又は、図２に示したように、導体線路パタ
ーン２０又はリードパターン２０内方の絶縁性フィルム
１０の上面側のほぼ中央に、半導体チップ４０を反転さ
せた状態で配置している。そして、その半導体チップ４
０上面の電極４２とその下方の導体線路パターン２０の
内端又はリードパターン２０の内端とをフリップチップ
接続により直接に電気的に接続している。
【００４５】半導体チップ４０は、図１に示したよう
に、絶縁性フィルム１０の上面に直接に搭載したり、図
２に示したように、絶縁性フィルム１０の上面側に浮か
せて配置したり、又は絶縁性フィルム１０の上面に金属
製等のヒートシンク（図示せず）を介して搭載したりし
ている。
【００４６】絶縁性フィルム１０の上面側の半導体チッ
プ４０の配置箇所周辺の導体線路パターン２０部分又は
リードパターン２０部分と絶縁性フィルム１０部分とに
亙っては、図５及び図６に示したように、太幅のリング
状をした絶縁性のダムテープ５０を、絶縁性の接着剤５
２を用いて隙間なく連続して貼着している。そして、そ
の太幅のダムテープ５０により、絶縁性フィルム１０に
設けた透孔１２をその上面側から隙間なく覆って塞いで
いる。そして、図７に示したように、膨出させた導体線
路パターン部分２２又はリードパターン部分２２の幅よ
り透孔１２の内径が大きい場合等に、その導体線路パタ
ーン部分２２又はリードパターン部分２２の外側縁と透
孔１２の内周縁との間に隙間２４があいた状態となるの
を、ダムテープ５０により防いでいる。そして、ダムテ
ープ５０内側の半導体チップ４０を含む絶縁性フィルム
１０の上面側を樹脂６０により樹脂封止する際に、ダム
テープ５０下方の隣合う導体線路パターン２０又はリー
ドパターン２０部分の間や上記の隙間２４等から樹脂６
０が絶縁性フィルム１０外方に漏れ出すのを、ダムテー
プ５０により防いでいる。
【００４７】ダムテープ５０内側の半導体チップ４０を
含む絶縁性フィルム１０の上面側は、図１又は図２に示
したように、半導体チップの電極４２を導体線路パター
ン２０の内端又はリードパターン２０の内端に電気的に
接続しているワイヤ４４等を含めて、樹脂６０により連
続して樹脂封止している。そして、塵埃や湿気に弱い半
導体チップ１０や導体線路パターン２０又はリードパタ
ーン２０などを、樹脂６０により覆って保護している。
【００４８】図１ないし図７に示した第１又は第２の半
導体装置は、以上のように構成していて、この第１又は
第２の半導体装置においては、透孔１２内底部に露出し
た導体線路パターン２２部分又はリードパターン２２部
分に形成した絶縁性フィルム１０の下面に突出する導体
バンプ３０を、基板に形成された接続パッド（図示せ
ず）にはんだ付け等により接続できる。そして、樹脂６
０により樹脂封止した半導体チップの電極４２を、その
電極４２を電気的に接続した導体線路パターン２０又は
リードパターン２０とその導体線路パターン２０又はリ
ードパターン２０に形成した導体バンプ３０とを介し
て、基板の接続パッドに電気的に接続できる。そして、
その第１又は第２の半導体装置を、基板に表面実装でき
る。
【００４９】図８は本発明の第３又は第４の半導体装置
の好適な実施例を示し、詳しくはその正面断面図であ
る。以下に、この第３又は第４の半導体装置を説明す
る。
【００５０】この第３又は第４の半導体装置では、半導
体チップ４０の配置箇所周辺の導体線路パターン２０部
分又はリードパターン２０部分と絶縁性フィルム１０部
分とに亙って連続して貼着されたダムテープ５０上に、
剛性のある高熱伝導性の金属製などのリング７０を接合
している。リング７０は、両面接着テープ７２又は接着
剤（図示せず）等を用いてダムテープ５０の上面に接合
している。
【００５１】絶縁性フィルム１０の上面側のほぼ中央に
配置した半導体チップ４０上面の電極４２とその近くの
導体線路パターン２０の内端又はリードパターン２０の
内端とは、図８に示したように、ワイヤ４４を介して電
気的に接続している。なお、半導体チップ４０は、図２
に示したように、絶縁性フィルム１０の上面側のほぼ中
央に、反転させた状態で配置しても良い。そして、その
半導体チップ４０の上面の電極４２とその下方の導体線
路パターン２０の内端又はリードパターン２０の内端と
をフリップチップ接続により直接に電気的に接続しても
良い。
【００５２】ダムテープ５０及びリング７０内側の半導
体チップ４０を含む絶縁性フィルム１０の上面側は、半
導体チップ４０上面の電極と導体線路パターン２０の内
端又はリードパターン２０の内端とを接続しているワイ
ヤ４４等を含めて、樹脂６０により連続して樹脂封止し
ている。そして、塵埃や湿気に弱い半導体チップ１０や
導体線路パターン２０又はリードパターン２０などを、
樹脂６０により覆って保護している。
【００５３】この第３又は第４の半導体装置のその他の
部分は、図１ないし図７に示した第１又は第２の半導体
装置と同様に構成していて、この第３又は第４の半導体
装置においては、半導体チップ４０が発する熱を、その
チップ周辺の高熱伝導性の金属製などのリング７０に効
率良く放散させることができる。それと共に、その剛性
のある金属製などのリング７０により、導体線路パター
ン２０又はリードパターン２０を備えた軟弱な絶縁性フ
ィルム１０を、上下に歪む等しないように補強できる。
そして、その絶縁性フィルム１０の上面側に配置された
脆弱な半導体チップ４０が外圧等の悪影響を受けるの
を、防ぐことができる。
【００５４】図９又は図１０は本発明の第１又は第２の
半導体装置の他の好適な実施例を示し、詳しくはその正
面断面図である。以下に、この第１又は第２の半導体装
置を説明する。
【００５５】この第１又は第２の半導体装置では、ダム
テープ５０を細幅に形成して、そのダムテープ５０内方
の導体線路パターン２０又はリードパターン２０上に絶
縁層１１２を介して電源用又はグランド用のプレーン１
１０を１層又は２層以上に幅広く備えている。
【００５６】詳しくは、図９に示した第１又は第２の半
導体装置にあっては、半導体チップ４０の配置箇所周囲
の導体線路パターン２０又はリードパターン２０上に、
絶縁性の両面接着テープ等からなる絶縁層１１２を介し
て、１層の電源用又はグランド用のプレーン１１０をリ
ング状に幅広く備えている。プレーン１１０は、その下
方の電源用又はグランド用の導体線路パターン２０又は
リードパターン２０と半導体チップの電源電極４２又は
グランド電極４２とに、ワイヤ４４、プレーン１１０か
ら延出した補助リード（図示せず）、あるいは導体線路
パターン２０又はリードパターン２０直上の絶縁層１１
２に上下に貫通して備えたホール内周面に導体層を備え
た構造のヴィア（図示せず）を介してそれぞれ電気的に
接続している。そして、そのプレーン１１０を通して半
導体チップの電源電極４２に電源電力を電源用の導体線
路パターン２０又はリードパターン２０から供給した
り、そのプレーン１１０を介して半導体チップのグラン
ド電極４２をグランド用の導体線路パターン２０又はリ
ードパターン２０に電気的に接続して接地したりできる
ようにしている。
【００５７】図１０に示した第１又は第２の半導体装置
にあっては、半導体チップ４０の配置箇所周囲の導体線
路パターン２０又はリードパターン２０上に、絶縁性の
両面接着テープ等からなる絶縁層１１２を介して、電源
用とグランド用のプレーン１１０を２層以上（図では、
２層としている）リング状に幅広く積層して備えてい
る。電源用のプレーン１１０は、その下方の電源用の導
体線路パターン２０又はリードパターン２０と半導体チ
ップの電源電極４２とにワイヤ４４、補助リード又は前
記と同様な構造のヴィアを介して電気的に接続してい
る。そして、その電源用のプレーン１１０を通して半導
体チップの電源電極４２に電源電力を電源用の導体線路
パターン２０又はリードパターン２０から供給できるよ
うにしている。グランド用のプレーン１１０は、その下
方のグランド用の導体線路パターン２０又はリードパタ
ーン２０と半導体チップ４０のグランド電極４２とにワ
イヤ４４、補助リード又は前記と同様な構造のヴィアを
介して電気的に接続している。そして、そのグランド用
のプレーン１１０を介して半導体チップのグランド電極
４２をグランド用の導体線路パターン２０又はリードパ
ターン２０に電気的に接続して接地できるようにしてい
る。
【００５８】この第１又は第２の半導体装置のその他の
部分は、図１ないし図７に示した第１又は第２の半導体
装置と同様に構成していて、この第１又は第２の半導体
装置においては、絶縁性フィルム１０の上面側に備える
電源用又はグランド用のパターンを２層以上に複層化で
きる。それと共に、電源用の幅広いプレーン１１０を通
して、半導体チップの電源電極４２に電源電力を電源用
の導体線路パターン２０又はリードパターン２０から電
源バウンス少なく供給したり、グランド用の幅広いプレ
ーン１１０を介して、半導体チップのグランド電極４２
をグランド用の導体線路パターン２０又はリードパター
ン２０に電気的に接続してグランドバウンス少なく接地
したりできる。
【００５９】図９又は図１０に示した本発明の第１又は
第２の半導体装置であって、導体線路パターン２０又は
リードパターン２０上に絶縁層１１２を介して電源用又
はグランド用のプレーン１１０を備えた構造の半導体装
置は、図８に示した本発明の第３又は第４の半導体装置
にも、利用可能である。即ち、その第３又は第４の半導
体装置の場合には、ダムテープ５０及びリング７０を幅
狭く形成して、そのダムテープ５０及びリング７０内方
の導体線路パターン２０又はリードパターン２０上に絶
縁層１１２を介して電源用又はグランド用のプレーン１
１０を１層又は２層以上に幅広く備えれば良い。そし
て、その電源用のプレーン１１０を、その下方の電源用
の導体線路パターン２０又はリードパターン２０と半導
体チップの電源電極４２とに、前記のようなワイヤ４
４、補助リード又はヴィアを介して電気的に接続すれば
良い。そして、その電源用のプレーン１１０を通して半
導体チップの電源電極４２に電源電力を電源用の導体線
路パターン２０又はリードパターン２０から電源バウン
ス少なく供給できるようにすれば良い。グランド用のプ
レーン１１０は、その下方のグランド用の導体線路パタ
ーン２０又はリードパターン２０と半導体チップ４０の
グランド電極４２とに、前記のようなワイヤ４４、補助
リード又はヴィアを介して電気的に接続すれば良い。そ
して、そのグランド用のプレーン１１０を介して半導体
チップのグランド電極４２をグランド用の導体線路パタ
ーン２０又はリードパターン２０に電気的に接続してグ
ラウンドバウンス少なく接地できるようにすれば良い。
【００６０】第１、第２、第３又は第４の半導体装置に
おいては、図３等に示したように、導体線路パターン２
０又はリードパターン２０直下の絶縁性フィルム１０部
分に複数の透孔１２を規則的に並べて設けて、その複数
の各透孔１２内底部に露出したリードパターン２０部分
に形成した導体バンプ３０を絶縁性フィルム１０の下面
に規則的に並べて突出させると良い。そして、その絶縁
性フィルム１０の下面に規則的に並べて突出させた複数
の導体バンプ３０を、それに対応する基板に規則的に並
べて形成された複数の接続パッドのそれぞれにその位置
を見定める等せずとも容易かつ的確に接続できるように
すると良い。
【００６１】図３ないし図７は本発明の第１又は第２の
半導体装置用フイルムキャリアの好適な実施例を示し、
図３はその使用状態を示す絶縁性フィルムの底面図、図
４はその使用状態を示す絶縁性フィルムの平面図、図５
はその使用状態を示す平面図、図６は図５のＡ−Ａ断面
図、図７はその一部拡大裏面図である。以下に、この第
１又は第２の半導体装置用フイルムキャリアを説明す
る。
【００６２】第１の半導体装置用フイルムキャリアは、
図４に示したように、ほぼ方形状をした絶縁性フィルム
１０の上面に、複数本の細帯状のリードがほぼ放射状に
並ぶ導体線路パターン２０を備えている。絶縁性フィル
ム１０は、ポリイミドフィルム等の耐熱性フィルムで形
成している。絶縁性フィルム１０と導体線路パターン２
０とには、汎用されるフイルムキャリアの絶縁性フィル
ムとそのフィルム上面に備えられた導体線路パターンと
を用いている。
【００６３】第２の半導体装置用フイルムキャリアは、
図４に示したように、ほぼ方形状をした絶縁性フィルム
１０の上面に、複数本の細帯状のリードがほぼ放射状に
並ぶリードパターン２０を備えている。絶縁性フィルム
１０は、ポリイミドフィルム等の耐熱性フィルムで形成
している。リードパターン２０には、絶縁性フィルム１
０の上面に絶縁性の接着剤（図示せず）を用いて気密に
接合して形成したリードフレームのリードパターンを用
いている。
【００６４】導体バンプ３０を形成する導体線路パター
ン部分２２又はリードパターン部分２２は、図４に示し
たように、それに連なる導体線路パターン２０部分又は
リードパターン２０部分よりも、その幅方向に膨出させ
ている。具体的には、その導体線路パターン部分２２又
はリードパターン部分２２を、その幅方向に円形状等に
広げたり太幅に形成したりしている。そして、その幅方
向に膨出させた導体線路パターン部分２２又はリードパ
ターン部分２２に導体バンプ３０を容易かつ的確に形成
したり確実に電気的に接続したりできるようにしてい
る。なお、導体線路パターン２０又はリードパターン２
０が太幅に形成されていて、その導体線路パターン２０
又はリードパターン２０に導体バンプ３０を容易かつ的
確に形成したり確実に接続したりできる場合は、上記の
ように、導体バンプ３０を形成する導体線路パターン部
分２２又はリードパターン部分２２を、その幅方向に広
く膨出させる必要はない。
【００６５】幅方向に膨出させた導体線路パターン部分
２２又はリードパターン部分２２直下の絶縁性フィルム
１０部分には、図３に示したように、円形状等の透孔１
２を設けている。そして、その透孔１２内底部に、前述
のほぼ半球状をしたはんだバンプ等の導体バンプ３０を
形成する導体線路パターン部分２２又はリードパターン
部分２２を露出させている。
【００６６】絶縁性フィルム１０の上面側のほぼ中央に
は、半導体チップ４０の配置箇所を形成している。具体
的には、絶縁性フィルム１０上面の複数本のリードがほ
ぼ放射状に並ぶ導体線路パターン２０又はリードパター
ン２０の内側に、半導体チップ４０を配置するほぼ方形
状の空隙箇所を設けている。そして、その半導体チップ
４０の配置箇所に、半導体チップ４０を容易かつ的確に
配置できるようにしている。
【００６７】絶縁性フィルム１０の上面側の半導体チッ
プ４０の配置箇所周辺の導体線路パターン２０部分又は
リードパターン２０部分と絶縁性フィルム１０部分とに
亙っては、図５と図６に示したように、太幅のリング状
をした絶縁性のダムテープ５０を、絶縁性の接着剤５２
を用いて隙間なく連続して貼着している。そして、その
太幅のダムテープ５０により、絶縁性フィルム１０に設
けた透孔１２をその上面側から覆って塞いでいる。そし
て、図７に示したように、膨出させた導体線路パターン
部分２２又はリードパターン部分２２の幅より透孔１２
の内径が大きい場合等に、その導体線路パターン部分２
２又はリードパターン部分２２の外側縁と透孔１２の内
周縁との間に隙間２４があいた状態となるのを、ダムテ
ープ５０により防いでいる。そして、ダムテープ５０内
側の半導体チップ４０を含む絶縁性フィルム１０の上面
側を樹脂６０により樹脂封止する際に、そのダムテープ
５０下方の隣合う導体線路パターン２０又はリードパタ
ーン２０部分の間や上記の隙間２４等から樹脂６０が絶
縁性フィルム１０外方に漏れ出すのを、ダムテープ５０
により防いでいる。
【００６８】図３ないし図７に示した第１又は第２の半
導体装置用フイルムキャリアは、以上のように構成して
いて、この第１又は第２の半導体装置用フイルムキャリ
アにおいては、該フイルムキャリアを用いて、図１ない
し図７に示した第１又は第２の半導体装置を容易かつ的
確に形成できる。第１の半導体装置用フイルムキャリア
においては、その絶縁性フィルム１０と導体線路パター
ン２０とに、一般に汎用されるフイルムキャリアの絶縁
性フィルムとそのフィルム上面に備えられた導体線路パ
ターンとを用いることができる。そして、その第１の半
導体装置フイルムキャリアを容易かつ迅速に形成でき
る。第２の半導体装置用フイルムキャリアにおいては、
そのリードパターン２０に、絶縁性フィルム１０の上面
に接合して形成した一般に汎用されるリードフレームの
リードパターンを用いることができる。そして、その第
２の半導体装置フイルムキャリアを容易かつ迅速に形成
できる。
【００６９】図８は本発明の第３又は第４の半導体装置
用フイルムキャリアの好適な実施例を示し、図８はその
使用状態を示す正面断面図である。以下に、この第３又
は第４の半導体装置用フイルムキャリアを説明する。
【００７０】この第３又は第４の半導体装置用フィルム
キャリアは、半導体チップ４０の配置箇所周辺の導体線
路パターン２０部分又はリードパターン２０部分と絶縁
性フィルム１０部分とに亙って連続して貼着されたダム
テープ５０上に、剛性のある高熱伝導性の金属製などの
リング７０を接合している。リング７０は、両面接着テ
ープ７２又は接着剤（図示せず）等を用いてダムテープ
５０上面に接合している。
【００７１】図８に示した第３又は第４の半導体装置用
フイルムキャリアのその他の部分は、図３ないし図７に
示した前述の第１又は第２の半導体装置用フィルムキャ
リアと同様に構成していて、この第３又は第４の半導体
装置用フイルムキャリアを用いれば、本発明の第３又は
第４の半導体装置を容易かつ的確に形成できる。
【００７２】第１、第２、第３又は第４の半導体装置用
フイルムキャリアにおいては、図３に示したように、導
体線路パターン２０又はリードパターン２０直下の絶縁
性フィルム１０部分に複数の透孔１２を規則的に並べて
設けると良い。そして、その複数の各透孔１２内底部に
露出した導体線路パターン２０部分又はリードパターン
２０部分に形成する導体バンプ３０を絶縁性フィルム１
０の下面に規則的に並べて突出させることができるよう
にすると良い。そして、その絶縁性フィルム１０の下面
に規則的に並べて突出させた複数の導体バンプ３０を、
それに対応する基板に規則的に並べて形成された複数の
接続パッドのそれぞれにその位置を見定める等せずとも
容易かつ的確に接続できるようにすると良い。
【００７３】
【発明の効果】以上説明したように、本発明の第１、第
２、第３又は第４の半導体装置によれば、その半導体装
置周囲に延出させるアウターリード部を無くすことがで
きる。そして、その分、半導体装置の周囲径を小さくで
きる。また、半導体チップの下方を薄い絶縁性フィルム
で覆って、半導体装置の丈を低く形成できる。そして、
占有体積の小さいコンパクトな半導体装置を提供でき
る。
【００７４】また、本発明の第１、第２、第３又は第４
の半導体装置によれば、樹脂封止した半導体チップの電
極を、その電極を電気的に接続した導体線路パターン又
はリードパターンとその導体線路パターン又はリードパ
ターンに形成した導体バンプとを介して、基板の接続パ
ッドに電気的に接続できる。そして、その第１、第２、
第３又は第４の半導体装置を、基板に丈低くコンパクト
に表面実装できる。
【００７５】本発明の第１、第２、第３又は第４の半導
体装置用フイルムキャリアによれば、本発明の第１、第
２、第３又は第４の半導体装置を手数を掛けずに容易か
つ的確に形成できる。
【図面の簡単な説明】
【図１】本発明の第１又は第２の半導体装置の正面断面
図である。
【図２】本発明の第１又は第２の半導体装置の正面断面
図である。
【図３】本発明の第１、第２、第３又は第４の半導体装
置の底面図、あるいは本発明の第１、第２、第３又は第
４の半導体装置用フイルムキャリアの使用状態を示す底
面図である。
【図４】本発明の第１又は第２の半導体装置の絶縁性フ
ィルムの平面図、あるいは本発明の第１又は第２の半導
体装置用フイルムキャリアの使用状態を示す絶縁性フィ
ルムの平面図である。
【図５】本発明の第１又は第２の半導体装置のダムテー
プを貼着した絶縁性フィルムの平面図、あるいは本発明
の第１又は第２の半導体装置用フイルムキャリアの使用
状態を示す平面図である。
【図６】図５のＡ−Ａ断面図である。
【図７】本発明の第１又は第２の半導体装置の絶縁性フ
ィルムの一部拡大裏面図、あるいは本発明の第１又は第
２の半導体装置用フイルムキャリアの一部拡大裏面図で
ある。
【図８】本発明の第３又は第４の半導体装置の正面断面
図、あるいは本発明の第３又は第４の半導体装置用フィ
ルムキャリアの使用状態を示す正面断面図である。
【図９】本発明の第１又は第２の半導体装置の正面断面
図である。
【図１０】本発明の第１又は第２の半導体装置の正面断
面図である。
【符号の説明】
１０ 絶縁性フィルム １２ 透孔 ２０ 導体線路パターン又はリードパターン ３０ 導体バンプ ４０ 半導体チップ ４２ 半導体チップの電極 ５０ ダムテープ ５２ 絶縁性の接着剤 ６０ 樹脂 ７０ リング １１０ プレーン １１２ 絶縁層
フロントページの続き (56)参考文献 特開 昭62−199022（ＪＰ，Ａ) 特開 平３−94460（ＪＰ，Ａ) 特開 昭57−79652（ＪＰ，Ａ) 特開 昭61−51945（ＪＰ，Ａ) 特開 平３−52258（ＪＰ，Ａ) 特開 平２−252251（ＪＰ，Ａ) 特開 平３−80552（ＪＰ，Ａ) 特開 平４−83366（ＪＰ，Ａ) 特開 平２−196498（ＪＰ，Ａ) 特開 平４−39955（ＪＰ，Ａ) 特開 昭63−204635（ＪＰ，Ａ) 実開 昭57−135744（ＪＰ，Ｕ)

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁性フィルムの上面に導体線路パター
    ンが備えられたフイルムキャリアの前記導体線路パター
    ン直下の絶縁性フィルム部分に設けた透孔内底部に露出
    した導体線路パターン部分に、導体バンプを前記絶縁性
    フィルムの下面に突出させて形成し、前記導体線路パタ
    ーンが備えられた絶縁性フィルムの上面側に半導体チッ
    プを配置して、その半導体チップの電極と前記導体線路
    パターンとを電気的に接続し、前記絶縁性フィルムの上
    面側の半導体チップの配置箇所周辺の導体線路パターン
    部分と絶縁性フィルム部分とに亙って絶縁性のダムテー
    プを絶縁性の接着剤を用いて連続して貼着して、そのダ
    ムテープにより前記透孔をその上面側から覆って塞ぎ、
    そのダムテープ内側の前記半導体チップを含む絶縁性フ
    ィルムの上面側を樹脂封止したことを特徴とする半導体
    装置。
  2. 【請求項２】 絶縁性フィルムの上面にリードフレーム
    を接合して形成したリードパターンを備えて、該リード
    パターン直下の絶縁性のフィルム部分に設けた透孔内底
    部に露出したリードパターン部分に導体バンプを前記絶
    縁性フィルムの下面に突出させて形成し、前記リードパ
    ターンが備えられた絶縁性フィルムの上面側に半導体チ
    ップを配置して、その半導体チップの電極と前記リード
    パターンとを電気的に接続し、前記絶縁性フィルムの上
    面側の半導体チップの配置箇所周辺のリードパターン部
    分と絶縁性フィルム部分とに亙って絶縁性のダムテープ
    を絶縁性の接着剤を用いて連続して貼着して、そのダム
    テープにより前記透孔をその上面側から覆って塞ぎ、そ
    のダムテープ内側の前記半導体チップを含む絶縁性フィ
    ルムの上面側を樹脂封止したことを特徴とする半導体装
    置。
  3. 【請求項３】 絶縁性フィルムの上面に導体線路パター
    ンが備えられたフイルムキャリアの前記導体線路パター
    ン直下の絶縁性フィルム部分に設けた透孔内底部に露出
    した導体線路パターン部分に、導体バンプを前記絶縁性
    フィルムの下面に突出させて形成し、前記導体線路パタ
    ーンが備えられた絶縁性フィルムの上面側に半導体チッ
    プを配置して、その半導体チップの電極と前記導体線路
    パターンとを電気的に接続し、前記絶縁性フィルムの上
    面側の半導体チップの配置箇所周辺の導体線路パターン
    部分と絶縁性フィルム部分とに亙って絶縁性のダムテー
    プを絶縁性の接着剤を用いて連続して貼着して、そのダ
    ムテープにより前記透孔をその上面側から覆って塞ぎ、
    その半導体チップの配置箇所周辺のダムテープ上にリン
    グを接合して、そのダムテープ及びリング内側の前記半
    導体チップを含む絶縁性フィルムの上面側を樹脂封止し
    たことを特徴とする半導体装置。
  4. 【請求項４】 絶縁性フィルムの上面にリードフレーム
    を接合して形成したリードパターンを備えて、該リード
    パターン直下の絶縁性のフィルム部分に設けた透孔内底
    部に露出したリードパターン部分に導体バンプを前記絶
    縁性フィルムの下面に突出させて形成し、前記リードパ
    ターンが備えられた絶縁性フィルムの上面側に半導体チ
    ップを配置して、その半導体チップの電極と前記リード
    パターンとを電気的に接続し、前記絶縁性フィルムの上
    面側の半導体チップの配置箇所周辺のリードパターン部
    分と絶縁性フィルム部分とに亙って絶縁性のダムテープ
    を絶縁性の接着剤を用いて連続して貼着して、そのダム
    テープにより前記透孔をその上面側から覆って塞ぎ、そ
    の半導体チップの配置箇所周辺のダムテープ上にリング
    を接合して、そのダムテープ及びリング内側の前記半導
    体チップを含む絶縁性フィルムの上面側を樹脂封止した
    ことを特徴とする半導体装置。
  5. 【請求項５】 前記導体線路パターン又はリードパター
    ン上に絶縁層を介して電源用又はグランド用のプレーン
    を備えた請求項１、２、３又は４記載の半導体装置。
  6. 【請求項６】 前記半導体チップの電極と前記導体線路
    パターン又はリードパターンとをワイヤを介して電気的
    に接続した請求項１、２、３、４又は５記載の半導体装
    置。
  7. 【請求項７】 前記半導体チップの電極と前記導体線路
    パターン又はリードパターンとをフリップチップ接続に
    より電気的に接続した請求項１、２、３、４又は５記載
    の半導体装置。
  8. 【請求項８】 前記導体バンプを形成する導体線路パタ
    ーン部分又はリードパターン部分を、それに連なる導体
    線路パターン部分又はリードパターン部分よりも、その
    幅方向 に膨出させた請求項１、２、３、４、５、６又は
    ７記載の半導体装置。
  9. 【請求項９】 前記導体線路パターン又はリードパター
    ン直下の絶縁性フィルム部分に複数の透孔を規則的に並
    べて設けて、その複数の各透孔内底部に露出した導体線
    路パターン部分又はリードパターン部分に導体バンプを
    前記絶縁性フィルムの下面に突出させて形成した請求項
    １、２、３、４、５、６、７又は８記載の半導体装置。
  10. 【請求項１０】 絶縁性フィルムの上面に導体線路パタ
    ーンが備えられたフイルムキャリアの前記導体線路パタ
    ーン直下の絶縁性フィルム部分に透孔を設けて、その透
    孔内底部に導体バンプを形成する導体線路パターン部分
    を露出させ、前記絶縁性フィルムの上面側に半導体チッ
    プの配置箇所を形成し、その絶縁性フィルムの上面側の
    半導体チップの配置箇所周辺の導体線路パターン部分と
    絶縁性フィルム部分とに亙って絶縁性のダムテープを絶
    縁性の接着剤を用いて連続して貼着して、そのダムテー
    プにより前記透孔をその上面側から覆って塞いだことを
    特徴とする半導体装置用フイルムキャリア。
  11. 【請求項１１】 絶縁性フィルムの上面にリードフレー
    ムを接合して形成したリードパターンを備え、該リード
    パターン直下の絶縁性フィルム部分に透孔を設けて、そ
    の透孔内底部に導体バンプを形成するリードパターン部
    分を露出させ、前記絶縁性フィルムの上面側に半導体チ
    ップの配置箇所を形成し、その絶縁性フィルムの上面側
    の半導体チップの配置箇所周辺のリードパターン部分と
    絶縁性フィルム部分とに亙って絶縁性のダムテープを絶
    縁性の接着剤を用いて連続して貼着して、そのダムテー
    プにより前記透孔をその上面側から覆って塞いだことを
    特徴とする半導体装置用フイルムキャリア。
  12. 【請求項１２】 絶縁性フィルムの上面に導体線路パタ
    ーンが備えられたフイルムキャリアの前記導体線路パタ
    ーン直下の絶縁性フィルム部分に透孔を設けて、その透
    孔内底部に導体バンプを形成する導体線路パターン部分
    を露出させ、前記絶縁性フィルムの上面側に半導体チッ
    プの配置箇所を形成し、その絶縁性フィルムの上面側の
    半導体チップの配置箇所周辺の導体線路パターン部分と
    絶縁性フィルム部分とに亙って絶縁性のダムテープを絶
    縁性の接着剤を用いて連続して貼着して、そのダムテー
    プにより前記透孔をその上面側から覆って塞ぎ、その半
    導体チップの配置箇所周辺のダムテープ上にリングを接
    合したことを特徴とする半導体装置用フイルムキャリ
    ア。
  13. 【請求項１３】 絶縁性フィルムの上面にリードフレー
    ムを接合して形成したリードパターンを備え、該リード
    パターン直下の絶縁性フィルム部分に透孔を設けて、そ
    の透孔内底部に導体バンプを形成するリードパターン部
    分を露出させ、前記絶縁性フィルムの上面側に半導体チ
    ップの配置箇所を形成し、その絶縁性フィルムの上面側
    の半導体チップの配置箇所周辺のリードパターン部分と
    絶縁性フィルム部分とに亙って絶縁性のダムテープを絶
    縁性の接着剤を用いて連続して貼着して、そのダムテー
    プにより前記透孔をその上面側から覆って塞ぎ、その半
    導体チップの配置箇所周辺のダムテープ上にリングを接
    合したことを特徴とする半導体装置用フイルムキャリ
    ア。
  14. 【請求項１４】 前記導体バンプを形成する導体線路パ
    ターン部分又はリードパターン部分を、それに連なる導
    体線路パターン部分又はリードパターン部分よりも、そ
    の幅方向に膨出させた請求項１０、１１、１２又は１３
    記載の半導体装置用フイルムキャリア。
  15. 【請求項１５】 前記導体線路パターン又はリードパタ
    ーン直下の絶縁性フィルム部分に複数の透孔を規則的に
    並べて設けた請求項１０、１１、１２、１３又は１４記
    載の半導体装置用フイルムキャリア。
JP10933492A 1992-04-02 1992-04-02 半導体装置と半導体装置用フイルムキャリア Expired - Fee Related JP3480950B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10933492A JP3480950B2 (ja) 1992-04-02 1992-04-02 半導体装置と半導体装置用フイルムキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10933492A JP3480950B2 (ja) 1992-04-02 1992-04-02 半導体装置と半導体装置用フイルムキャリア

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001200357A Division JP3640625B2 (ja) 2001-07-02 2001-07-02 半導体装置と半導体装置用フイルムキャリア

Publications (2)

Publication Number Publication Date
JPH05283460A JPH05283460A (ja) 1993-10-29
JP3480950B2 true JP3480950B2 (ja) 2003-12-22

Family

ID=14507597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10933492A Expired - Fee Related JP3480950B2 (ja) 1992-04-02 1992-04-02 半導体装置と半導体装置用フイルムキャリア

Country Status (1)

Country Link
JP (1) JP3480950B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467253A (en) * 1994-06-30 1995-11-14 Motorola, Inc. Semiconductor chip package and method of forming
JPH0878472A (ja) * 1994-09-05 1996-03-22 Hitachi Cable Ltd 半導体装置用基体および半導体装置
US5442230A (en) * 1994-09-16 1995-08-15 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces
US5569955A (en) * 1994-09-16 1996-10-29 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JP3264147B2 (ja) * 1995-07-18 2002-03-11 日立電線株式会社 半導体装置、半導体装置用インターポーザ及びその製造方法
JP3134815B2 (ja) 1997-06-27 2001-02-13 日本電気株式会社 半導体装置
JP3492212B2 (ja) 1998-08-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージ及びその製造方法
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6331451B1 (en) * 1999-11-05 2001-12-18 Amkor Technology, Inc. Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages
US6639308B1 (en) 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Also Published As

Publication number Publication date
JPH05283460A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
JP3480950B2 (ja) 半導体装置と半導体装置用フイルムキャリア
JP3644662B2 (ja) 半導体モジュール
US6982488B2 (en) Semiconductor package and method for fabricating the same
US5734198A (en) Multi-layer lead frame for a semiconductor device
EP0488783A2 (en) Lead frame for semiconductor device comprising a heat sink
JPH0817964A (ja) 半導体装置及びその製造方法及び基板
KR960705357A (ko) 반도체 장치
JP2825084B2 (ja) 半導体装置およびその製造方法
JPH09260550A (ja) 半導体装置
JPH10284873A (ja) 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム
JPH02278752A (ja) 半導体装置
US5200642A (en) Internal capacitor arrangement for semiconductor device assembly
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP3640625B2 (ja) 半導体装置と半導体装置用フイルムキャリア
JPH09330994A (ja) 半導体装置
JP2539763B2 (ja) 半導体装置の実装方法
US6215169B1 (en) Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface
JP2522182B2 (ja) 半導体装置
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JP3758066B2 (ja) 半導体装置とその製造方法
JP3381830B2 (ja) 半導体装置
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
JPH10135372A (ja) 半導体装置
JP2554059Y2 (ja) 半導体装置の実装構造
JPS633441A (ja) 集積回路用パツケ−ジ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees