JPH02278752A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02278752A
JPH02278752A JP1100910A JP10091089A JPH02278752A JP H02278752 A JPH02278752 A JP H02278752A JP 1100910 A JP1100910 A JP 1100910A JP 10091089 A JP10091089 A JP 10091089A JP H02278752 A JPH02278752 A JP H02278752A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
semiconductor device
plate
electromagnetic noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1100910A
Other languages
English (en)
Other versions
JP2895504B2 (ja
Inventor
Hideya Ogoura
御秡如　英也
Haruo Shimamoto
晴夫 島本
Hiroshi Seki
関　博司
Yasuhiro Teraoka
寺岡　康宏
Tetsuya Ueda
哲也 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1100910A priority Critical patent/JP2895504B2/ja
Publication of JPH02278752A publication Critical patent/JPH02278752A/ja
Application granted granted Critical
Publication of JP2895504B2 publication Critical patent/JP2895504B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、樹脂封止成形される半導体装置の構造に関
するものである。
〔従来の技術〕
第４図はフィルムキャリアテープを用いて半導体素子を
実装するＴ　Ａ　Ｂ　（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ
　Ｂｏｎｄ−ｉｎｇ）方式による樹脂封止された半導体
装置の構造を示す断面図であり、第５図はこの半導体装
置の樹脂封止前の状態を示す平面図である８図において
、１は半導体素子、２はこの半導体素子１上に形成され
た突起電極である。３は例えばポリイミドを基材とする
キャリアテープであり、その表面にＣｕ箔等で形成され
た配線パターン４がある。
前記キャリアテープ３にはテープ送り用のスプロケット
ホール３ａがあり、デバイスホール３ｂ、アウタリード
ホール３Ｃ、サポート部３ｄ、架橋部３ｅ等より成り立
っている。また前記配線、パターン４は、前記デバイス
ホール３ｂに臨むインナーリード部４ａ及び前記アウタ
リードホール３ｃに掛るアウタリード４ｂ等よりなる。
インナーリード４ａは半導体素子１の突起電極２と接続
される。５は前記半導体素子１の裏面電位を取るための
導電性を有するキャップであり、半田等の接合材６で半
導体素子１の裏面と接続され、半導体素子１の表面より
取られたＧＮＤラインとキャリアテープ３の裏面接続用
リード４ｃにより電気的に接続されている。７はエポキ
シ等よりなる封止用樹脂で、半導体素子１を外力や外部
環境より保護するためのものである。
以上のように構成された半導体装置を組み立てるには、
ザボート部３ｄ上に形成されたインナーリード部４ａの
先端部と半導体素子ｌの突起電極２とを位置合わせし、
ボンディングツール（図示せず）を用いて両者４ａ、２
を加熱・圧着する。次に、キャップ５の底部に接合材６
のはんだを配置し、若しくは導電性接着剤を塗布し、前
記キャップ５上に前記半導体素子１を位置合わせＩ２て
乗せ、前記接合材６なるはんだを加熱・固化させて、若
しくは前記導電性接着剤を加熱・硬化させることにより
、半導体素子１とキャップ５どを接着する。そうして、
接続用リード４ｃとキャップ５とを接続する０次にサポ
ート部３ｄとキャップ５のフランジ部５ａ間を型締めし
た状態で封止用樹脂７により封止して半導体装置が完成
する。
その後、この様にキャリアチーブ３上に形成された半導
体装！を。架橋部３Ｃ、アウタリード４ｂ部より切り離
して、プリント配線基板（図示せず）上ヘアウタリード
４ｂを電気的に接続させて実装している。
〔発明が解決しようとする課題〕
従来の半導体装置は以−トのように構成されているので
、パッケージと１．てのシールド効果がなく、外部から
のノイズ等に対して半導体素子１の誤動作が生じたり、
又半導体素子１から出るノイズも外部へもれてしまうと
いう問題がある。さらに、半導体装置の発熱源である半
導体素子１の表面側（回路面）からの放熱が行われず、
樹脂封止パッケージの欠点である高熱抵抗という問題−
Ｆ消費電力の大きい半導体素子」には安価な封止用樹脂
は使えないという問題点があった。又、一般に大消費電
力の半導体素子はセラミックパッケージに収められ、非
常に高価なものとなっているにの発明は上記のような問
題点を解消すためになされたもので、半導体パッケージ
にシール効果をもたぜることができるとともに、樹脂封
止パッケージでありながら熱抵抗の小さい半導体装置を
得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置は、半導体素子の表面及び裏
面を導電性を有するプｌ／　−１−で覆い、このプレー
トを電気的に接地させ、全体的に樹脂封止成形したもの
であり、また前記プレートに高熱伝導性材料を使用１−
たちのである。
〔作用〕
この発明に係るプレートは、導電性を有１−１電気的に
接地させているので、半導体パッケージの表面より入っ
てくる電磁気的ノイズに対してシールドの効果を持たせ
られるとともに、半導体素子から発せられる電磁気的ノ
イズも外部へもれることがなくなり、他の半導体素子等
に悪影響を与えることもなくなる、 さらに前記ブｌ／−）−を高熱伝導性の材料で構成する
ことにより、半導体素子表面上の熱抵抗が、封止用樹脂
のみの構成に比べて減少する。
〔実施例〕
以下この発明の一実施例を図について説明する。
第１図において、１〜７は従来の半導体装置に示したも
のと同一ヌは相当部材を示すのでその説明を省略する。
８は導電性を有するプレートで、このプレー）８はキャ
リアテープ３」二の配線パターン４と導電性樹脂を介し
て電気的な接続がなされて、Ｇ　Ｎ　Ｄに落とされてい
る。又、半導体素子１の裏面側らはＸ７だ等の接合材６
によりキャップ５ど接着され、ＧＮＤに落とされている
。すなわちこの半導体素子１はほぼ完全にシールドされ
た構造となる。このプレー１−８は絶縁性材料のもので
も良いが、少なくとも片面は導電性の膜で覆うものとす
る。
さらにプレート８を高熱伝導性の材料を用いることによ
り、半導体素子１の発生源である該半導体素子１の表面
からの熱を、これまでの封止用樹脂７を介してのみ逃が
していたのに比べ、効率よく半導体装置の外部へ伝える
ことができる。この際にプレート８はできるだけ半導体
素子１の表面に近づけ、さらに（Ｊプレート８の一部を
半導体装置の表面へ露出させ、これに放熱フィン９をつ
ければ、より放熱に対して効果的となる。
また、樹脂封止の際に封止用樹脂７が半導体素子１の周
囲へよく回り込めるように、プレート８には穴などを設
けたり、メツシュ状の材料を使うことも考えられろく図
示せず）、半導体装置の使用材料特性によっては、パッ
ケージに反り等が考えられ、それを防ぐ手段として、封
止用樹脂７の厚みでコントロールする際に、第２図に示
すようにキャップ５の裏面まで封止用樹脂７で覆う場合
もある。
また、上記実施例においては、フィルムキャリアテープ
等を用いた半導体装置について述べたが、第３図に示す
ようにリードフレーム上に半導体素子を取付けて樹脂封
止成形するタイプの半導体装置にも適用でき、上記実施
例と同様の効果が得られる。すなわち第３図において、
８は導電性のプレートであり、リードフレームのうちＧ
ＮＤｔ位のリードｌｌと電気的に接続され、シールドの
役割を果す構造となっている。またこのプレート８を高
熱伝導性の材料より構成することにより放熱効果を高め
ることができる。なお、第３図中、１０は金属細線を示
す。
〔発明の効果〕
以上のようにこの発明によれば、半導体素子の表面側に
も導電性を有するプレートを設置する構造としたので、
半導体装置外部からの電磁気的ノイズの侵入及び内部か
らの電磁気的ノイズの漏れを防ぐことができる。まなこ
のプレートを高熱伝導性の材料により構成したことで、
半導体素子の表面からパッケージの表面までの熱抵抗を
小さくし、放熱効果が上げられ、消費電力の大きい半導
体素子が使える。しかもトランスファーモールドによる
樹脂封止が可能なため、安価な半導体装置゛が得られる
。
【図面の簡単な説明】
第１図はこの発明の一実施例による半導体装置を示す断
面図、第２図及び第３図はこの発明の他の実施例による
半導体装置を示す断面図、第４図は従来の半導体装置を
示す断面図、第５図は前記従来の半導体装置の樹脂封止
前の状態を示す平面図である。 図中、ｌは半導体素子、２は突起！極、３はキャリアテ
ープ、３ｄはサポート部、４は配線パターン、４ａはイ
ンナーリード、４ｂはアウタリード、５はキャップ、６
は接合材、７は封止用樹脂、８はプレート、９は放熱フ
ィンを示す。 なお、図中同一符号は同−又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体素子と、この半導体素子の両面を覆う導電
    性のプレートを備え、前記プレートを電気的に接地させ
    るとともに、前記半導体素子及び前記プレートが一体的
    に樹脂封止成形されている半導体装置。
  2. （２）前記プレートを熱伝導性の高い材料により構成し
    た請求項１記載の半導体装置。
JP1100910A 1989-04-19 1989-04-19 半導体装置 Expired - Fee Related JP2895504B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1100910A JP2895504B2 (ja) 1989-04-19 1989-04-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1100910A JP2895504B2 (ja) 1989-04-19 1989-04-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH02278752A true JPH02278752A (ja) 1990-11-15
JP2895504B2 JP2895504B2 (ja) 1999-05-24

Family

ID=14286498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1100910A Expired - Fee Related JP2895504B2 (ja) 1989-04-19 1989-04-19 半導体装置

Country Status (1)

Country Link
JP (1) JP2895504B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0573297A2 (en) * 1992-06-04 1993-12-08 Shinko Electric Industries Co. Ltd. Semiconductor device comprising a TAB tape
FR2725833A1 (fr) * 1994-07-20 1996-04-19 Nec Corp Structure d'etancheite pour un emballage porteur de bande et son procede de fabrication
KR100349379B1 (ko) * 1998-10-27 2002-12-16 주식회사 현대 디스플레이 테크놀로지 전자기파차단기능을갖는인쇄회로기판구조
US7714419B2 (en) * 2007-12-27 2010-05-11 Stats Chippac Ltd. Integrated circuit package system with shielding
JP2011114211A (ja) * 2009-11-27 2011-06-09 Nec Corp 半導体パッケージ
JP2011114225A (ja) * 2009-11-27 2011-06-09 Dainippon Printing Co Ltd 半導体装置、半導体装置の製造方法、およびシールド板
JP2013141047A (ja) * 2013-04-24 2013-07-18 Dainippon Printing Co Ltd 半導体装置、半導体装置の製造方法、およびシールド板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012007051B4 (de) 2012-10-25 2020-06-10 Mitsubishi Electric Corporation Halbleitervorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5972748A (ja) * 1982-10-20 1984-04-24 Nec Kyushu Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5972748A (ja) * 1982-10-20 1984-04-24 Nec Kyushu Ltd 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0573297A2 (en) * 1992-06-04 1993-12-08 Shinko Electric Industries Co. Ltd. Semiconductor device comprising a TAB tape
US5365107A (en) * 1992-06-04 1994-11-15 Shinko Electric Industries, Co., Ltd. Semiconductor device having tab tape
FR2725833A1 (fr) * 1994-07-20 1996-04-19 Nec Corp Structure d'etancheite pour un emballage porteur de bande et son procede de fabrication
KR100349379B1 (ko) * 1998-10-27 2002-12-16 주식회사 현대 디스플레이 테크놀로지 전자기파차단기능을갖는인쇄회로기판구조
US7714419B2 (en) * 2007-12-27 2010-05-11 Stats Chippac Ltd. Integrated circuit package system with shielding
JP2011114211A (ja) * 2009-11-27 2011-06-09 Nec Corp 半導体パッケージ
JP2011114225A (ja) * 2009-11-27 2011-06-09 Dainippon Printing Co Ltd 半導体装置、半導体装置の製造方法、およびシールド板
JP2013141047A (ja) * 2013-04-24 2013-07-18 Dainippon Printing Co Ltd 半導体装置、半導体装置の製造方法、およびシールド板

Also Published As

Publication number Publication date
JP2895504B2 (ja) 1999-05-24

Similar Documents

Publication Publication Date Title
JP3175673B2 (ja) 半導体素子を実装したフレキシブル回路基板ユニットの製造方法
JP3480950B2 (ja) 半導体装置と半導体装置用フイルムキャリア
JPH09260550A (ja) 半導体装置
JP4075204B2 (ja) 積層型半導体装置
JPH02155256A (ja) 半導体装置
JPH0831988A (ja) テープキャリアパッケージの封止構造
JPH02278752A (ja) 半導体装置
JP2850462B2 (ja) 半導体装置及びその製造方法
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH04114455A (ja) 半導体装置及びその実装構造
JPH03266456A (ja) 半導体チップ用放熱部材及び半導体パッケージ
JPS63190363A (ja) パワ−パツケ−ジ
JP3141020B2 (ja) 半導体装置の製造方法及び半導体装置
JPH01186700A (ja) プリント配線板構造体
JPH0685126A (ja) 半導体装置
JPH046860A (ja) 半導体装置
JP2685039B2 (ja) 半導体装置
JP2551349B2 (ja) 樹脂封止型半導体装置
JP2772986B2 (ja) 半導体装置
JPH05267503A (ja) 半導体装置
JPS6239036A (ja) ハイブリツドｉｃ
JPS60110145A (ja) 樹脂封止型半導体装置
JPH11121640A (ja) 素子パッケージ及びそのパッケージの実装構造
JP2513416B2 (ja) 半導体装置
JPH11260963A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees