JP2554059Y2 - 半導体装置の実装構造 - Google Patents

半導体装置の実装構造

Info

Publication number
JP2554059Y2
JP2554059Y2 JP1988020470U JP2047088U JP2554059Y2 JP 2554059 Y2 JP2554059 Y2 JP 2554059Y2 JP 1988020470 U JP1988020470 U JP 1988020470U JP 2047088 U JP2047088 U JP 2047088U JP 2554059 Y2 JP2554059 Y2 JP 2554059Y2
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring
wiring board
mounting structure
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988020470U
Other languages
English (en)
Other versions
JPH01125555U (ja
Inventor
哲也 大西
未則 清田
和彦 橋本
節信 若本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1988020470U priority Critical patent/JP2554059Y2/ja
Publication of JPH01125555U publication Critical patent/JPH01125555U/ja
Application granted granted Critical
Publication of JP2554059Y2 publication Critical patent/JP2554059Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は半導体装置の実装構造に関するものである。
〈従来の技術〉 両面プリント基板に半導体集積回路素子をワイヤボン
ディング方法等で直接実装した構造を第２図に示す。同
図に於て、ガラスエポキシ等の合成樹脂からなる基板１
の表面には、銅箔等をエッチングしてなる配線２が作製
され、コンタクト部等を除いては配線２は基板１の表面
と共に保護膜３が被着されている。上記配線２は、基板
１の有効利用を図るため両面に作製され、必要に応じて
スルーホール等によって電気的接続されている。
基板上の配線２と共に作製した広面積の導体領域2aに
は、半導体チップ４がボンディングされ、また半導体チ
ップ上のパッド５と配線２との間がワイヤ６によって電
気的接続されている。上記電気的接続部を被って半導体
チップ４は封止樹脂７でモールドされ、外部環境から保
護される。
〈考案が解決しようとする問題点〉 上記実装構造によると、半導体チップ４の上面及び側
面は封止樹脂７等によって水分の進入が阻止されるが、
半導体チップ４の裏面は部分的に被着した配線２及び保
護膜３が重ねられているのみで、裏面より進入する水分
は薄い基板１（例えばガラスエポキシ）を介して半導体
チップ４に達し、電流のリーク、機能阻害、電極及び配
線材の腐食をも発生させる。
本考案は上記従来構造の問題点に鑑みてなされたもの
で、基板裏面に対しても補強を図った実装構造を提供す
る。
〈問題点を解決するための手段〉 半導体チップが占める面積より充分大きい面積を被っ
て配線基板の裏面に金属箔を密着し、金属箔被着部の表
面側に半導体チップをボンディングすると共に封止樹脂
でモールドする。
〈作用〉 配線基板の導体にボンディングされた半導体チップ側
は封止樹脂で外部環境から保護され、一方裏面において
も、配線基板面に金属箔を密着させているため、外部か
らの水分の侵入等を防止し得る。
〈実施例〉 第１図は本考案による一実施例を示す断面図で、プリ
ント基板１の主表面側には配線２が作製され、従来の実
装構造と同様に半導体チップ４が電気的接続され、半導
体チップ４はワイヤボンディング部分を含めて樹脂で封
止されている。上記構造の主表面側に対して裏面には、
半導体チップ４の搭載部を完全に被う広さに金属箔８が
密着されている。該金属箔は配線基板１が両面プリント
基板として作製される場合には、裏面の配線をCu箔エッ
チング等によって作製する工程を利用して同じ材料で同
時に作製される。金属箔８の表面には、周辺の配線パタ
ーンと同様に保護膜３が作製されて保護が図られてい
る。
半導体チップ４は、表面側は封止樹脂７によって裏面
側は金属箔８によって水分等の侵入から保護され、腐蝕
や損傷を防ぐ。
〈効果〉 以上本考案によれば、配線基板材料が耐湿性の劣るも
のであっても使用することができ、基板材料の選択範囲
が広がり、また基板の板厚が薄い場合でも補強の役目を
果し、半導体装置実装の信頼性を高めることができる。
【図面の簡単な説明】
第１図は本考案による一実施例を示す断面図、第２図は
従来の実装構造を示す断面図である。 1:プリント基板、2:配線、3:保護膜、4:半導体チップ、
8:裏面金属箔
───────────────────────────────────────────────────── フロントページの続き (72)考案者 若本 節信 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭60−154543（ＪＰ，Ａ) 特開 昭62−235799（ＪＰ，Ａ) 実開 昭59−132641（ＪＰ，Ｕ)

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項１】半導体チップを搭載した両面配線基板と、 上記半導体チップ搭載面の反対の配線基板面であって、
    半導体チップ搭載部を充分に覆って密着された、上記配
    線基板への水分浸入防止用及び上記配線基板の補強用
    の、裏面配線と同一材料により同一工程にて形成された
    金属箔とから成ることを特徴とする、半導体装置の実装
    構造。
JP1988020470U 1988-02-18 1988-02-18 半導体装置の実装構造 Expired - Lifetime JP2554059Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988020470U JP2554059Y2 (ja) 1988-02-18 1988-02-18 半導体装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988020470U JP2554059Y2 (ja) 1988-02-18 1988-02-18 半導体装置の実装構造

Publications (2)

Publication Number Publication Date
JPH01125555U JPH01125555U (ja) 1989-08-28
JP2554059Y2 true JP2554059Y2 (ja) 1997-11-12

Family

ID=31236865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988020470U Expired - Lifetime JP2554059Y2 (ja) 1988-02-18 1988-02-18 半導体装置の実装構造

Country Status (1)

Country Link
JP (1) JP2554059Y2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132641U (ja) * 1983-02-25 1984-09-05 日本電気株式会社 半導体装置用基板
JPS60154543A (ja) * 1984-01-24 1985-08-14 Nec Corp 合成樹脂基板を用いた半導体装置
JPH0632419B2 (ja) * 1986-04-07 1994-04-27 日本電気株式会社 混成集積回路装置

Also Published As

Publication number Publication date
JPH01125555U (ja) 1989-08-28

Similar Documents

Publication Publication Date Title
US5869886A (en) Flip chip semiconductor mounting structure with electrically conductive resin
JP3480950B2 (ja) 半導体装置と半導体装置用フイルムキャリア
KR100386052B1 (ko) 수지봉지형반도체장치및그제조방법
EP1187202A3 (en) Semiconductor package
KR960705357A (ko) 반도체 장치
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
CN1220057A (zh) 电子部件,尤其是利用声表面波工作的电子部件－ofw部件
JP2000223645A (ja) 半導体装置
JP2554059Y2 (ja) 半導体装置の実装構造
JPH02278752A (ja) 半導体装置
JP2756791B2 (ja) 樹脂封止型半導体装置
JP2743157B2 (ja) 樹脂封止型半導体装置
JP2982182B2 (ja) 樹脂封止型半導体装置
JPS6320135Y2 (ja)
JPS6334281Y2 (ja)
JP2583242Y2 (ja) 半導体装置
JPS6239036A (ja) ハイブリツドｉｃ
JPH0617288Y2 (ja) 半導体装置
JP2743156B2 (ja) 樹脂封止型半導体装置
JPH065641A (ja) チップキャリア型半導体装置
JP4649719B2 (ja) 電子部品搭載用基板
JP2994167B2 (ja) 半導体装置
JP2720864B2 (ja) 樹脂封止形電子部品
JP2000031340A (ja) 電子部品
JP2802959B2 (ja) 半導体チップの封止方法