JPS6320135Y2 - - Google Patents

Info

Publication number
JPS6320135Y2
JPS6320135Y2 JP1982014029U JP1402982U JPS6320135Y2 JP S6320135 Y2 JPS6320135 Y2 JP S6320135Y2 JP 1982014029 U JP1982014029 U JP 1982014029U JP 1402982 U JP1402982 U JP 1402982U JP S6320135 Y2 JPS6320135 Y2 JP S6320135Y2
Authority
JP
Japan
Prior art keywords
led
board
hole
printed wiring
reinforcing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982014029U
Other languages
English (en)
Other versions
JPS58118758U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1982014029U priority Critical patent/JPS58118758U/ja
Publication of JPS58118758U publication Critical patent/JPS58118758U/ja
Application granted granted Critical
Publication of JPS6320135Y2 publication Critical patent/JPS6320135Y2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【考案の詳細な説明】 この考案は、表示部を備えた各種機器に用いる
LED表示装置、特にその表示素子の取付部構造
の改良に関する。
従来のこの種の表示装置としては例えば第１図
に示すものがある。これは音響機器、レベルメー
タ、カメラ等に装着するハイブリツド形LED表
示装置の一部を示し、集積回路上に適宜に配置し
たLED表示素子（発光ダイオード）を選択的に
動作させて、所望の表示をするようにしたものの
表示素子取付構造を表わしている。
図において、１はポリエステル、ポリイミド、
ガラスエポキシ等の素材よりなる薄いフレキシブ
ルプリント配線基板、２はこの基板１上に銅など
の金属を用いて形成された導電パターンである。
３はプリント配線基板のLED取付部であり、導
電パターン２の所定位置にLEDチツプ４をマウ
ントすると共にその電極４ａと導電パターン上の
端子間とは金線またはアルミニウム線のリードワ
イヤ５で接続してある。６はフレキシブルプリン
ト配線基板１のLED取付部３の裏面に接着した
補強用の基板で、７は接着剤である。８は導電パ
ターン２を保護するためのオーバーコートでポリ
エステル、ポリイミド、ガラスエポキシ等で形成
してある。
上述のリードワイヤ５の接着はワイヤボンデイ
ング工程で行われ、一般には、高温を用いて圧着
する熱圧着法もしくは常温で超音波エネルギーを
利用して接着する超音波ボンデイング法または両
者を組み合せたサーモソニツク法などが採用され
ているが、特に熱に影響されやすい部品を含んだ
り、ハンダ組立を必要とするハイブリツド集積回
路には超音波ボンデイング法が適している。
しかしながら、従来のLED表示装置にあつて
は、フレキシブルプリント配線基板１のLED取
付部３には、裏面側に補強基板６が接着剤７を介
して取り付けてあつたため、超音波エネルギーが
この接着剤に吸収される結果、超音波ボンデイン
グ法によるワイヤボンデイングが十分に良くはで
きないという問題点があつた。またリードワイヤ
５が極細線のものは、保護のために合成樹脂など
のモールド材９でLED取付部３を覆うが、この
ときモールド材が流れて周辺にひろがりやすく、
そのため作業能率が悪いとかワイヤの保護が不完
全になるなどの問題点があつた。
この考案は、このような従来の問題点に着目し
てなされたもので、超音波ボンデイング法により
十分良好なワイヤボンデイングが可能で、かつ表
示素子やリードワイヤの樹脂封止が能率良く完全
に行えるLED表示装置を提供することを目的と
する。
この目的を達成するための本考案の要旨とする
ところは、フレキシブルプリント配線基板の
LED取付部の補強基板を接着してなるLED表示
装置において、前記補強基板に孔を設け、この孔
内にプリント配線基板上の表示素子を配置するよ
うに構成したことを特徴とするLED表示装置に
ある。
以下、図面に基づいてこの考案を説明する。
第２〜３図は、この考案の一実施例を示す図で
ある。なお、従来と同一構成部分は同一符号を付
し、その説明を省略する。
１０は補強基板で、表裏を貫通する孔１１を設
け、この孔１１内に、プリント配線基板１の
LED取付部３に取り付けたLEDチツプ４及びリ
ードワイヤ５からなる表示素子を配置するように
して、フレキシブルプリント配線基板１の表側に
接着してある。孔１１の形状は丸形と限らず、必
要に応じて、例えば補強基板１０がLEDチツプ
４の光の反射器としても利用できる形状にしても
良い。
上述のように構成した補強基板１０の孔１１内
の導電パターン２の所定位置にLEDチツプ４を
取り付け、次いでリードワイヤ５のワイヤボンデ
イングを行うに際して、補強基板１０を上から押
え付ければ、プリント基板１が薄くフレキシブル
なものでも変形させずに正確にボンデイングする
ことができる。また超音波ボンデイング装置のホ
ーン１２の先端のウエツジ１３が当接する部分の
直下には、従来のような超音波エネルギーを吸収
する接着剤層１４が存在しないから、超音波ワイ
ヤボンデイングが良好にできる。ワイヤボンデイ
ング終了後に、LEDチツプ４及びリードワイヤ
５を樹脂封止する場合は、モールド材１５として
例えばエポキシ樹脂を孔１１内に流し込む。この
ときモールド材１８は孔１１の内壁に囲まれるか
ら従来のように周辺へ流失することがなく、容易
に所定の封止を行うことができる。
なお、樹脂封止しない場合にも、従来と異なり
細いリードワイヤの周囲は補強板で囲まれるから
一層安全に保護できる。
以上説明してきたように、この考案によれば、
フレキシブルプリント配線基板のLED取付部の
表側に、孔を穿つた補強基板を取り付け、前記孔
内に表示素子を配置する構成としたため、従来の
LED表示装置と異なり、超音波によるワイヤボ
ンデイングが十分良好に行なえる。また樹脂モー
ルド作業が能率よく経済的に行なえる。更にまた
補強基板をLED反射器としても兼用できるなど
種々の効果が得られる。
【図面の簡単な説明】
第１図は従来のLED表示装置の要部斜視図、
第２図はこの考案に係る一実施例の要部斜視図、
第３図は第２図の−線断面図、第４図は超音
波ボンデイング作業の説明図である。 １……フレキシブルプリント配線基板、３……
LED取付部、４……LEDチツプ、５……リード
ワイヤ｝表示素子、６，１０……補強基板、１１
……孔。

Claims (1)

    【実用新案登録請求の範囲】
  1. フレキシブルプリント配線基板のLED取付部
    に補強基板を接着してなるLED表示装置におい
    て、前記補強基板に孔を設け、この孔内にプリン
    ト配線基板上の表示素子を配置するように構成し
    たことを特徴とするLED表示装置。
JP1982014029U 1982-02-05 1982-02-05 Ｌｅｄ表示装置 Granted JPS58118758U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1982014029U JPS58118758U (ja) 1982-02-05 1982-02-05 Ｌｅｄ表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1982014029U JPS58118758U (ja) 1982-02-05 1982-02-05 Ｌｅｄ表示装置

Publications (2)

Publication Number Publication Date
JPS58118758U JPS58118758U (ja) 1983-08-13
JPS6320135Y2 true JPS6320135Y2 (ja) 1988-06-03

Family

ID=30026508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1982014029U Granted JPS58118758U (ja) 1982-02-05 1982-02-05 Ｌｅｄ表示装置

Country Status (1)

Country Link
JP (1) JPS58118758U (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10041328B4 (de) * 2000-08-23 2018-04-05 Osram Opto Semiconductors Gmbh Verpackungseinheit für Halbleiterchips
JP2006245272A (ja) * 2005-03-03 2006-09-14 Citizen Electronics Co Ltd 発光ダイオード装置及び面状光源ユニット並びにメータ
JP2022113245A (ja) * 2021-01-25 2022-08-04 古河電気工業株式会社 光学装置、光学装置のサブアセンブリ、および光学装置の製造方法

Also Published As

Publication number Publication date
JPS58118758U (ja) 1983-08-13

Similar Documents

Publication Publication Date Title
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR960705357A (ko) 반도체 장치
JPH09326452A (ja) 半導体パッケージ
US6271057B1 (en) Method of making semiconductor chip package
JP3542297B2 (ja) 半導体装置用パッケージおよびその製造方法
JPS6320135Y2 (ja)
JPS5769765A (en) Sealed body of semiconductor device
JPH0864635A (ja) 半導体装置
JPH08236665A (ja) 樹脂封止型半導体装置及びその製造方法
JPH09186272A (ja) 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
JPH03238852A (ja) モールド型半導体集積回路
JP3295987B2 (ja) 半導体装置の製造方法
KR950006441Y1 (ko) 고 발열용 반도체 패키지
JPH0888295A (ja) 半導体装置
JPS6334281Y2 (ja)
JPH05243418A (ja) プラスチックｐｇａ型半導体装置
JPH0936273A (ja) 樹脂封止型半導体装置
JPH09246416A (ja) 半導体装置
JPS5999752A (ja) 混成集積回路装置
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지
JPH09246290A (ja) 半導体装置
JPH1084055A (ja) 半導体装置及びその製造方法
JP2513416B2 (ja) 半導体装置