JP2802959B2 - 半導体チップの封止方法 - Google Patents
半導体チップの封止方法Info
- Publication number
- JP2802959B2 JP2802959B2 JP2108939A JP10893990A JP2802959B2 JP 2802959 B2 JP2802959 B2 JP 2802959B2 JP 2108939 A JP2108939 A JP 2108939A JP 10893990 A JP10893990 A JP 10893990A JP 2802959 B2 JP2802959 B2 JP 2802959B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- carrier
- sealing
- sealing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板に他の素子とハイブリッド構造に実装
した半導体チップを封止する封止方法に関する。
した半導体チップを封止する封止方法に関する。
従来、このような半導体チップの封止は、基板ごとメ
タルパッケージ等で封止する方法が採られてきた。
タルパッケージ等で封止する方法が採られてきた。
第２図は従来のこの種の半導体チップの封止方法の一
例を示す。
例を示す。
図において１は半導体チップ、２はボンディングワイ
ヤ、３は基板、４は基板導体、10はメタルパッケージ、
11は蓋、12はハーメチックリードである。
ヤ、３は基板、４は基板導体、10はメタルパッケージ、
11は蓋、12はハーメチックリードである。
基板３に他の素子（図示してない）とハイブリッド構
造に実装した半導体チップ１を封止するのに、基板３ご
とメタルパッケージ10で封止してきた。
造に実装した半導体チップ１を封止するのに、基板３ご
とメタルパッケージ10で封止してきた。
基板に他の素子とハイブリッド構造に実装した半導体
チップを封止する場合に、従来、メタルパッケージ等で
基板ごと封止する方法が採られてきたが、この方法で
は、封止することによって、大きさが基板サイズより大
きくなる。また、基板のパターンはメタルパッケージ等
のパターンに合わせて設計しなければならないため、基
板の小型化が阻まれ、装置小型化の障害になるという問
題があった。
チップを封止する場合に、従来、メタルパッケージ等で
基板ごと封止する方法が採られてきたが、この方法で
は、封止することによって、大きさが基板サイズより大
きくなる。また、基板のパターンはメタルパッケージ等
のパターンに合わせて設計しなければならないため、基
板の小型化が阻まれ、装置小型化の障害になるという問
題があった。
本発明は上記の問題を解消するためになされたもの
で、半導体チップを封止することで、大きさが基板サイ
ズより大きくなることなく、かつ、基板のパターン設計
が制約されることのない封止方法を提供することを目的
とする。
で、半導体チップを封止することで、大きさが基板サイ
ズより大きくなることなく、かつ、基板のパターン設計
が制約されることのない封止方法を提供することを目的
とする。
本発明の封止方法は、上記目的を達成するため、半導
体チップを基板のキャリアに接着する側の面に実装し、
該半導体チップをキャリアに設けた座ぐり部分の空間内
に収めて封止する方法である。
体チップを基板のキャリアに接着する側の面に実装し、
該半導体チップをキャリアに設けた座ぐり部分の空間内
に収めて封止する方法である。
第１図は本発明の封止方法の一例を示す。
図において1,2,3,4は第２図の同一符号と同一または
相当するものを示し、５は基板３に設けたスルーホー
ル、６はキャリア、７はキャリア６に設けた座ぐり部
分、８はスルーホール５をふさぐための蓋、９は半田で
ある。
相当するものを示し、５は基板３に設けたスルーホー
ル、６はキャリア、７はキャリア６に設けた座ぐり部
分、８はスルーホール５をふさぐための蓋、９は半田で
ある。
あらかじめ、基板３のキャリア６に接着する側の面、
すなわち、半導体チップ１を実装する側の面に、ボンデ
ィングワイヤ２で半導体チップ１の電極パッドと接続す
るパターンを設け、さらに、基板３にスルーホール５を
設け、該スルーホール５を介して上記パターンを、反対
側の面、すなわち、他の素子を実装する側の面のパター
ンに連結し、半導体チップ１の電極を回路の所定の部分
に接続できる構造としておく。
すなわち、半導体チップ１を実装する側の面に、ボンデ
ィングワイヤ２で半導体チップ１の電極パッドと接続す
るパターンを設け、さらに、基板３にスルーホール５を
設け、該スルーホール５を介して上記パターンを、反対
側の面、すなわち、他の素子を実装する側の面のパター
ンに連結し、半導体チップ１の電極を回路の所定の部分
に接続できる構造としておく。
そして、半導体チップ１を基板３のキャリア６に接着
する側の面に実装し、半導体チップ１の電極パッドを半
導体チップ１実装側の面に設けたパターンにボンディン
グワイヤ２で接続し、半導体チップ１を、キャリア６に
設けた座ぐり部分７の空間内に収め（座ぐり部分７は収
まった半導体チップ１及びボンディングワイヤ２が壁面
に接触しない大きさに設けておく）、基板３をキャリア
６に半田付けし、スルーホール５を蓋８でふさいで、基
板３に実装した半導体チップ１のみをキャリア６で封止
する。
する側の面に実装し、半導体チップ１の電極パッドを半
導体チップ１実装側の面に設けたパターンにボンディン
グワイヤ２で接続し、半導体チップ１を、キャリア６に
設けた座ぐり部分７の空間内に収め（座ぐり部分７は収
まった半導体チップ１及びボンディングワイヤ２が壁面
に接触しない大きさに設けておく）、基板３をキャリア
６に半田付けし、スルーホール５を蓋８でふさいで、基
板３に実装した半導体チップ１のみをキャリア６で封止
する。
以上説明したように、本発明によれば、半導体チップ
を封止しても、全体の大きさを基板の寸法サイズに抑え
ることができるとともに、基板パターンの設計が制約さ
れることがなくなり、従来の方法より小型化に有利であ
る。
を封止しても、全体の大きさを基板の寸法サイズに抑え
ることができるとともに、基板パターンの設計が制約さ
れることがなくなり、従来の方法より小型化に有利であ
る。
また、効果なメタルパッケージ及び封止装置が不要と
なり、コストダウンに連なるという効果がある。
なり、コストダウンに連なるという効果がある。
第１図は本発明の封止方法の一例を示す説明図、第２図
は従来の基板に実装した半導体チップの封止方法の一例
を示す説明図である。 １……半導体チップ、２……ボンディングワイヤ、３…
…基板、４……基板導体、５……スルーホール、６……
キャリア、７……座ぐり部分、８……蓋、９……半田。 なお図中同一符号は同一または相当するものを示す。
は従来の基板に実装した半導体チップの封止方法の一例
を示す説明図である。 １……半導体チップ、２……ボンディングワイヤ、３…
…基板、４……基板導体、５……スルーホール、６……
キャリア、７……座ぐり部分、８……蓋、９……半田。 なお図中同一符号は同一または相当するものを示す。
Claims (1)
- 【請求項１】基板に他の素子とハイブリッド構造に実装
した半導体チップを封止する封止方法で、 半導体チップを基板のキャリアに接着する側の面に実装
し、該半導体チップの電極パッドを上記基板の半導体チ
ップ実装側の面に設けたスルーホールを介して反対側の
面に連なるパターンにボンディングワイヤで接続し、該
半導体チップを上記キャリアに設けた座ぐり部分の空間
内に収め、上記基板をキャリアに半田付けし、上記基板
のスルーホールを蓋でふさいで、基板に実装した半導体
チップを封止する封止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2108939A JP2802959B2 (ja) | 1990-04-26 | 1990-04-26 | 半導体チップの封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2108939A JP2802959B2 (ja) | 1990-04-26 | 1990-04-26 | 半導体チップの封止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0410457A JPH0410457A (ja) | 1992-01-14 |
| JP2802959B2 true JP2802959B2 (ja) | 1998-09-24 |
Family
ID=14497483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2108939A Expired - Fee Related JP2802959B2 (ja) | 1990-04-26 | 1990-04-26 | 半導体チップの封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2802959B2 (ja) |
-
1990
- 1990-04-26 JP JP2108939A patent/JP2802959B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410457A (ja) | 1992-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5869886A (en) | Flip chip semiconductor mounting structure with electrically conductive resin | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| JP2840316B2 (ja) | 半導体装置およびその製造方法 | |
| KR950004467A (ko) | 반도체장치 및 그 제조방법 | |
| JP2825084B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04164361A (ja) | 樹脂封止型半導体装置 | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| US6650005B2 (en) | Micro BGA package | |
| JPH04207061A (ja) | 半導体装置 | |
| JP2802959B2 (ja) | 半導体チップの封止方法 | |
| JPH04114455A (ja) | 半導体装置及びその実装構造 | |
| JP2515515Y2 (ja) | 電子機器 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JP2583242Y2 (ja) | 半導体装置 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| JPH0222886A (ja) | 混成集積回路 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS60160146A (ja) | 半導体装置 | |
| JPH0513011Y2 (ja) | ||
| JP2851822B2 (ja) | 電子部品 | |
| JPH10214934A (ja) | 半導体装置及びその製造方法 | |
| JPS63141329A (ja) | Ｉｃパツケ−ジ | |
| JPS6236385B2 (ja) | ||
| JPH02267942A (ja) | 半導体チップの実装構造 | |
| JPH01187954A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |