JPH04164361A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH04164361A
JPH04164361A JP2291588A JP29158890A JPH04164361A JP H04164361 A JPH04164361 A JP H04164361A JP 2291588 A JP2291588 A JP 2291588A JP 29158890 A JP29158890 A JP 29158890A JP H04164361 A JPH04164361 A JP H04164361A
Authority
JP
Japan
Prior art keywords
island
resin
semiconductor element
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2291588A
Other languages
English (en)
Inventor
Kaoru Sonobe
薫 園部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2291588A priority Critical patent/JPH04164361A/ja
Priority to US07/781,772 priority patent/US5193053A/en
Publication of JPH04164361A publication Critical patent/JPH04164361A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子を樹脂封止してなる樹脂封止型半導
体装置に関する。
〔従来の技術〕
第３図（ａ）及び（ｂ）は従来の一例を示す樹脂封止型
半導体装置の平面図及び断面図である。
従来、この種の樹脂封止型半導体装置は、例えば、第３
図（ａ）及び（ｂ）に示すように、短形状の外枠の中央
に吊りリード８に支持されるアイランド３を有し、この
アイランド３を周囲に外枠より伸びる複数のリード５を
もつリードフレームと、アイランド３に銀ペーストによ
り固着されるとともに放射状に配列されて複数の配線４
が形成される基板７と、この基板７に固着される半導体
素子１と、この半導体素子の入出力端子と基板７の配線
４とを接続するボンディングワイヤー２と、基板７の配
線４とリード５とを接続するホンディングワイヤー２ａ
とで構成されている。また、半導体素子１の周辺部は樹
脂封止されて樹脂外郭体６に形成されている。
このような実装技術は、複合型半導体装置にも適用され
、例えば、基板７に複数の半導体素子を搭載される場合
がある。
〔発明が解決しようとする課題〕
しかしながら、この従来の樹脂封止型半導体装置では、
半導体装置の多ピン化、小型化及び高速動作化が進むな
かで、より薄型に形成し、高消費電力に耐え得るように
作成することが困難であった。
例えば、第３図（ｂ）に示すように、アイランド３と基
板７を貼り合わせたうえに半導体素子１を搭載し、ワイ
ヤボンディングした後樹脂封止するため、パッケージ厚
さが厚くなり、薄型化が困難であった。また、ガラスエ
ポキシ樹脂製の基板７を使用したとすると、熱放散が悪
く、高消費電力の半導体素子を搭載できないという問題
点かあった。さらに、基板７とリードフレームのリード
、５をワイヤーボンディングで結線していたため、半導
体素子の人出端子である電極パッドとリードフレームの
リードとの一回ずつワイヤーボンディングする半導体装
置に比べ、約２倍もボンディング時間がかかっていたと
いう欠点もあった。
本発明の目的は、かかる問題を解消し、より薄型で、高
消費電力半導体素子を内蔵出来る樹脂封止型半導体装置
を提供することである。
〔課題を解決するための手段〕
本発明の一樹脂封止型半導体装置は、中央に半導体素子
を搭載するアイランドを有するとともに四角形状の外径
枠より前記アイランドの周囲に伸びる複数のリードをも
つリー　ドフレームと、このリードの一部を含み前記ア
イランドの一主面を覆う、とともに前記半導体素子を露
呈して固着される絶縁基板と、この絶縁基板の一主面に
形成される前記リードと対応する配線と、この配線と前
記リードとを接続するとともに前記絶縁基板を貫通する
スルーホール埋める導体と、前記半導体素子の入出力端
子と前記リードとを接続するボンディングワイヤーと、
このボンディングワイヤと前記半導体素子とを埋設する
樹脂体とを有している。
本発明の他の樹脂封止型半導体装置は、さらに前記アイ
ランドの裏面に固着されるピートシンクを有している。
〔実施例〕
次に本発明について図面の簡単な説明する。
第１図（ａ）及び（ｂ）は本発明の一実施例を示す樹脂
封止型半導体装置の平面図及び断面図である。この樹脂
封止型半導体装置は、第１図（ａ）及び（ｂ）に示すよ
うに基板７ａの大きさをリードフレームのアイランドよ
り大きく、アイランドの周囲にあるリード５を覆う程度
にしたことである。そして、基板７ａの配線４とリード
５との接続はスルーホール９で行っている。また、基板
７ａ上には中央に半導体素子１と相似形状でより大きな
四角形穴をもつ枠７ｂを接着剤で固定し、この四角形穴
と半導体素子１との空間を樹脂で埋めて、樹脂体６ａと
したことである。
この構造にすることにより、従来例で接続していたボン
ディングワイヤーでの接続回数が半減出来る。また、従
来は半導体素子１を搭載する部分が基板であったのを、
本実施例では金属製であるリードフレームのアイランド
３に直接、半導体素子１をＡｇペースト等で固着してい
るため、素子の発熱の放散は従来例よりも良く、さらに
基板の厚さ分、パッケージを薄くすることが出来る。例
えば、リードフレーム厚さを０．１ｍｍ、半導体素子１
の厚さをＯ−３５ｍｍとした場合、０．８ｍｍ厚の半導
体装置も可能である。さらに、前述したように、半導体
素子ｌをワイヤボンディングした後、エポキシ樹脂をポ
ツティングによりプリント基板７の表面部まで充填封止
して従来レベルの品質も確保している。
第２図は本発明の他の実施例を示す樹脂封止型半導体装
置の断面図である。この実施例における半導体装置では
、前述の実施例におけ、るリードフレームのアイランド
３の裏面に高熱伝導シリコーングリースまたはスポット
溶接等によりアルミ等で製作されたヒートシンク１０が
固着されている。それ以外は前述の実施例と同しである
。
これにより、前述の実施例よりパッケージの熱抵抗を無
風状態で約２０％、風速３　ｍ　／　ｓで約５０％低減
でき、高消費電力半導体素子１の搭載が可能となる。ま
た、ＩＲリフローによる自動実装の際には、このヒート
シンク１０の面が熱源の向きになるようにして実装する
ことにより高温時に発生する封止樹脂のクラックを防止
することが可能となる。
〔発明の効果〕
以上説明したように、本発明は、基板上の配線とリード
フレームのリードとの接続する接続手段を基板内にスル
ーホールとして設ｃ４、半導体素子を直接リードフレー
ムのアイランドの一主面に搭載し、リードフレームのア
イランド裏面を外気に晒すことによって、熱放散が効率
よくなるばかりか、裏面に貼付けられた基板が不要にな
り半導体装置の厚さをより薄く製作出来る。さらに、リ
ードフレームをスルーホールを介してプリント基板の配
線と電気的接続をとったことにより、ワイヤボンディン
グ工数を半減できる。
従って、より定価で、かつより薄型で、高消費電力の半
導体素子を内蔵出来る樹脂封止型半導体装置が得られる
という効果がある。
【図面の簡単な説明】
第１図（ａ）及び（ｂ）は本発明の一実施例を示す樹脂
封止型半導体装置の平面図および断面図、第２図は本発
明の他の実施例を示す樹脂封止型半導体装置の断面図、
第３図（ａ）及び（ｂ）は従来の樹脂封止型半導体装置
の一例を示した平面図および断面図である。 １・・・半導体素子、２・・・ボンディングワイヤー、
３・・・アイランド、４・・・配線、５・・・リード、
６゜６ａ・・・樹脂体、７，７ａ・・・基板、７ｂ・・
・枠、８・・・吊りリード、９・・・スルーホール、１
０・・・ヒートシンク。

Claims (1)

  1. 【特許請求の範囲】 １、中央に半導体素子を搭載するアイランドを有すると
    ともに四角形状の外径枠より前記アイランドの周囲に伸
    びる複数のリードをもつリードフレームと、このリード
    の一部を含み前記アイランドの一主面を覆うとともに前
    記半導体素子を露呈して固着される絶縁基板と、この絶
    縁基板の一主面に形成される前記リードと対応する配線
    と、この配線と前記リードとを接続するとともに前記絶
    縁基板を貫通するスルーホール埋める導体と、前記半導
    体素子の入出力端子と前記リードとを接続するボンディ
    ングワイヤーと、このボンディングワイヤと前記半導体
    素子とを埋設する樹脂体とを有することを特徴とする樹
    脂封止型半導体装置。 ２、前記アイランドの裏面に個着されるヒートシンクを
    有することを特徴とする請求項１記載の樹脂封止型半導
    体装置。
JP2291588A 1990-10-29 1990-10-29 樹脂封止型半導体装置 Pending JPH04164361A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2291588A JPH04164361A (ja) 1990-10-29 1990-10-29 樹脂封止型半導体装置
US07/781,772 US5193053A (en) 1990-10-29 1991-10-23 Plastic packaged semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2291588A JPH04164361A (ja) 1990-10-29 1990-10-29 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH04164361A true JPH04164361A (ja) 1992-06-10

Family

ID=17770886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2291588A Pending JPH04164361A (ja) 1990-10-29 1990-10-29 樹脂封止型半導体装置

Country Status (2)

Country Link
US (1) US5193053A (ja)
JP (1) JPH04164361A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945846A (ja) * 1995-07-31 1997-02-14 Nec Corp 半導体装置およびその製造方法
US5621242A (en) * 1994-05-16 1997-04-15 Samsung Electronics Co., Ltd. Semiconductor package having support film formed on inner leads
JP2013115054A (ja) * 2011-11-24 2013-06-10 Rohm Co Ltd 半導体チップおよび半導体パッケージ

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376909A (en) * 1992-05-29 1994-12-27 Texas Instruments Incorporated Device packaging
US5378924A (en) * 1992-09-10 1995-01-03 Vlsi Technology, Inc. Apparatus for thermally coupling a heat sink to a lead frame
US5289344A (en) * 1992-10-08 1994-02-22 Allegro Microsystems Inc. Integrated-circuit lead-frame package with failure-resistant ground-lead and heat-sink means
US5418837A (en) * 1993-07-30 1995-05-23 Ericsson-Ge Mobile Communications Inc. Method and apparatus for upgrading cellular mobile telephones
JPH0846085A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
KR100248035B1 (ko) * 1994-09-29 2000-03-15 니시무로 타이죠 반도체 패키지
JP3170182B2 (ja) * 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH09199645A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
US5986340A (en) * 1996-05-02 1999-11-16 National Semiconductor Corporation Ball grid array package with enhanced thermal and electrical characteristics and electronic device incorporating same
US5977622A (en) * 1997-04-25 1999-11-02 Lsi Logic Corporation Stiffener with slots for clip-on heat sink attachment
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US7891836B2 (en) * 2004-10-22 2011-02-22 Koninklijke Philips Electronics N.V. Semiconductor light-emitting device with improved heatsinking
US20100196849A1 (en) * 2008-12-22 2010-08-05 Esynapse Corp. Flapless dental implant punch
JP2016174094A (ja) * 2015-03-17 2016-09-29 住友電工デバイス・イノベーション株式会社 半導体組立体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263142A (ja) * 1988-08-29 1990-03-02 Fujitsu Ltd モールド・パッケージおよびその製造方法
JPH0277145A (ja) * 1988-09-13 1990-03-16 Ibiden Co Ltd 半導体装置
JPH02251166A (ja) * 1989-03-24 1990-10-08 Matsushita Electric Works Ltd 表面実装用半導体パッケージ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5228547B2 (ja) * 1972-07-10 1977-07-27
JPS5471572A (en) * 1977-11-18 1979-06-08 Fujitsu Ltd Semiconductor device
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
DE3235650A1 (de) * 1982-09-27 1984-03-29 Philips Patentverwaltung Gmbh, 2000 Hamburg Informationskarte und verfahren zu ihrer herstellung
US4758927A (en) * 1987-01-21 1988-07-19 Tektronix, Inc. Method of mounting a substrate structure to a circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263142A (ja) * 1988-08-29 1990-03-02 Fujitsu Ltd モールド・パッケージおよびその製造方法
JPH0277145A (ja) * 1988-09-13 1990-03-16 Ibiden Co Ltd 半導体装置
JPH02251166A (ja) * 1989-03-24 1990-10-08 Matsushita Electric Works Ltd 表面実装用半導体パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621242A (en) * 1994-05-16 1997-04-15 Samsung Electronics Co., Ltd. Semiconductor package having support film formed on inner leads
JPH0945846A (ja) * 1995-07-31 1997-02-14 Nec Corp 半導体装置およびその製造方法
CN1052340C (zh) * 1995-07-31 2000-05-10 日本电气株式会社 塑料模制的具有小平直度偏差引线的集成电路组件
JP2013115054A (ja) * 2011-11-24 2013-06-10 Rohm Co Ltd 半導体チップおよび半導体パッケージ

Also Published As

Publication number Publication date
US5193053A (en) 1993-03-09

Similar Documents

Publication Publication Date Title
JPH04164361A (ja) 樹脂封止型半導体装置
JPH09260552A (ja) 半導体チップの実装構造
US6168975B1 (en) Method of forming extended lead package
US20040169273A1 (en) Ball grid array semiconductor package and method of fabricating the same
JP3209977B2 (ja) 半導体モジュ−ル
JPH0638458B2 (ja) チツプキヤリアとその製造方法
JP2564771B2 (ja) 放熱板付き半導体装置及びその製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP3048707B2 (ja) 混成集積回路
JP2806168B2 (ja) 樹脂封止型半導体装置
JPS5891646A (ja) 半導体装置
JP3172393B2 (ja) 混成集積回路装置
JP2737332B2 (ja) 集積回路装置
JP2975782B2 (ja) 混成集積回路装置およびこれに用いるケース材
JP2513416B2 (ja) 半導体装置
KR900001744B1 (ko) 반도체장치
JPH0741167Y2 (ja) 絶縁物封止型回路装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH05343567A (ja) 樹脂封止型半導体装置
JP2802959B2 (ja) 半導体チップの封止方法
JPH0442942Y2 (ja)
JPH05144985A (ja) 混成集積回路装置
JP3011502B2 (ja) 混成集積回路
JPH10189665A (ja) 半導体装置
JPH0496240A (ja) 半導体集積回路装置およびその実装方法