JP2016174094A - 半導体組立体 - Google Patents
半導体組立体 Download PDFInfo
- Publication number
- JP2016174094A JP2016174094A JP2015053780A JP2015053780A JP2016174094A JP 2016174094 A JP2016174094 A JP 2016174094A JP 2015053780 A JP2015053780 A JP 2015053780A JP 2015053780 A JP2015053780 A JP 2015053780A JP 2016174094 A JP2016174094 A JP 2016174094A
- Authority
- JP
- Japan
- Prior art keywords
- island
- transfer member
- heat transfer
- semiconductor
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
【課題】半導体素子と伝熱部材とが固定された半導体組立体を提供する。
【解決手段】半導体組立体は、開口を有する枠体と、枠体に接続され、開口を塞ぐアイランドと、枠体に接続されたリード電極と、アイランドに接続された伝熱部材と、開口内のアイランド上に実装された半導体素子とを備え、アイランドとリード電極は、共通の板状部材をパターンニングすることで構成されてなり、伝熱部材は、アイランドとは別体で準備され、アイランドを枠体に接続した後に、アイランドと一体に接続されてなり、伝熱部材は、アイランドと一体に接続された状態で、アイランド、リード電極とともに、配線基板に設けられた孔に挿入される。
【選択図】図1
【解決手段】半導体組立体は、開口を有する枠体と、枠体に接続され、開口を塞ぐアイランドと、枠体に接続されたリード電極と、アイランドに接続された伝熱部材と、開口内のアイランド上に実装された半導体素子とを備え、アイランドとリード電極は、共通の板状部材をパターンニングすることで構成されてなり、伝熱部材は、アイランドとは別体で準備され、アイランドを枠体に接続した後に、アイランドと一体に接続されてなり、伝熱部材は、アイランドと一体に接続された状態で、アイランド、リード電極とともに、配線基板に設けられた孔に挿入される。
【選択図】図1
Description
本発明は、半導体組立体に関する。
特許文献1は、伝熱部材を含む配線基板を開示する。特許文献1では、配線基板は、配線基板を貫通するように設けられた伝熱部材嵌込み孔を有する。この孔の側面は段差を有するとともに、この段差に合わせて伝熱部材も段差を有する。伝熱部材は、配線基板の伝熱部材嵌込み孔に嵌め込まれ、孔の側面の段差によって位置決めされる。配線基板に嵌め込まれた伝熱部材上に発熱部品が実装される。
発明者の知見によれば、半導体装置をパッケージに組み立てた組立体の実装に先立って伝熱部材を配線基板の孔に挿入する態様では、伝熱部材を配線基板の孔に挿入する量が多いとき、配線基板上に実装された組立体と孔内の伝熱部材との間に隙間が形成されて、伝熱部材に組立体からの熱が伝わらない。また、伝熱部材を配線基板の孔に挿入する量が少ないとき、伝熱部材の一部が配線基板の表面より高く突出して、組立体の電極が配線基板の表面の導電層に接続されない。
本発明の一側面は、上記の事情を鑑みて為されたものであり、伝熱部材が組立体に固定された半導体組立体を提供することを目的とする。
本発明の一側面に係る半導体組立体は、開口を有する枠体と、前記枠体に接続され、前記開口を塞ぐアイランドと、前記枠体に接続されたリード電極と、前記アイランドに接続された伝熱部材と、前記開口内の前記アイランド上に実装された半導体素子とを備え、前記アイランドと前記リード電極は、共通の板状部材をパターンニングすることで構成されてなり、前記伝熱部材は、前記アイランドとは別体で準備され、前記アイランドを前記枠体に接続した後に、前記アイランドと一体に接続されてなり、前記伝熱部材は、前記アイランドと一体に接続された状態で、前記アイランド、前記リード電極とともに、配線基板に設けられた孔に挿入される。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明の一側面によれば、伝熱部材が組立体に固定された半導体組立体が提供される。
引き続き、いくつかの具体例を説明する。
一形態に係る半導体組立体は、開口を有する枠体と、前記枠体に接続され、前記開口を塞ぐアイランドと、前記枠体に接続されたリード電極と、前記アイランドに接続された伝熱部材と、前記開口内の前記アイランド上に実装された半導体素子とを備え、前記アイランドと前記リード電極は、共通の板状部材をパターンニングすることで構成されてなり、前記伝熱部材は、前記アイランドとは別体で準備され、前記アイランドを前記枠体に接続した後に、前記アイランドと一体に接続されてなり、前記伝熱部材は、前記アイランドと一体に接続された状態で、前記アイランド、前記リード電極とともに、配線基板に設けられた孔に挿入される。
この半導体組立体によれば、アイランド上に半導体素子が搭載されると共に、アイランドに伝熱部材が一体に接続される。半導体組立体を配線基板に実装するに際して、半導体組立体の伝熱部材は、当該半導体組立体が実装される配線基板の孔に挿入される。挿入の態様に依らずに、半導体組立体の伝熱部材は、実装の後に、アイランド上の半導体素子からの熱を受け取ることができる。
一形態に係る半導体組立体では、前記アイランドと前記リード電極は、リードフレームによって支持されてなり、前記アイランドと前記リード電極を前記枠体に接続した後に、リードフレームから切断されてもよい。
この半導体組立体によれば、アイランド及びリード電極は、共通の板状部材から形成されているので、その表面、裏面とも、その面高さは、実質的に一定である。
一形態に係る半導体組立体では、前記伝熱部材の前記アイランドとの接続面は、前記アイランドの表面よりも小さく、前記伝熱部材から露出した前記アイランドの表面は、前記リード電極の表面とともに、配線基板の導電体との接続面をなしてもよい。
この半導体組立体によれば、配線基板に半導体組立体を実装した際、アイランドは、リード電極と共に、実装基板における導電体との接続を確実に行うことができる。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、半導体組立体に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
(第1の実施の形態)
図1は、第1実施形態に係る半導体組立体を模式的に示す図である。図1の(a)部は半導体組立体の平面図を示す。図1の(b)部は、図1の(a)部に示されるIb−Ib線に沿ってとられた断面図である。半導体組立体1は、組立体10と伝熱部材20とを備える。組立体10は、半導体素子21と、この半導体素子21を収容するパッケージ30とを有する。パッケージ30は、枠体40及びキャップ41を有する。半導体素子21は、本実施例では、動作中に大きな熱を発生する高周波パワー系のトランジスタを含み、このトランジスタは、例えば、窒化ガリウム系半導体からなる。
図1は、第1実施形態に係る半導体組立体を模式的に示す図である。図1の(a)部は半導体組立体の平面図を示す。図1の(b)部は、図1の(a)部に示されるIb−Ib線に沿ってとられた断面図である。半導体組立体1は、組立体10と伝熱部材20とを備える。組立体10は、半導体素子21と、この半導体素子21を収容するパッケージ30とを有する。パッケージ30は、枠体40及びキャップ41を有する。半導体素子21は、本実施例では、動作中に大きな熱を発生する高周波パワー系のトランジスタを含み、このトランジスタは、例えば、窒化ガリウム系半導体からなる。
図2は、枠体40を概略的に示す斜視図である。枠体40は、絶縁性側壁42を有し、絶縁性側壁42は、第1端部43及び第2端部44を有する。枠体40は、軸Cxの方向に延在して第1開口45及び第2開口46を規定する。第1開口45は第1端部43に位置し、第2開口46は第2端部44に位置している。枠体40は、電気接続のための複数の導体として働く内部配線47と、これらの導体を支持すると共に絶縁する絶縁性側壁42とを有する。典型的には、枠体40は、セラミックからなり、その場合は、第1開口45を構成する部分と、第2開口46を構成する部分とで、分割して形成される。分割して形成された部材をロウ付けによって接合され、枠体40が形成される。
第1端部43は、軸Cxに交差する第1基準面に沿って延在する端面43Aを有し、この端面43A上にアイランド51及びリード電極52が配置される。アイランド51及びリード電極52がほぼ同一平面上に並ぶ。また、アイランド51は第1開口45を塞ぐ。第2端部44は軸Cxに交差する第2基準面に沿って延在する端面44Aを有する。この端面44Aにキャップ41が設けられ、第2開口46を塞ぐ。これによって、パッケージ30内の半導体素子21を封止できる。絶縁性側壁42の本体は、例えば、金属あるいはセラミック、または樹脂材料であることができる。キャップ41は、板状の形状を有し、また、例えば、金属あるいはセラミック、または樹脂材料によって構成される。
再び、図1を参照すると、本実施例では、組立体10は、アイランド51と、複数のリード電極とを有する。複数のリード電極は、配線用のリード電極52及びこのリード電極52と別のリード電極53a、53bを含む。半導体組立体1では、アイランド51及びリード電極52、53a、53bが、絶縁性側壁42の第1端部43に固定される。第1端部43の端面43Aでは、リード電極52の一端がアイランド51の縁から離れて配列され、また、リード電極52の配列がアイランド51を囲む。リード電極53a、53bは、アイランド51と一体に形成されている。アイランド51及びリード電極52、53a、53bの枠体40への固定は、AuSnなどのロウ材を使用したロウ付けによってなされる。このために、枠体40の第1端部43には、あらかじめ、メタライズが施されている。アイランド51及びリード電極52、53a、53bは、例えば、CuまたはFe−Ni−Coなどに代表される合金であることができる。
アイランド51は、例えば、平板状の形状を有しており、第1面51Aと、第1面51Aの反対側のある第2面51Bとを有する。アイランド51の第1面51A上に、半導体素子21が搭載される。半導体素子21は、ワイヤ22を介して枠体40の導体に接続される。枠体40は、導体として内部配線47を有するので、半導体素子21は、内部配線47を介してリード電極52に接続される。
伝熱部材20は、アイランド51の第2面51B上に固定される。伝熱部材20は、本実施例では、第1端面20A及び第2端面20Bを有し、第1端面20Aは、第2端面20Bの反対側に位置する。本実施例では、第1端面20Aが、アイランド51の第2面51B上に固定される。伝熱部材20のアイランド51への固定は、例えば、AuSnを用いて行われる。伝熱部材20は、例えば、CuまたはCu−Mo−Cuなどの複合積層材料であることができる。本実施例では、伝熱部材20は、第1端面20Aの縁と第2端面20Bとの縁を接続する側面20Cを有する。この形状ゆえに、伝熱部材20は、例えば柱状であって、当該半導体組立体1が実装されるべき配線基板の孔内に挿入可能である。本実施例では、伝熱部材20は、Cx軸の方向に延在する側面20Cを有するので、例えば、円柱、楕円柱、角柱であることができる。
本実施形態では、アイランド51の第1面51Aに半導体素子21が搭載されると共に、第1面51Aの反対側の第2面51B上に伝熱部材20が固定される。伝熱部材20と半導体素子21とをアイランド51に固定した半導体組立体1が提供されて、伝熱部材20は、第1面51A上の半導体素子21からの熱を効率よく伝達することができる。このため、半導体組立体1の伝熱部材20が、例えば、配線基板に設けられ伝熱部材20を挿入するための孔を貫通して、伝熱部材20の第2端面20Bが、配線基板の裏面上に設けられたヒートシンクに接続されることができる。この伝熱部材20を介して、半導体素子21からの熱がヒートシンクに伝えられる。これ故に、半導体素子21の放熱が確実に行われる。半導体素子21からの熱は、アイランド51内を半導体素子21の直下への経路を介して伝搬し、また、アイランド51内を広がる経路を介して伝搬する。これらの経路を介する放熱が、半導体組立体1の実装によって可能になる。
本実施形態では、伝熱部材20は、半導体組立体1が実装される配線基板の厚みや伝熱部材20を挿入するための孔の径の大きさに応じた形状を有する。半導体組立体1が配線基板の表面に支持されることによって、伝熱部材20を配線基板の孔に挿入する量が過大となる形態が回避できて、配線基板上の半導体素子21と伝熱部材20との隙間が生じない。これ故に、半導体素子21から伝熱部材20への熱の伝導が確実に行われる。また、伝熱部材20の外径が伝熱部材20を挿入するための孔の径の大きさに合うことによって、伝熱部材20を配線基板の孔に挿入する量が過少となる形態が回避できて、伝熱部材20が配線基板の表面より高く突出しない。いずれの形態においても、半導体素子21がアイランド51及び配線用のリード電極52を介して配線基板に確実に接続されるようになる。
図3は、理解を容易にするために、半導体組立体のアイランド及び半導体素子を選択的に示す。また、図3には、仮想的な柱状図形を描いている。この仮想的な柱状図形(以下、基準柱状図形として参照される)20Sは、アイランド51の第2面51Bに固定された伝熱部材20の第1端面20Aの縁に沿って、当該伝熱部材20の長手方向に延在するように規定される。伝熱部材20の長手方向に交差する平面における基準柱状図形20Sの断面は、伝熱部材20の第1端面20Aと同じ形状を有する。図3には、基準柱状図形として円柱状の図形が描かれているが、伝熱部材20の形状は円柱に限定されない。半導体組立体1では、図3に示されるように、アイランド51の第1面51A上の半導体素子21は、基準柱状図形20S内に位置することが好ましい。半導体素子21が伝熱部材20の基準柱状図形20S内に含まれると、伝熱部材20の第1端面20Aとアイランド51との接触面積が、半導体素子21の底面とアイランド51との接触面積よりも大きくなる。このため、半導体素子21からの熱が、アイランド51を介して、半導体素子21の底面から直下へ伝搬すること、及び/又は、広がりながら伝搬することによって伝熱部材20に伝わる。
図4は、第1実施形態における半導体組立体を作製する方法を示す流れ図である。図5の(a)部及び(b)部〜図10の(a)部及び(b)部は、図4に示す作製工程において形成される生産物を概略的に示す図である。図5の(a)部〜図10の(a)部は、個々の工程における生産物を示す平面図である。図5の(b)部は、図5の(a)部に示されるVb−Vb線に沿ってとられた断面図であり、図6の(a)部〜図10の(a)部においては、それぞれVb−Vb線に対応するVIb−VIb線〜Xb−Xb線が示される。
工程S1では、図5の(a)部および(b)部に示されるように、枠体40及びリードフレーム50が準備される。枠体40は、絶縁性側壁42を有し、絶縁性側壁42は、第1端部43及び第2端部44を有する。第1開口45は第1端部43に位置し、第2開口46は第2端部44に位置する。リードフレーム50は、アイランド51及びリード電極52、53a、53bを有する。リードフレーム50における、アイランド51及びリード電極52、53a、53bのパターンは、板状の部材を打ち抜きあるいはエッチングすることによって形成される。この際に用いられる板状部材は平坦である。このため、共通の板状部材から形成された、アイランド51及びリード電極52、53a、53bは、その表面、裏面とも、その面高さは、実質的に一定である。アイランド51は、リード電極53a、53bによってリードフレーム50に接続される。アイランド51は、半導体素子21を搭載するための部材である。
工程S2では、図6の(a)部および(b)部に示されるように、リードフレーム50が枠体40に取り付けられる。本実施例では、枠体40は、図2に示された形状を有する。リードフレーム50の取り付け工程では、アイランド51の第1面51A、リード電極52、53a、53bが、絶縁性側壁42の第1端部43に固定される。アイランド51によって、枠体40の第1開口45が塞がれる。この固定は、例えば、セラミック、または樹脂材料によって行われる。
工程S3では、図7の(a)部および(b)部に示されるように、本実施例では、半導体素子のダイボンディングが行われる。半導体素子21のダイボンディング工程では、半導体素子21がアイランド51の第1面51Aに搭載される。ダイボンディングは、例えば、AuSnによる高温実装、あるいはAg樹脂ペーストまたはAu樹脂ペーストによる樹脂硬化によって行われる。
工程S4では、図8の(a)部および(b)部に示されるように、半導体素子21に対するワイヤボンディングが行われる。このボンディングには、例えば、金(Au)製のワイヤ22が用いられ、半導体素子21は、枠体40に設けられた内部配線47にワイヤ22を介して接続される。内部配線47は、配線用のリード電極52に接続しているので、ワイヤボンディング工程によって、リードフレーム50の配線用のリード電極52に半導体素子21が接続される。
工程S5では、図9の(a)部および(b)部に示されるように、ワイヤボンディング工程の後にキャップ封止が行われる。このキャップ封止工程において、半導体素子21が、枠体40、アイランド51、及びキャップ41によって構成されるパッケージ30内に封止される。キャップ41は、絶縁性側壁42の第2端部44の端面44Aに固定される。この端面44Aへのキャップ41の固定は、例えば、AuSnによる高温実装または接着性樹脂による固定によって行われる。
工程S6では、図10の(a)部および(b)部に示されるように、本実施例でのキャップ封止工程の後に、伝熱部材20がアイランド51に固定される。伝熱部材20の固定工程では、伝熱部材20の第1端面20Aが、アイランド51の第2面51Bに接着部材を介して固定される。伝熱部材20のアイランド51への固定は、例えば、AuSnによって行われる。
工程S7では、本実施例での伝熱部材20の固定工程の後に、半導体組立体1がリードフレーム50から切り離される。半導体組立体1のリードフレーム50からの切り離し工程は、例えば、リードカッターによる切断またはエッチングによって行われる。この切り離し工程の終了後に、半導体組立体1の作製が完了して、図1の(a)部および(b)部に示されるような半導体組立体1が得られる。本実施例では、工程6において伝熱部材20がアイランド51に固定されている。しかしながら、工程3の半導体素子のダイボンディングの前に伝熱部材20はアイランド51に固定される工程順も利用可能である。
本実施形態の半導体組立体1を作製する方法によれば、アイランド51、及びリード電極52、53a、53bを有するリードフレーム50が、絶縁性側壁42の第1端部43に取り付けられる。このリードフレーム50のアイランド51の第2面51Bに伝熱部材20を固定でき、アイランド51の第1面51Aに半導体素子21を固定できる。アイランド51及びリード電極52、53a、53bは、表面、裏面とも実質的に平坦な板状部材をパターンニングして形成されている。このため、アイランド51及びリード電極52、53a、53bのそれぞれの表面、裏面は、実質的に共通の高さの面を有する。
図4に示される工程フローは、伝熱部材20のためのいくつかの候補を準備する工程を更に含むことができる。この順番によって、アイランド51の第2面51Bに伝熱部材20を固定するに先立って、固定されるべき伝熱部材20のサイズを候補から選択することが可能になる。この工程により、伝熱部材20を固定する前に、半導体素子21からの熱の放熱に求められる性能に応じて、伝熱部材20の材料及び/又はサイズを選択できる。また、伝熱部材20を固定する接着部材の厚み及び配線部材の孔の大きさに合わせて、伝熱部材20のサイズを候補から選択することができる。このため、伝熱部材20のサイズを配線部材における孔の内径に適合させることができ、また、接着部材の厚みを考慮して伝熱部材20のサイズを配線部材における孔の深さに適合させることができる。
引き続いて、伝熱部材をアイランドへ固定する具体例を説明する。図11の(a)部及び(b)部〜図13の(a)部及び(b)部は、具体例のための作製工程において形成される生産物を概略的に示す図である。図11の(a)部〜図13の(a)部は、生産物を示す平面図であり、図11の(b)部は、図11の(a)部に示されるXIb−XIb線に沿ってとられた断面図であり、図12の(a)部及び図13の(a)部においては、XIb−XIb線に対応するXIIb−XIIb線及びXIIIb−XIIIb線が示される。
図11の(a)部および(b)部に示されるように、リードフレーム50の裏面にマスク24が形成される。具体的には、アイランド51の第2面51B上、及びリード電極52、53a、53b上にマスク24が設けられる。マスク24は、アイランド51の第2面51B上に伝熱部材20を固定する接着部材の位置を規定するためのパターンを有する。このパターンは、アイランド51の第2面51B上に設けられ、また、伝熱部材20の第1端面20Aの形状及びサイズに合わせた形状及びサイズを有する。マスク24は、例えば、レジストを用いたフォトリソグラフィによって設けられる。マスク24は、例えば、緩効性レジストであることができる。
次に、図12の(a)部および(b)部に示されるように、マスク24を用いてレジスト層23が形成される。レジスト層23は、マスク24によって規定されて、アイランド51の第2面51B上に位置する開口パターン23Pを有する。開口パターン23Pは、例えば、伝熱部材20の第1端面20Aの形状及び大きさに合わせた円形状のパターンを有する。例えば、開口パターン23Pの形状は、第1端面20Aの形状内に収まる大きさであることができる。レジスト層23は、例えば、感光性ソルダーレジストを含む。レジスト層23の形成の後に、マスク24は、例えばフォトリソグラフィによるレジスト剥離によって除去される。
図13の(a)部および(b)部に示されるように、レジスト層23の開口パターン23Pに合わせて接着部材25がアイランド51の第2面51B上に配置される。本実施例では、接着部材25として、例えば、半田材またはAuSnが用いられる。一実施例では、半田材の融点より高い温度にまでアイランド51の第2面51Bの温度を上昇させて、半田材を溶融させる。溶融した半田材などの接着部材25に伝熱部材20の第1端面20Aを置く。この伝熱部材20は、溶融した接着部材25の表面張力に応じて移動する。伝熱部材20の移動後においては、表面張力が小さくなるように伝熱部材20の位置が決まる。伝熱部材20の位置が決まった後に、温度を下げて接着部材25を固化させる。接着部材25によって固定された伝熱部材20の第1端面20Aの縁の内側に、開口パターン23Pの縁、つまり接着部材25の縁が位置する。この半導体組立体1の作製方法によれば、接着部材25の表面張力の働きによって、伝熱部材20は、開口パターン23Pによって予め定められた第2面51B上の位置に固定されることができる。
図14は、配線基板組立体を模式的に示す断面図である。配線基板組立体2は、半導体組立体1と配線基板60とを備える。配線基板60は、例えば、テフロン(登録商標)基板であることができる。また、必要な場合には、配線基板組立体2は、ヒートシンク61を備えることができ、この形態では、配線基板60は、半導体組立体1とヒートシンク61との間に位置する。
配線基板60は、主面60Aと主面60Aの反対側の裏面60Bとを有する。配線基板60には、孔65が設けられ、孔65は、主面60Aから裏面60Bに到達する。主面60A上には、基準電位導体層62及び配線導体層63が設けられる。基準電位導体層62は、半導体組立体1のアイランド51に接続され、配線導体層63は、半導体組立体1の配線用のリード電極52に接続される。裏面60B上には、ヒートシンク61が設けられる。配線基板60の孔65は、半導体組立体1の伝熱部材20を半導体組立体1の実装時に受け入れ可能なように設けられる。半導体組立体1の伝熱部材20を孔65の位置に合わせて配線基板60の組み立てが行われて、配線基板組立体2が形成される。
本実施形態では、半導体組立体1及び配線基板60を備える配線基板組立体2が提供される。この配線基板組立体2では、半導体組立体1の伝熱部材20が孔65内に挿入される。孔65内の伝熱部材20は、配線基板60の裏面60B上にあるヒートシンク61に接触する。半導体組立体1の伝熱部材20は、半導体素子21からの熱をヒートシンク61に伝えるので、半導体素子21の冷却が確実に行われる。また、アイランド51及び配線用のリード電極52が、パッケージ30の枠体40によって支持される。このため、配線基板60上に搭載された半導体組立体1のアイランド51及び配線用のリード電極52に、それぞれ、配線基板60上の基準電位導体層62及び配線導体層63が接続されることができる。ここで、アイランド51及びリード電極52、53a、53bが、共通の板状部材をパターンニングすることで形成されている。すなわち、リードフレームの構造をもって、アイランド51及びリード電極52、53a、53bが構成されている。これは、アイランド51と伝熱部材20を別部品としたことから、実現できた構成である。この構成により、アイランド51の実装面は、リード電極52、53a、53bの実装面と、実質同じ高さを持つ。このため、配線基板60に半導体組立体1を実装した際、アイランド51は、リード電極52、53a、53bと共に、配線基板60上の基準電位導体層62や配線導体層63と、平行に接続することができる。このため、実装基板における導電体との接続を確実に行うことができる。特に高周波電力を増幅する半導体素子の場合、接地電位を確実に接続することが求められる。配線基板60上の接地電位を提供する導体は、アイランド51と接続される。このため、半導体組立体1は、配線基板60の表面に配置された接地電位を提供する導体と確実に接続することができる。
(第2の実施の形態)
図15の(a)部および(b)部は、第2実施形態に係る半導体組立体を模式的に示す図である。図15の(a)部は半導体組立体の平面図を示す。図15の(b)部は、図15の(a)部に示されるXVb−XVb線に沿ってとられた断面図である。半導体組立体1Pは、組立体10及び伝熱部材20Pを備える。組立体10は、パッケージ30及び半導体素子21を有する。パッケージ30は、枠体40、キャップ41、アイランド51、及びリード電極52、53a、53bを有する。
図15の(a)部および(b)部は、第2実施形態に係る半導体組立体を模式的に示す図である。図15の(a)部は半導体組立体の平面図を示す。図15の(b)部は、図15の(a)部に示されるXVb−XVb線に沿ってとられた断面図である。半導体組立体1Pは、組立体10及び伝熱部材20Pを備える。組立体10は、パッケージ30及び半導体素子21を有する。パッケージ30は、枠体40、キャップ41、アイランド51、及びリード電極52、53a、53bを有する。
第2実施形態では、アイランド51の第2面51Bと伝熱部材20Pの第1端面20Aとの接触面積が、第1開口45の面積より大きい。また、アイランド51は、絶縁性側壁42の第1端部43の端面43Aに接触すると共に、半導体素子21と伝熱部材20Pの第1端面20Aとの間に設けられる。伝熱部材20Pの第1端面20Aの面積が第1開口45の面積より大きいことを除き、第2実施形態の半導体組立体1Pは、第1実施形態の半導体組立体1と同様の構成を有することができる。
第2実施形態の半導体組立体1Pによれば、アイランド51と伝熱部材20Pの第1端面20Aとの接触面積が、第1開口45の面積より大きいので、枠体40と伝熱部材20Pとの間にアイランド51が位置する。このため、伝熱部材20Pがアイランド51及び枠体40によって支持される。この形態は、伝熱部材20Pがアイランド51を介して枠体40によって支持されない態様に比べて、伝熱部材20Pをアイランド51に固定することによってアイランド51に生じる可能性のある歪みを小さくできる。その結果、アイランド51から半導体素子21に伝わる歪みの大きさも減少する。
(第3の実施の形態)
図16の(a)部および(b)部は、第3実施形態に係る半導体組立体を模式的に示す図である。図16の(a)部は半導体組立体の平面図を示す。図16の(b)部は、図16の(a)部に示されるXVIb−XVIb線に沿ってとられた断面図である。半導体組立体1Qは、組立体10及び伝熱部材20Qを備える。組立体10は、パッケージ30及び半導体素子21を有する。パッケージ30は、枠体40、キャップ41、アイランド51、及びリード電極52、53a、53bを有する。
図16の(a)部および(b)部は、第3実施形態に係る半導体組立体を模式的に示す図である。図16の(a)部は半導体組立体の平面図を示す。図16の(b)部は、図16の(a)部に示されるXVIb−XVIb線に沿ってとられた断面図である。半導体組立体1Qは、組立体10及び伝熱部材20Qを備える。組立体10は、パッケージ30及び半導体素子21を有する。パッケージ30は、枠体40、キャップ41、アイランド51、及びリード電極52、53a、53bを有する。
第3実施形態では、アイランド51は、伝熱部材20Qの第1端面20Aと半導体素子21との間において延在している。伝熱部材20Qの第1端面20Aの面積は、第1開口45の面積より小さい。
第3実施形態の半導体組立体1Qによれば、伝熱部材20Qの第1端面20Aの面積が第1開口45の面積より小さいので、半導体素子21からの熱を伝熱部材20Qが確実に受けることができるように、アイランド51の第1面51Aに搭載される半導体素子21の位置に合わせて伝熱部材20Qを位置決めできる。
(第4の実施の形態)
図17の(a)部および(b)部は、第4実施形態に係る半導体組立体を模式的に示す図である。図17の(a)部は半導体組立体の平面図を示す。図17の(b)部は、図17の(a)部に示されるXVIIb−XVIIb線に沿ってとられた断面図である。半導体組立体1Rは、組立体10及び伝熱部材20を備える。組立体10は、パッケージ30R及び半導体素子21を有する。パッケージ30Rは、枠体40、キャップ41、アイランド51、リード電極52、52a、52b、53a、53b、及び基準電位電極54a、54bを有する。
図17の(a)部および(b)部は、第4実施形態に係る半導体組立体を模式的に示す図である。図17の(a)部は半導体組立体の平面図を示す。図17の(b)部は、図17の(a)部に示されるXVIIb−XVIIb線に沿ってとられた断面図である。半導体組立体1Rは、組立体10及び伝熱部材20を備える。組立体10は、パッケージ30R及び半導体素子21を有する。パッケージ30Rは、枠体40、キャップ41、アイランド51、リード電極52、52a、52b、53a、53b、及び基準電位電極54a、54bを有する。
第4実施形態では、基準電位電極54aは、枠体40の第1端部43において、アイランド51の縁51aと、リード電極52aの端部との間を通過すると共に、リード電極52aの縁から離隔してリード電極52aを囲んでいる。また、基準電位電極54bは、枠体40の第1端部43の端面43A上において、アイランド51の縁51bと、リード電極52bの端部との間を通過すると共に、リード電極52bの縁から離隔してリード電極52bを囲んでいる。
第4実施形態の半導体組立体1Rによれば、配線基板60上において、リード電極52a、52bの端部と、アイランド51の縁51a、51bとの間に基準電位電極54a、54bが設けられる。基準電位電極54a、54bのための配線パターンが設けられると、基準電位電極54a、54bが、伝熱部材20とともに接地電位に接続されることができる。この結果、高周波領域における電気的特性の劣化を抑制することができる。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
以上説明したように、実施形態によれば、組立体に固定された伝熱部材を備える半導体組立体が提供される。
1…半導体組立体、2…配線基板組立体、10…組立体、20…伝熱部材、21…半導体素子、40…枠体、21…半導体素子、42…絶縁性側壁、43…第1端部、44…第2端部、45…第1開口、46…第2開口、51…アイランド、52…リード電極、53a、53b…リード電極。
Claims (3)
- 開口を有する枠体と、
前記枠体に接続され、前記開口を塞ぐアイランドと、
前記枠体に接続されたリード電極と、
前記アイランドに接続された伝熱部材と、
前記開口内の前記アイランド上に実装された半導体素子とを備え、
前記アイランドと前記リード電極は、共通の板状部材をパターンニングすることで構成されてなり、
前記伝熱部材は、前記アイランドとは別体で準備され、前記アイランドを前記枠体に接続した後に、前記アイランドと一体に接続されてなり、前記伝熱部材は、前記アイランドと一体に接続された状態で、前記アイランド、前記リード電極とともに、配線基板に設けられた孔に挿入される、半導体組立体。 - 前記アイランドと前記リード電極は、リードフレームによって支持されてなり、前記アイランドと前記リード電極を前記枠体に接続した後に、リードフレームから切断される、請求項1記載の半導体組立体。
- 前記伝熱部材の前記アイランドとの接続面は、前記アイランドの表面よりも小さく、前記伝熱部材から露出した前記アイランドの表面は、前記リード電極の表面とともに、配線基板の導電体との接続面をなす、請求項1または2記載の半導体組立体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015053780A JP2016174094A (ja) | 2015-03-17 | 2015-03-17 | 半導体組立体 |
US15/071,761 US20160276254A1 (en) | 2015-03-17 | 2016-03-16 | Semiconductor assembly and method to form the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015053780A JP2016174094A (ja) | 2015-03-17 | 2015-03-17 | 半導体組立体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016174094A true JP2016174094A (ja) | 2016-09-29 |
Family
ID=56923884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015053780A Pending JP2016174094A (ja) | 2015-03-17 | 2015-03-17 | 半導体組立体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160276254A1 (ja) |
JP (1) | JP2016174094A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018047879A1 (ja) | 2016-09-06 | 2018-03-15 | 株式会社神戸製鋼所 | ガスシールドアーク溶接用フラックス入りワイヤ及び溶接金属 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59139658A (ja) * | 1983-12-02 | 1984-08-10 | Hitachi Ltd | 電子回路装置 |
JPH0270450U (ja) * | 1988-11-16 | 1990-05-29 | ||
JPH0382060A (ja) * | 1989-08-24 | 1991-04-08 | Nec Corp | 半導体装置 |
JPH0846085A (ja) * | 1994-08-02 | 1996-02-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2002033558A (ja) * | 2000-07-18 | 2002-01-31 | Matsushita Electric Ind Co Ltd | 回路基板とその製造方法 |
WO2004073063A1 (ja) * | 2003-02-14 | 2004-08-26 | Renesas Technology Corp. | 電子装置および半導体装置 |
JP2005150160A (ja) * | 2003-11-11 | 2005-06-09 | Mitsui High Tec Inc | プリモールド型の半導体装置及びその製造方法 |
JP2010225919A (ja) * | 2009-03-24 | 2010-10-07 | Sony Corp | 半導体装置 |
CN102332527A (zh) * | 2011-07-22 | 2012-01-25 | 东莞市万丰纳米材料有限公司 | 一种光源模块 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5471572A (en) * | 1977-11-18 | 1979-06-08 | Fujitsu Ltd | Semiconductor device |
JPH04164361A (ja) * | 1990-10-29 | 1992-06-10 | Nec Corp | 樹脂封止型半導体装置 |
US5107328A (en) * | 1991-02-13 | 1992-04-21 | Micron Technology, Inc. | Packaging means for a semiconductor die having particular shelf structure |
US5801073A (en) * | 1995-05-25 | 1998-09-01 | Charles Stark Draper Laboratory | Net-shape ceramic processing for electronic devices and packages |
JP4519424B2 (ja) * | 2003-06-26 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 樹脂モールド型半導体装置 |
US7550319B2 (en) * | 2005-09-01 | 2009-06-23 | E. I. Du Pont De Nemours And Company | Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof |
TWI367573B (en) * | 2007-01-31 | 2012-07-01 | Young Lighting Technology Inc | Light emitting diode package and manufacturing method thereof |
JP2013197331A (ja) * | 2012-03-21 | 2013-09-30 | Sumitomo Electric Ind Ltd | 半導体デバイス |
JP5387715B2 (ja) * | 2012-04-06 | 2014-01-15 | 住友電気工業株式会社 | 半導体デバイス |
-
2015
- 2015-03-17 JP JP2015053780A patent/JP2016174094A/ja active Pending
-
2016
- 2016-03-16 US US15/071,761 patent/US20160276254A1/en not_active Abandoned
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59139658A (ja) * | 1983-12-02 | 1984-08-10 | Hitachi Ltd | 電子回路装置 |
JPH0270450U (ja) * | 1988-11-16 | 1990-05-29 | ||
JPH0382060A (ja) * | 1989-08-24 | 1991-04-08 | Nec Corp | 半導体装置 |
JPH0846085A (ja) * | 1994-08-02 | 1996-02-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2002033558A (ja) * | 2000-07-18 | 2002-01-31 | Matsushita Electric Ind Co Ltd | 回路基板とその製造方法 |
WO2004073063A1 (ja) * | 2003-02-14 | 2004-08-26 | Renesas Technology Corp. | 電子装置および半導体装置 |
JP2005150160A (ja) * | 2003-11-11 | 2005-06-09 | Mitsui High Tec Inc | プリモールド型の半導体装置及びその製造方法 |
JP2010225919A (ja) * | 2009-03-24 | 2010-10-07 | Sony Corp | 半導体装置 |
CN102332527A (zh) * | 2011-07-22 | 2012-01-25 | 东莞市万丰纳米材料有限公司 | 一种光源模块 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018047879A1 (ja) | 2016-09-06 | 2018-03-15 | 株式会社神戸製鋼所 | ガスシールドアーク溶接用フラックス入りワイヤ及び溶接金属 |
Also Published As
Publication number | Publication date |
---|---|
US20160276254A1 (en) | 2016-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009130044A (ja) | 半導体装置の製造方法 | |
JP2008270302A (ja) | 半導体装置 | |
JP2012094627A (ja) | 素子収納用パッケージ、およびこれを備えた電子装置 | |
JP6725408B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2016174094A (ja) | 半導体組立体 | |
JPWO2017131011A1 (ja) | インダクタ部品およびその製造方法 | |
EP2919264A1 (en) | Radio frequency semiconductor device package and method for manufacturing same, and radio frequency semiconductor device | |
JP2012182386A (ja) | パッケージ | |
JP6408661B2 (ja) | To−can型パッケージ用ヘッダーおよび半導体装置 | |
US9853627B2 (en) | Crystal resonator, and production method therefor | |
US10535972B2 (en) | Electronic component package and electronic component device | |
JP6239970B2 (ja) | To−can型パッケージ用ヘッダーおよび半導体装置 | |
JP5433242B2 (ja) | 半導体パッケージ | |
JP5217014B2 (ja) | 電力変換装置およびその製造方法 | |
JP5992785B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP6238225B2 (ja) | 半導体装置 | |
JP2014049563A (ja) | 電子部品収納用パッケージおよび実装構造体 | |
JP2017174848A (ja) | 配線基板製造方法、半導体装置の製造方法、及びはんだ板 | |
JP2018018939A (ja) | 半導体パッケージ、および半導体装置 | |
JP2010283265A (ja) | 電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法 | |
JPH097492A (ja) | 電子ヒューズ | |
JP2019129311A (ja) | 半導体装置 | |
JP2012094641A (ja) | 電子部品収納用パッケージおよび実装構造体 | |
JP5376492B2 (ja) | 電子部品パッケージおよび電子部品パッケージの製造方法 | |
JP6174452B2 (ja) | 素子収納用パッケージおよびこれを備えた実装構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20180122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190319 |