JPS59139658A - 電子回路装置 - Google Patents

電子回路装置

Info

Publication number
JPS59139658A
JPS59139658A JP58226840A JP22684083A JPS59139658A JP S59139658 A JPS59139658 A JP S59139658A JP 58226840 A JP58226840 A JP 58226840A JP 22684083 A JP22684083 A JP 22684083A JP S59139658 A JPS59139658 A JP S59139658A
Authority
JP
Japan
Prior art keywords
package
lead
envelope
leads
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58226840A
Other languages
English (en)
Inventor
Kanji Otsuka
寛治 大塚
Hiroshi Hososaka
細坂　啓
Mitsuo Miyamoto
宮本　光男
Tamotsu Usami
保 宇佐美
Kenryo Kawada
川田　健了
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58226840A priority Critical patent/JPS59139658A/ja
Publication of JPS59139658A publication Critical patent/JPS59139658A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はたとえば高密度、普速ロジック用セラミックパ
ッケージ型Ｌ　Ｓ　Ｉ’　Ｃ大規模集積回路）に関する
。
従来、高密度、扁運ロジック用セラミックパッケージ型
ＬＳＩ（以下単にＬＳＩパッケージと称する。）は積層
セラミックパッケージ構造からなり、プリント基板（プ
リント板）等の配線基板にリードな介Ｌ７て取り付けら
れる。このＬＳＩパッケージはプリント板側のセラミッ
ク板（セラミック基板）からなる外囲器（ベース）内に
半導体素子（ベレット）を固定するとともに、プリント
板から離れる他のセラミック板からなる外囲器（キャッ
プ）の外面に放熱用の金属からなるヒートシンク（フィ
ン）が設けられている。
しかし、従来の積層セラミックパッケージ構造では次の
ような欠点がある。
け）積層セラミックパッケージ構造は多数枚のセラミッ
ク板を積み重ねたり、各セラミック板にスルーホールを
設けてこの孔に導電材を充満させ、セラミック板上下面
の配線な電気的に接続させるなど複雑となることから製
造コストが高い。
（２）　　積層セラミックパッケージ構造はセラミック
基板に形成するメタライズ層の加工寸法の公差を±１％
以内の値にすることがむずかしい。したがってセラミッ
ク板上にメタライズされて形成されたリードの内端とベ
レットの電極とをワイヤで接続するボンディング作業に
あって、公差が太きいため自動化が困難となりごボンデ
ィング加工時間が大きくなる。また、信頼性も悪くなる
。
（３）配線が導電性ペーストのメタライズによるため、
抵抗が高くなりやすく、低抵抗にするためにメタライズ
幅を大きくとることからパッケージ全体が大きくなり易
い。
（４）メタライズ配線間隔はスルーホールの孔径との関
係から、スルーホール径（たとえば一般的な技術的最小
値は０．３１１０）、ｌ’ｔ）も小さく′ｃ′きない。
このためＬＳＩパッケージの小型化が図れない。すなわ
ち、従来ではゲート数が１００．ＩＪ−ド数が５０程度
のものが最も大規模なものであるが、素子数９０００個
、ゲート数４００．　　リード数１００程度のＬＳＩが
要求される現在にあっては、従来の積層パッケージ構造
で作ると極めて太さなものとなってしまい好ましくない
。
（５）放熱板はベレットを取り付けたベースに直接固定
されず、キャップに固定されている。したとの接合枠部
、キャップ、放熱板の順序で伝わるため、放熱性が低い
。また、セラミック自体は金属等に較べて熱伝導度が低
いという欠点もある。
本発明はこのような欠点な解消するものであって、その
目的は低床なＬＳＩパッケージを提供することにある。
また、本発明の他の目的は、自動ワイヤボンディングの
可能な構造のＬＳＩパンケージな提供することにある、 また、本発明の他の目的は、ＬＳＩパッケージの小型化
を図ることにある。
また、本発明のさらに他の目的は気密性等の信頼度の高
いＬＳＩパッケージを提供ｊることにある。
また、本発明の他の目的は配線の低抵抗化な図ることに
ある。
さらに、本発明の他の目的は熱抵抗を可及的に低くする
ことによって放熱性の良好にＬＳＩパンケージな提供す
ることにある。
このような目的を達成するために本発明の一実施例は、
リードフレームの外枠に、支持用リードな介して支持さ
れたガラス薊止型の半導体装置または電子回路装置とｊ
るものである。
第１図は本発明のＬＳＩパッケージの断面形状な示す。
同図において１は例えば矩形のセラミック板からなる第
１外囲器である。この第１外囲器１はプリント板などか
らなる配線板（図示せず）に対面（図では上面がプリン
ト板に対面する。）する。そして、その反対面（図中下
面）の中央部は窪み２を有している。３は前記第１外囲
器１と同じ大きさのセラミック板からなる第２外囲器で
あって、その中央部は円形又は角形に抜けている。
そして、この円形部又は角形は２段の段付孔となってい
て、下面の広径部には熱伝導度の良好なモリブデン、タ
ングステンなどからなる金属板（支持板）４がガラス５
な介して固定されている。また、金属とガラスは接合強
度が弱いことから、補強板６な用い、この補強板６と第
２外囲器３とで前記支持板４に挾み込むようにしている
。すなわち、補強板６は外周は第２外囲器３と同じ形状
をし、内周は第２外囲器３の内径部と同じ太ぎさになっ
ていて、ガラス７で倉２外囲器３および支持板４に接着
している。
また、８は前記第１外囲器１と第２外囲器３との間にガ
ラス９な介して挾持固着される複数のリードである。こ
のリード８はコバール、鉄−ニッケル４２合金等の薄板
をエツチングやプレスによって形成されたものであり、
第１外囲器１と第２外囲器３とからなるパッケージ部１
ｏの内にあっては、第２外囲器３の上面に沿って延びる
とともに、パッケージ部】０の外にあっては２箇所で屈
曲し、その先端部は第１外囲器１の上面とほぼ同一の平
面上あるいは前記上面よ６わず・かに突出した面に沿う
ように延びている。そして、これらのリード８の外端部
はプリント配線基板（図示せず）の端子部に重なり合う
ようになっている。
また、１１は素子数がたとえば９０００個な有するシリ
コン板からなるＬＳＩ素子（ベレット）であって、前記
支持板４のパッケージ部１０の内面に例えば金−シリコ
ン共晶合金層１２を介して固定されている。１３は金線
あるいはアルミニウム線等からなるワイヤであらて、超
音波ボンディング方法や熱圧着方法でペレットの電極と
り−ド８の内端な繋いでいる。１４は銅、アルミニウム
等の熱伝導度の良好な金属等からなる柱状のヒートシン
クであり、圧接又は鑞付けによって前記支持板４の外面
（図中下面）に固定されている。なお、このヒートシン
クには第５図に示すように、放熱フィンな取り付け、放
熱性をさらに高めてもよい。
つぎに、このようなＬＳＩパッケージの製造工程につい
て第２図を用いて簡単に説明する。（ａ）、第３図で示
すようなリードフレーム１５を用意する。このリードフ
レーム１５はシリコンの熱膨張係数と近似するコバール
や４２合金等からなる薄い板、たとえば０．１１ｊＩＩ
Ｉの厚さの板をエツチング技術や精密プレス技術な用い
て形成する。この場合、各リード８間の距離は板厚とほ
ぼ同じ程度まで狭く形成できる。また寸法公差は±０．
２〜０．３％にすることができる。各リード８は矩形枠
からなるリム１６の各辺から枠中央に向かって延びてい
る。
また、矩形枠の四隅は幅広に形成されており、核部には
円形あるいは長孔からなるハンドリングおよび位置決め
用のガイド孔１７が設けられている。
また、矩形枠の四隅にはダミーリード１８が設けられて
いる。このダミーリード１８には凹部１９が設けられ、
外力な加えると簡単に凹部１９で破断するようになって
いる。この凹部１９は第１゜第２外囲器１，３の外周縁
部上に位置する部分に設けられている。
（ｂｌ、このようなリードフレーム１５の各リード８の
先端のワイヤ取付部に蒸着法あるいはめっぎ法によって
アルミニウム被膜あるいは金被膜を形成する。（ｃ）、
ヒートシンク１４を固定した支持板４を補強板６および
高信頼度の低融点フリットガラスを用いて第２外囲器３
に固定する。（ｄ）、ペレット１１ｆｆ：支持板のペレ
ッ）Ｙ取り付ける部分に部分的に形成したＡｕ層を介し
て支持板４に固定する。（ｅ）、ペレットの電極とリー
ドとの間をワイヤボンディングにより電気的に接続する
。ｆｆ）、第１外囲器１を第２外囲器３に低融点ガラス
フリ・ノド’ｆ介して重ね合せ、第４図に示すように、
加熱溶融により一体的に気密封止する。
（ｇ）、パッケージ部１０から突出するリード８の界面
に半田をめっぎする。（ｈ）、リート８ノミ’ａ’ｌＪ
ム１６の付は根部分で切断する。この状態では、各リー
ドは電気的に独立していることから、ｆｉ）、リードフ
レームのまま取り扱って各パッケージの特性測定な行な
い、選別分類する。（ｊ）、前記測定の結果、良品はリ
ードを折り曲げ成形する。（ｋｌ、リム部なダミーリー
ド１８の凹部１９から破断させて、第１図で示すＬＳＩ
パッケージを得る。
このようにして製造されたＬＳＩ）くツケージはつぎの
ような効果を奏する。
（１）金属板からリードフレームを形成し、このリード
フレームを第１・第２外囲器で挟持接着するだけであり
、従来のように、スルーホール部等を有するセラミ・り
板の積層などにくらベニ数が小さくなるため、製造コス
トが軽減される。
（２）　　リードはリードフレームの状態で第１・第２
外囲器で挟持接着することから、各リードの間隔は加工
時の寸法が保持された状態で第１・第２外囲器に固定さ
れる。このため、ワイヤボンディングにあっては、自動
ボンダーを用いても正確なワイヤボンディングができる
。したがって、ワイヤボンディングの作業性が著しく向
上する。
（３）　　リードは従来のメタライズに代わり、コバー
ル、鉄−ニッケル４２合金等の金属で形作られろため、
抵抗が低くなる。
（４）　　金属板からリードフレームを作るため、各リ
ード間の距離は０．１１１１１程度にまで狭くすること
ができる。このため、従来の積層セラミックパッケージ
構造に較べて製品の小型化な図ることができる。
（５）放熱板（ヒートシンク）は回路素子を取付けた第
２外囲器側に固定されている。したがって、伝熱抵抗が
軽減され、放熱効果が向上する。
（６）第１−第２外囲器、支持板各部の接着は低融点ガ
ラスシール方式としているため、気密性等の信頼度が旨
い。
（７１第１・第２外囲器はアルミナからなる絶縁物で形
成されているため、容量な低減できる。
（８）従来の積層セラミックパッケージ構造に較べて材
質組合せな単純化できる。また、この−例として、第２
外囲器への支持板の取り付けを銀鑞等で行なうと、セラ
ミックにメタライズ、メッキ等が必要となるが、封止剤
ガラスで取付けることにより工程を簡略化できる。
（９）　　リードはプリント基板（プリント配線基板）
に重ね合せる構造となっている。したがって、プリント
基板においては、リードを挿し込む孔な設けなくともよ
いことから、プリント基板の配線ノくターンの微細化を
図ることができ、実装密度の向上を図ることができる。
また、各リードはプリント基板に半田等を介して固定さ
れるが、この際、パッケージ部に外力が加わっても、リ
ードの屈曲部が弾力的に作用するため、リードがプリン
ト基板から剥離することがない。
第５図にはダミーリード１８によりリム１６に支持され
たＬＳＩパッケージ２０をプリント基板（プリント配線
基板）２２に取付けた。ＬＳＩパッケージ２０のヒート
シンク１４には放熱フィン２１が取り付けられ曵いる。
ＬＳＩパッケージはダミーリード１８によりリム１６に
支持された状態で市販することもできる。その場合、市
販されたＬＳＩパッケージは使用者側でプリント基板に
取付けることになるが取付けにあたっては、前記Ｉノー
ドフレーム１５のリム１６の隅部のカイト孔１７な利用
してプリント基板２２に位置決めを行ない、リード８な
半田でプリント基板２２の導電層に固定し、その後、リ
ム１６を把んでプリント基板２２から遠ざかるように引
き離すことにより、ダミーリード１８の凹部１９を破断
し、パッケージをリム１６から分離することができる。
このように、ダミーリード１８によりリム１６に支持接
続された状態でＬＳＩパッケージな販売しても前記′ガ
イド孔１７な利用してプリント基板への取り付けを正確
に行うことができ、また四部１９０部分から簡単にパッ
ケージをリム１６から分離することができる。
なお、本発明は前記実施例に限定されない。たとえば、
前記第２外囲器中央の支持板とヒートシンク等の放熱部
な例えばＭ□、酸化ベリリウム等の同一材料で一体的に
形成してもよい。また、第２外囲器な金属板で作り、第
１外囲器と接する周縁部に絶縁物な被着させる構造でも
よい。また、第６図に示すように、第２外囲器３０への
支持板３１の取り付けは補強板な用いることなく、ガラ
ス３２で固定するようにしてもよい。この際、支持板３
１０周縁を被うようにガラスを耐着させる。
以上のように、本発明のＬＳＩパンケージによれば、す
・−ドを金属な用いて形成することがら、従来のように
メタライズしたものよりも電気抵抗が低くなる。したか
って、リードの幅を狭くできる。またリード間隔な狭く
することができるので、ＬＳＩパッケージの小型化な図
ることができる。
また、ベレットを固定した外囲器側に、しかも熱伝導度
の良好な板に放熱体を固定する構造とすることにより、
従来の此種ＬＳＩパッケージに較べて極めて放熱性が良
好となる。
また、本発明によれば、金属板からリードフレーム？作
るため、各部の位置関係が正しく保たれる。また、リー
ドフレームに設けたガイド孔等な用いることにより、各
種の組立、取り付けの自動化を図ることができる。
また、ガラス封止構造となっていることから、気密性が
優れ、信頼度の高いＬＳＩパッケージを提供することが
できろ。
さらに、この発明によれば、各部の構造が単純化できる
ため、材料軽減１組立の容易性等の理由から、安価なＬ
ＳＩパンケージを提供−５″ることができるなど多くの
効果を奏する。
【図面の簡単な説明】
第１図は本発明のセラミックパッケージ型半導体装置の
一実施例による断面図、第２図１４は同じく製造工程を
示す工程図、第３図は使用するリードフレームの平面図
、第４図は本発明の電子回路装置の平面図、第５図はダ
ミー＋７−ドによりリム１６に支持接続されたＬＳＩパ
ッケージをプリント基板に取り付げた状態な示す断面図
、第６図は他のパッケージ構造を示す一部断面図である
。 １・・・第１外囲器、２・・・窪み′、３・・・第２外
囲器、４・・・金属板（支持板）、５・・・ガラス、６
・・・補強板、７・・・ガラス、８・・・リード、９・
・・ガラス、１０・・・パッケージ部、１１・・・回路
素子、１２・・・金−シリコン共晶合金層、１゛３・・
、・ワイヤ、１４・・・ヒートシンク、１５・・・リー
ドフレーム、１６・・・リム、１７・・・ガイド孔、１
８・・・ダミーリード、１９・・・凹部、２０・・・Ｌ
ＳＩパッケージ、２１・・・放熱フィン、２２・・・プ
リント基板、３０・・・第２外囲器、３１・・・支持板
、３２・・・ガラス。 第　　１　　図 第　　２　　図

Claims (1)

  1. 【特許請求の範囲】 １、　　（ａ）　　電子素子 （ｂ）上記電子素子を接合部材を介して封止する外囲器 （ｃ）　　上記外囲器より突出した自由端な有し、上記
    電子素子と電気的に接続された複数のリード （ｄ）　　上記外囲器より突出した複数の支持用リード （ｅ）　　上記支持用リードを一体的に支持する枠体 よりなる電子回路装置。
JP58226840A 1983-12-02 1983-12-02 電子回路装置 Pending JPS59139658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58226840A JPS59139658A (ja) 1983-12-02 1983-12-02 電子回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58226840A JPS59139658A (ja) 1983-12-02 1983-12-02 電子回路装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2477377A Division JPS53110371A (en) 1977-03-09 1977-03-09 Ceramic package type semiconductor device

Publications (1)

Publication Number Publication Date
JPS59139658A true JPS59139658A (ja) 1984-08-10

Family

ID=16851388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58226840A Pending JPS59139658A (ja) 1983-12-02 1983-12-02 電子回路装置

Country Status (1)

Country Link
JP (1) JPS59139658A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6320858A (ja) * 1986-07-14 1988-01-28 Kyocera Corp 半導体素子収納用パツケ−ジの製造法
JP2016174094A (ja) * 2015-03-17 2016-09-29 住友電工デバイス・イノベーション株式会社 半導体組立体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6320858A (ja) * 1986-07-14 1988-01-28 Kyocera Corp 半導体素子収納用パツケ−ジの製造法
JP2016174094A (ja) * 2015-03-17 2016-09-29 住友電工デバイス・イノベーション株式会社 半導体組立体

Similar Documents

Publication Publication Date Title
US5521429A (en) Surface-mount flat package semiconductor device
JP2664754B2 (ja) 高密度電子パッケージ及びその製造方法
US5025114A (en) Multi-layer lead frames for integrated circuit packages
US5381039A (en) Hermetic semiconductor device having jumper leads
US4246595A (en) Electronics circuit device and method of making the same
JP3009788B2 (ja) 集積回路用パッケージ
JPH06216266A (ja) 電子装置パッケージ・アセンブリー
KR100226335B1 (ko) 플라스틱 성형회로 패키지
JPH08279591A (ja) 半導体装置とその製造方法
JPH0454973B2 (ja)
JPH041501B2 (ja)
JPS59139658A (ja) 電子回路装置
JPH0558657B2 (ja)
JPS59139652A (ja) 電子回路装置の実装構造
JPH0817870A (ja) 半導体装置
JPH05211257A (ja) 半導体集積回路の実装方法
JPS6120143B2 (ja)
JPS59139653A (ja) 電子部品の実装法
JPS59139659A (ja) 電子回路装置のリ−ド形成法
JPS60258944A (ja) 集積回路装置
JPS59139657A (ja) 電子素子用リ−ドフレ−ム
JPS6220701B2 (ja)
JPS6153746A (ja) 半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JPS6043660B2 (ja) 半導体装置