JP2005150160A - プリモールド型の半導体装置及びその製造方法 - Google Patents
プリモールド型の半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005150160A JP2005150160A JP2003381527A JP2003381527A JP2005150160A JP 2005150160 A JP2005150160 A JP 2005150160A JP 2003381527 A JP2003381527 A JP 2003381527A JP 2003381527 A JP2003381527 A JP 2003381527A JP 2005150160 A JP2005150160 A JP 2005150160A
- Authority
- JP
- Japan
- Prior art keywords
- element mounting
- mounting portion
- semiconductor device
- manufacturing
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】 吸湿や樹脂剥がれ、半導体チップ(例えば、光素子)の傾きなどの問題を生ぜず、更に樹脂との密着度が優れた放熱板を備えるプリモールド型の半導体装置及びその製造方法を提供する。
【解決手段】 素子搭載部12に半導体チップ26が搭載され、素子搭載部12の周りに配設された複数のリード13の素子搭載部側上面を残して樹脂封止されると共に素子搭載部上方に中空部18が形成されたプリモールド型の半導体装置10及びその製造方法において、素子搭載部12に放熱板21を、封止樹脂23が入り込む隙間をあけてかしめ連結している。
【選択図】 図1
【解決手段】 素子搭載部12に半導体チップ26が搭載され、素子搭載部12の周りに配設された複数のリード13の素子搭載部側上面を残して樹脂封止されると共に素子搭載部上方に中空部18が形成されたプリモールド型の半導体装置10及びその製造方法において、素子搭載部12に放熱板21を、封止樹脂23が入り込む隙間をあけてかしめ連結している。
【選択図】 図1
Description
本発明は、プリモールド型の半導体装置及びその製造方法に係り、特に、素子搭載部の底部に放熱板を備えるプリモールド型の半導体装置及びその製造方法に関する。
光学装置に用いられる半導体チップとして例えば撮像素子(例えば、CCD)等の光素子50を搭載した半導体装置51は、図4に示すように中空の半導体パッケージ52を有し、光素子50が中空部53の下方に位置し、この光素子50に連結されるリード54は素子搭載部側の上面を封止樹脂54aから露出し、リード54の側面及び底面が樹脂封止されている。光素子50は半導体装置51としての使用により温度が上昇し高温になると、画像のゆがみ、画像ボケ等画質が劣化するので、これを防ぐべく放熱板55を素子搭載部56の下部に設けているものである。
放熱板55は、特許文献1に提案されているように、接着剤例えば接着テープを介して素子搭載部56に設置されるが、接着テープによる吸湿増の問題、吸湿した水分の蒸発に起因する樹脂クラックや剥がれ等の問題がある。また、半導体装置51は前記のように中空の半導体パッケージ52を使用しているので、素子搭載部56は上面が樹脂から露出し、側面と底面、あるいは底面が樹脂内に位置しているだけであり、素子搭載部56は樹脂との密着度が弱く剥がれやすく、前記した樹脂クラックや剥がれと相俟って、搭載した光素子50が傾く等の問題がある。
本発明は、吸湿や樹脂剥がれ、半導体チップ(例えば、光素子)の傾きなどの問題を生ぜず、更に樹脂との密着度が優れた放熱板を備えるプリモールド型の半導体装置及びその製造方法を提供することを目的とする。
前記目的に沿う請求項1記載のプリモールド型の半導体装置は、素子搭載部に半導体チップが搭載され、前記素子搭載部の周りに配設された複数のリードの素子搭載部側上面を残して樹脂封止されると共に素子搭載部上方に中空部が形成されたプリモールド型の半導体装置において、
前記素子搭載部に放熱板を、封止樹脂が入り込む隙間をあけてかしめ連結している。ここで、かしめ連結は、例えば、複数の凹部と該それぞれの凹部の深さより突出長さの大きい凸部を用いて構成する場合や、対向する素子搭載部及び放熱板に設けられた凹部に嵌入する長尺の連結部材を用いて構成する場合等がある。
前記素子搭載部に放熱板を、封止樹脂が入り込む隙間をあけてかしめ連結している。ここで、かしめ連結は、例えば、複数の凹部と該それぞれの凹部の深さより突出長さの大きい凸部を用いて構成する場合や、対向する素子搭載部及び放熱板に設けられた凹部に嵌入する長尺の連結部材を用いて構成する場合等がある。
請求項2記載のプリモールド型の半導体装置の製造方法は、素子搭載部に半導体チップが搭載され、前記素子搭載部の周りに配設された複数のリードの素子搭載部側上面を残して樹脂封止されると共に素子搭載部上方に中空部を形成するプリモールド型の半導体装置の製造方法において、
前記素子搭載部に放熱板を、間に隙間を空けてかしめ連結し、前記素子搭載部と前記放熱板の間の隙間に封止樹脂を充填しながら樹脂封止を行っている。
前記素子搭載部に放熱板を、間に隙間を空けてかしめ連結し、前記素子搭載部と前記放熱板の間の隙間に封止樹脂を充填しながら樹脂封止を行っている。
請求項3記載のプリモールド型の半導体装置の製造方法は、請求項2記載の製造方法において、前記かしめ連結は、前記素子搭載部及び前記放熱板のいずれか一方に設けられた凹部に、前記素子搭載部及び前記放熱板のいずれか他方に設けられ、該凹部の深さより突出長が長い凸部を嵌入させることによって行っている。なお、凹部及びこれに嵌合する凸部の断面形状は、円形であることが製作上好ましいが、例えば、楕円、角型であってもよい。
請求項4記載のプリモールド型の半導体装置の製造方法は、請求項2記載の製造方法において、前記かしめ連結が、前記素子搭載部及び前記放熱板にそれぞれ設けられた第1、第2の凹部に、この第1、第2の凹部の全深さより大きい長さの連結部材の両側部を嵌合させることによって行われている。なお、凹部及びこれに嵌合する連結部材の断面形状は、円形であることが製作上好ましいが、例えば、楕円、角型であってもよい。
請求項1に係るプリモールド型の半導体装置、及び請求項2〜4記載のプリモールド型の半導体装置の製造方法においては、素子搭載部と放熱板との間に、封止樹脂が入り込む隙間を設けてかしめ連結しているので、従来のような放熱板の設置に起因して吸湿することがなく、樹脂剥がれやクラックの発生を防止できる。
また、素子搭載部と放熱板の隙間にも封止樹脂が入り込み、且つ素子搭載部と放熱板は連結されているので、これらは封止樹脂と強い密着度で封止され、樹脂剥がれや樹脂クラックが発生しないことと相乗して、半導体チップ例えば光素子が傾くようなことはなく、画像ゆらぎ、画像ボケ等のない品質のすぐれた画像が得られる等の効果が奏される。
また、素子搭載部と放熱板の隙間にも封止樹脂が入り込み、且つ素子搭載部と放熱板は連結されているので、これらは封止樹脂と強い密着度で封止され、樹脂剥がれや樹脂クラックが発生しないことと相乗して、半導体チップ例えば光素子が傾くようなことはなく、画像ゆらぎ、画像ボケ等のない品質のすぐれた画像が得られる等の効果が奏される。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここに、図1は本発明の一実施の形態に係るプリモールド型の半導体装置の断面図、図2は同半導体装置の組立状況を示す説明図、図3(A)は同半導体装置の変形例の組立状況を示す説明図、図3(B)は本発明の他の実施の形態に係るプリモールド型の半導体装置の組立状況を示す断面図である。
ここに、図1は本発明の一実施の形態に係るプリモールド型の半導体装置の断面図、図2は同半導体装置の組立状況を示す説明図、図3(A)は同半導体装置の変形例の組立状況を示す説明図、図3(B)は本発明の他の実施の形態に係るプリモールド型の半導体装置の組立状況を示す断面図である。
図1、図2に示す本発明の一実施の形態に係るプリモールド型の半導体装置10及びこれに使用する半導体パッケージ11について説明する。
図1に示すように、プリモールド型の半導体パッケージ11は、中央に素子搭載部12を備え、複数のリード13が内外を貫通するパッケージ本体14とその密閉蓋15とを有している。パッケージ本体14は平面視して矩形となって、底部16と底部16の周囲に一体的に立設されている側壁部17とを有し、それぞれのリード13は相互に隙間を有し、底部16と側壁部17との中間部分を内外に貫通して配置されている。
図1に示すように、プリモールド型の半導体パッケージ11は、中央に素子搭載部12を備え、複数のリード13が内外を貫通するパッケージ本体14とその密閉蓋15とを有している。パッケージ本体14は平面視して矩形となって、底部16と底部16の周囲に一体的に立設されている側壁部17とを有し、それぞれのリード13は相互に隙間を有し、底部16と側壁部17との中間部分を内外に貫通して配置されている。
素子搭載部12の周りに設けられた複数のリード13が素子搭載部側の上面を露出されてその底面及び側面が樹脂封止され、リード13の上面が樹脂封止されなかった上方と素子搭載部12の上方に、中空部18が形成されている。上面が樹脂封止されなかったリード13の先部は、貴金属めっきの一例である金めっき処理されたボンディング部20が設けられている。リード13及び素子搭載部12は銅又は銅合金からなって、その厚みは例えば、0.15〜0.3mm程度である。
素子搭載部12の下方には、隙間(例えば、10〜200μm)を有して放熱板21が設けられている。放熱板21は、平面視して矩形状となって、上部に幅広のフランジ部22を備えて、封止樹脂23内に埋め込まれるようになっている。
図2に示すように、放熱板21の上面には、それぞれ突出高さがhの4つ以上の凸部25が形成されている。一方、この放熱板21の上に配置される素子搭載部12の底部には、この凸部25に符合する位置にそれぞれ深さがdの凹部24が設けられている。高さhは深さdより、10〜200μm大きくなって、(h−d)が素子搭載部12と放熱板21との隙間を決定している。この隙間は、封止樹脂23が入り込める空間があればよい。
凸部25の直径は、凹部24の内径に等しいかそれより僅少の範囲で大きくなって、凸部25が凹部24にかしめ結合するようになっている。なお、この実施の形態においては、図3(A)に示すように、凸部25を素子搭載部12に形成し、凹部24を放熱板21に形成してもよい。
図2に示すように、放熱板21の上面には、それぞれ突出高さがhの4つ以上の凸部25が形成されている。一方、この放熱板21の上に配置される素子搭載部12の底部には、この凸部25に符合する位置にそれぞれ深さがdの凹部24が設けられている。高さhは深さdより、10〜200μm大きくなって、(h−d)が素子搭載部12と放熱板21との隙間を決定している。この隙間は、封止樹脂23が入り込める空間があればよい。
凸部25の直径は、凹部24の内径に等しいかそれより僅少の範囲で大きくなって、凸部25が凹部24にかしめ結合するようになっている。なお、この実施の形態においては、図3(A)に示すように、凸部25を素子搭載部12に形成し、凹部24を放熱板21に形成してもよい。
素子搭載部12の上には、銀ペースト等の接着剤を介して半導体チップ(例えば、光素 子)26が搭載され、半導体チップ26の上面に形成されているそれぞれの電極端子27とボンディング部20とは、ボンディングワイヤの一例である金細線28によって電気的結合がなされている。
パッケージ本体14の密閉蓋15は、この実施の形態では、透明のガラスからなって、中空部18に不活性ガスを充填した状態で、中空部18の密閉を図り、これによって半導体装置10が構成されている。
パッケージ本体14の密閉蓋15は、この実施の形態では、透明のガラスからなって、中空部18に不活性ガスを充填した状態で、中空部18の密閉を図り、これによって半導体装置10が構成されている。
続いて、このプリモールド型の半導体装置10の製造方法について説明する。
予め、底部に放熱板21が隙間を有して設けられた素子搭載部12と、その周囲に隙間を有して形成される複数(多数)のリード13とを備え、リード13は、外側端が枠体に連結されたリードフレームをプレス加工又はエッチング加工等で作っておく。素子搭載部12と放熱板21との隙間を有しての連結は、前記した凹部24と凸部25の嵌合によるかしめ連結を介して行われている。
このリードフレームを、内側に所定のキャビィティ(空間)を構成するモールド金型の上型と下型とで挟んで内部を密閉保持し、エポキシ樹脂等からなる封止樹脂23を充填し、パッケージ本体14が製造される。
予め、底部に放熱板21が隙間を有して設けられた素子搭載部12と、その周囲に隙間を有して形成される複数(多数)のリード13とを備え、リード13は、外側端が枠体に連結されたリードフレームをプレス加工又はエッチング加工等で作っておく。素子搭載部12と放熱板21との隙間を有しての連結は、前記した凹部24と凸部25の嵌合によるかしめ連結を介して行われている。
このリードフレームを、内側に所定のキャビィティ(空間)を構成するモールド金型の上型と下型とで挟んで内部を密閉保持し、エポキシ樹脂等からなる封止樹脂23を充填し、パッケージ本体14が製造される。
この後、ボンディング部20には貴金属めっきの一例である金めっきがなされる。なお、この貴金属めっきは、リードフレームを製造した直後に行ってもよい。
そして、半導体チップ26を素子搭載部12の上に搭載した後、電極端子27とボンディング部20とのワイヤボンディングを行い、中空部18に不活性ガス等を充填して、密閉蓋15を被せて、プリモールド型の半導体装置10が完成する。
そして、半導体チップ26を素子搭載部12の上に搭載した後、電極端子27とボンディング部20とのワイヤボンディングを行い、中空部18に不活性ガス等を充填して、密閉蓋15を被せて、プリモールド型の半導体装置10が完成する。
続いて、図3(B)を参照しながら、本発明の他の実施の形態に係るプリモールド型の半導体装置及びその製造方法について説明するが、前記一実施の形態と相違する部分は、素子搭載部12と放熱板21のかしめ連結構造であるので、その部分のみ説明する。
図3(B)に示すように、素子搭載部12の下面及び放熱板21の上面には符合する位置にそれぞれ4つ以上の断面円形の第1、第2の凹部(嵌合穴)30、31が形成されている。この第1、第2の凹部30、31の内径はa、深さはb1、b2となっている。
図3(B)に示すように、素子搭載部12の下面及び放熱板21の上面には符合する位置にそれぞれ4つ以上の断面円形の第1、第2の凹部(嵌合穴)30、31が形成されている。この第1、第2の凹部30、31の内径はa、深さはb1、b2となっている。
一方、第1、第2の凹部30、31に嵌合すべく、外径がa又はaより僅少の範囲で大きい円柱体からなる連結部材32が別に用意され、リードフレームの製造の過程において、第2の凹部31内にこの連結部材32の一方が嵌着され、連結部材32の他方は、第1の凹部30内に嵌入している。連結部材32の全長は、gとなっており、gは(b1+b2)より、素子搭載部12と放熱板21との隙間分(例えば、10〜50μm)だけ長くなっている。この連結部材32が素子搭載部12の下面及び放熱板21の上面にかしめ結合されることによって、所定の隙間(即ち、封止樹脂が充填可能な空間)を有して、素子搭載部12と放熱板21が強固に連結されている。
本発明は、前記した実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲での改良や寸法変更も本発明の技術的範囲に含まれる。例えば、この実施の形態においては、凸部25や連結部材32の先端の面取りを行う場合、嵌合する凸部25及び凹部24の形状を変える場合等がある。
また、半導体チップとしては、光素子に限定されず、通常の半導体チップを搭載してもよい。
また、半導体チップとしては、光素子に限定されず、通常の半導体チップを搭載してもよい。
10:プリモールド型の半導体装置、11:半導体パッケージ、12:素子搭載部、13:リード、14:パッケージ本体、15:密閉蓋、16:底部、17:側壁部、18:中空部、20:ボンディング部、21:放熱板、22:フランジ部、23:封止樹脂、24:凹部、25:凸部、26:半導体チップ、27:電極端子、28:金細線、30:第1の凹部、31:第2の凹部、32:連結部材
Claims (4)
- 素子搭載部に半導体チップが搭載され、前記素子搭載部の周りに配設された複数のリードが素子搭載部側上面を残して樹脂封止されると共に、素子搭載部上方に中空部が形成されたプリモールド型の半導体装置において、
前記素子搭載部に放熱板を、封止樹脂が入り込む隙間を空けてかしめ連結していることを特徴とするプリモールド型の半導体装置。 - 素子搭載部に半導体チップが搭載され、前記素子搭載部の周りに配設された複数のリードが素子搭載部側上面を残して樹脂封止されると共に、素子搭載部上方に中空部が形成されたプリモールド型の半導体装置の製造方法において、
前記素子搭載部に放熱板を、間に隙間を空けてかしめ連結し、前記素子搭載部と前記放熱板の間の隙間に封止樹脂を充填しながら樹脂封止を行うことを特徴とするプリモールド型の半導体装置の製造方法。 - 請求項2記載のプリモールド型の半導体装置の製造方法において、前記かしめ連結は、前記素子搭載部及び前記放熱板のいずれか一方に設けられた凹部に、前記素子搭載部及び前記放熱板のいずれか他方に設けられ、該凹部の深さより突出長が長い凸部を嵌入させることによって行うことを特徴とするプリモールド型の半導体装置の製造方法。
- 請求項2記載のプリモールド型の半導体装置の製造方法において、前記かしめ連結は、前記素子搭載部及び前記放熱板にそれぞれ設けられた第1、第2の凹部に、この第1、第2の凹部の全深さより大きい長さの連結部材の両側部を嵌合させることによって行われていることを特徴とするプリモールド型の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003381527A JP2005150160A (ja) | 2003-11-11 | 2003-11-11 | プリモールド型の半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003381527A JP2005150160A (ja) | 2003-11-11 | 2003-11-11 | プリモールド型の半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005150160A true JP2005150160A (ja) | 2005-06-09 |
Family
ID=34690877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003381527A Pending JP2005150160A (ja) | 2003-11-11 | 2003-11-11 | プリモールド型の半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005150160A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016174094A (ja) * | 2015-03-17 | 2016-09-29 | 住友電工デバイス・イノベーション株式会社 | 半導体組立体 |
-
2003
- 2003-11-11 JP JP2003381527A patent/JP2005150160A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016174094A (ja) * | 2015-03-17 | 2016-09-29 | 住友電工デバイス・イノベーション株式会社 | 半導体組立体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7367120B2 (en) | Method for producing a solid-state imaging device | |
US8120128B2 (en) | Optical device | |
US20090032684A1 (en) | Optical device and production method thereof | |
US8077248B2 (en) | Optical device and production method thereof | |
JP3838572B2 (ja) | 固体撮像装置およびその製造方法 | |
JP4290134B2 (ja) | 固体撮像装置と固体撮像装置の製造方法 | |
JP2010238833A (ja) | 光半導体装置用パッケージおよび光半導体装置 | |
KR100231934B1 (ko) | 반도체 장치 | |
JP4219943B2 (ja) | 固体撮像装置 | |
JP2016146458A (ja) | 半導体装置 | |
JP2005150160A (ja) | プリモールド型の半導体装置及びその製造方法 | |
JP5121421B2 (ja) | 光半導体素子用パッケージおよび光半導体装置 | |
JP5193522B2 (ja) | 半導体素子収納用セラミックパッケージとその製造方法 | |
JP2002237620A (ja) | 発光装置及びその製造方法 | |
JP2006278743A (ja) | 固体撮像装置 | |
WO2011108051A1 (ja) | 半導体装置 | |
JP2005142334A (ja) | プリモールド型の半導体パッケージ及びこれを用いた半導体装置 | |
JPH08316504A (ja) | 光学部品およびその製造方法 | |
JP2005039030A (ja) | 光半導体デバイス | |
JP2004193294A (ja) | 半導体用中空樹脂パッケージ | |
JP2006156528A (ja) | 半導体装置 | |
JP2006032703A (ja) | 半導体収納用樹脂製中空パッケージ | |
JP2008098262A (ja) | 半導体装置及び半導体素子搭載用基板の製造方法並びにカメラモジュール | |
JP2828075B2 (ja) | 半導体装置 | |
JP2005159136A (ja) | Cob実装用の枠体、パッケージ実装用の枠体、及び半導体装置 |