JP2008098262A - 半導体装置及び半導体素子搭載用基板の製造方法並びにカメラモジュール - Google Patents

半導体装置及び半導体素子搭載用基板の製造方法並びにカメラモジュール Download PDF

Info

Publication number
JP2008098262A
JP2008098262A JP2006275905A JP2006275905A JP2008098262A JP 2008098262 A JP2008098262 A JP 2008098262A JP 2006275905 A JP2006275905 A JP 2006275905A JP 2006275905 A JP2006275905 A JP 2006275905A JP 2008098262 A JP2008098262 A JP 2008098262A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
semiconductor device
shape
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006275905A
Other languages
English (en)
Inventor
Shinya Marumo
伸也 丸茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006275905A priority Critical patent/JP2008098262A/ja
Publication of JP2008098262A publication Critical patent/JP2008098262A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体素子を平行精度良く搭載することを目的とする。
【解決手段】搭載部２に凹部４を形成し、搭載部２に半導体素子を搭載した際に、この凹部４の一部が半導体素子より外にはみ出す構成とすることにより、注入した接着剤６が多かったとしても、余分な接着剤６がはみ出した凹部４の開口部から流出するようにすることができるため、半導体素子搭載時に発生する接着剤６の反力を逃がし、反力による半導体素子の傾きを低減することができる。さらに、半導体素子を搭載した際に、半導体素子周縁部で基板１と接触する状態になり、搭載部２の表面形状の影響を受けにくくすることができる。以上２点により、半導体素子を平行精度良く基板に搭載することができる。
【選択図】図１

Description

本発明は、ＣＣＤやＣＭＯＳ等の撮像素子を用いた固体撮像装置等の光学デバイスなど、絶縁基体に半導体素子を搭載して構成される半導体装置及び半導体素子搭載用基板の製造方法、並びにカメラモジュールに関するものである。
近年、携帯端末をはじめとする電子機器の小型化に伴い、半導体装置の小型化が要求されている。また、半導体装置には、小型化および薄型化だけでなく、その性能の向上を図るために半導体素子を実装基板に平行精度良く実装することが要求されている。半導体装置のなかでも特に、ビデオカメラやスチルカメラ等に広く用いられている固体撮像装置等の光学デバイスにはこの市場要求が強い。
ここで従来の固体撮像装置の構成について、図５を用いて説明する。
図５は従来の固体撮像装置の構成を示す図であり、図５（ａ）は同固体撮像装置の平面図、図５（ｂ）は同固体撮像装置の図５（ａ）におけるＣ−Ｃ’断面図である。
図５にしめすように、固体撮像装置５０は、キャビティ状の絶縁基板１と、絶縁基体１のキャビティ内の底面に設けられた搭載部２の周囲から基板１の下面に導出された複数の配線部５と、搭載部２に接着剤６により固定された固体撮像素子３と、固体撮像素子３と配線部５とを電気的に接続している金属細線７と、絶縁基体１の側壁上に封止材９により接合された透光性の蓋体８とを有しており、絶縁基体１と蓋体８とにより構成される容器内に固体撮像素子５を気密封止した構造である。図５（ａ）では蓋体８を透視した状態で示している。
従来の係る固体撮像装置５０において、固体撮像素子３を基板１に平行精度良く搭載するには、搭載部２の形状管理を行い、反り形状の小さい搭載面を持つ基板を選択的に採用していた。
また、半導体素子が搭載面の反り形状に影響を受け、搭載後に半導体素子が反ることを低減するために、搭載面に凹溝を設けることが提案されている（例えば、特許文献１参照）。
特許第３２７３６７０号公報
しかしながら、上記のように半導体素子搭載時の平行精度向上のために、反り形状の小さい搭載面を持つ基板を選択的に採用すると、基板製造の歩留りが悪化するために、基板製品の確保が困難になるのと共に基板製造コストが増大化してしまう。
また、特許文献１に開示されている基板には凹溝が設けられ、搭載面の反り形状の影響を受けにくく、半導体素子が反って搭載されることを低減する構造であるが、凹溝が半導体素子に隠れる大きさであり、半導体素子を所定の位置へ搭載すると凹溝を完全に覆う構造となっており、半導体素子搭載時には凹溝に塗布された接着剤が多かった場合等に、余分な接着剤が凹溝よりはみ出して半導体素子を押す反力が生じるため、この反力の影響を受け、半導体素子が傾いて搭載される虞がある。
本発明は、上記問題に鑑みてなされたものであり、その目的とするところは、半導体素子を平行精度良く搭載することができる半導体装置およびその製造方法、並びに、カメラモジュールを提供することにある。
上記目的を達成するために、本発明の請求項１記載の半導体装置は、基板に半導体素子を搭載してなる半導体装置であって、前記基板主面に設けられて前記半導体素子を搭載するための領域である搭載部と、前記基板に設けられて外部端子となる配線部と、搭載された前記半導体素子と前記配線部とを電気的に接続する金属細線と、前記搭載部に形成され前記搭載部と前記半導体素子を接合する接着剤が注入される凹部とを有し、前記半導体素子は前記凹部の外側の搭載部に保持されて搭載され、前記搭載部に前記半導体素子を搭載したときに前記凹部の端部が前記半導体素子よりはみ出すような前記凹部の形状であることを特徴とする。
請求項２記載の半導体装置は、請求項１記載の半導体装置において、搭載部に平行方向の前記凹部の形状が十字形であり、前記十字を形成する４つの凸部の少なくとも１つの端部が搭載される前記半導体素子よりはみ出す形状であることを特徴とする。
請求項３記載の半導体装置は、請求項１記載の半導体装置において、前記凹部の形状が円形の溝に４つの溝が備わる形状であり、４つの前記溝の少なくとも１つの端部が搭載される前記半導体素子の対応する辺からはみ出す形状であることを特徴とする。
請求項４記載の半導体装置は、請求項１記載の半導体装置において、前記凹部の形状が円形の溝に４つの溝が備わる形状であり、４つの前記溝の少なくとも１つの端部が搭載される前記半導体素子の対応する角からはみ出す形状であることを特徴とする。
請求項５記載の半導体装置は、請求項１記載の半導体装置において、前記凹部として複数の溝を形成し、それぞれの前記溝の一部分が搭載される前記半導体素子の対応する角からはみ出す形状であることを特徴とする。
請求項６記載の半導体装置は、請求項１または請求項２または請求項３または請求項４または請求項５のいずれかに記載の半導体装置において、前記搭載部と凹部の境界が面取りされていることを特徴とする。
請求項７記載の半導体装置は、請求項１または請求項２または請求項３または請求項４または請求項５または請求項６のいずれかに記載の半導体装置において、前記基板と接合することにより、前記半導体素子を気密密封する蓋体を備えることを特徴とする。
請求項８記載の半導体装置は、請求項１または請求項２または請求項３または請求項４または請求項５または請求項６または請求項７のいずれかに記載の半導体装置において、前記基板が、複数枚のセラミックグリーンシートを積層して形成された多層セラミック基板であることを特徴とする。
請求項９記載の半導体装置は、請求項７記載の半導体装置において、前記半導体素子が受光または発光する光学素子であり、前記蓋体が透光性部材であることを特徴とする。
請求項１０記載のカメラモジュールは、請求項９に記載の半導体装置を搭載することを特徴とする。
請求項１１記載の半導体素子搭載用基板の製造方法は、請求項８記載の半導体装置に用いる前記基板を製造する方法であって、前記凹部を押圧することで形成することを特徴とする。
以上により、半導体素子を平行精度良く基板に搭載することができる。
本発明の半導体装置は、搭載部に凹部を形成し、搭載部に半導体素子を搭載した際に、この凹部の一部が半導体素子より外にはみ出す構成とすることにより、注入した接着剤が多かったとしても、余分な接着剤がはみ出した凹部の開口部から流出するようにすることができるため、半導体素子搭載時に発生する接着剤の反力を逃がし、反力による半導体素子の傾きを低減することができる。さらに、半導体素子を搭載した際に、半導体素子周縁部で基板と接触する状態になり、基板搭載部の表面形状の影響を受けにくくすることができる。以上２点により、半導体素子を平行精度良く基板に搭載することができる。
以下、本発明の実施の形態について、図面を参照して説明する。ここでは半導体装置の一例として固体撮像装置について説明する。
図１は本発明の固体撮像装置の構成を示す図であり、図１（ａ）は本発明の固体撮像装置の平面図、図１（ｂ）は同固体撮像装置の図１（ａ）におけるＡ−Ａ’断面図、図１（ｃ）は同固体撮像装置の図１（ｂ）におけるＢ部拡大図である。また、図２は本発明の固体撮像装置における凹部の構成例を示す図である。
この固体撮像装置１１は、セラミックや樹脂等によりキャビティ状に形成された半導体素子搭載用の基板１と、基板１のキャビティ内の搭載部２の周囲から基板１の下面に導出された複数の配線部５と、搭載部２に設けられた凹部４と、前記凹部４に塗布された銀ペースト等の接着剤６により搭載部２に固定された半導体素子の例としてＣＣＤ等の固体撮像素子３と、固体撮像素子３の電極パッドと配線部５の内部端子とを電気的に接続しているＡｕワイヤー等の金属細線７と、基板１の側壁上にエポキシ樹脂等を主材とするＵＶ接着剤などの封止材９により接合されたガラス等の透光性の蓋体８とを有しており、基板１と蓋体８とにより構成される容器内にベアチップの状態の固体撮像素子３を気密封止した構造である。図１（ａ）では蓋体８を透視した状態で示しており、また、金属細線７は便宜上図示していない。
また、配線部５は基板１の下面に導出する形状に限らず、金属細線７を介して半導体素子の端子を外部に導出する形状であれば良い。また、蓋体８を透光性材料とし、半導体素子として光学素子を用いることにより、受光装置や発光装置を形成することもできる。逆に、蓋体８は半導体装置の用途によっては透光性を有する必要はなく、さらに、気密封止が不要な場合は蓋体８がない構成とすることも可能である。
基板１はその側壁の内面に段部を形成しており、配線部５は側壁の段部上に内部端子が露出するようにメタライズ配線体などによって形成している。
この固体撮像装置１１が従来の凹溝を有する固体撮像装置と相違する点は、基板１の凹部４が設けられた搭載部２の上面に固体撮像素子３を搭載部２の所定の位置に搭載されても、凹部４の一部が固体撮像素子３より外にはみ出して、余分な接着剤６がはみ出した凹部４の開口部から流出するように形成している点である。例えば、図１の例では、凹部４を十字形に形成し、凹部４上の所定の位置に固体撮像素子３を形成しても十字形の凸部の先端が固体撮像素子３より外にはみ出し、十字形の凹部となる搭載部２にて固体撮像素子３を保持する構造である。
これによれば、基板１と固体撮像素子３は基板１の所定の部分でのみ接触することで、平坦形状である基板１周縁部との接触となり、搭載部の反り形状の影響によるチップ反り、チップ傾きが低減され、基板との平行精度が向上する。
また、凹部４に塗布された接着剤６は、固体撮像素子３搭載時に、固体撮像素子３により上方から押圧され、凹部４内を濡れ拡がるが、凹部４は固体撮像素子外側に開口を持つ為に、前記接着剤６により押し出される凹部４内のエアー及び余分な接着剤６は開口部より流出し、余分な圧力が固体撮像素子３にかかることがないため、固体撮像素子３は接着剤６からの反力の影響を受けにくく、前記反力によるチップ傾きが低減され、基板１との平行精度が向上する。
更に、接着剤６に吸湿フィラーを含有した接着剤を使用した場合は、凹部４の開口が存在することで、蓋体８により気密封止された基板１内の水分を吸湿フィラーにて高効率に吸着し、半導体装置の耐湿性を向上させることができる。
また、凹部４と搭載部２との境界部１０は面取り処理施すことにより、固体撮像素子３搭載時に、搭載部２と固体撮像素子３が接触した際、凹部４と搭載部２の境界部１０の欠け等によるダスト発生を低減させるので、製品品質が向上する。
なお、凹部４の開口は図１（ａ）では４方向４箇所に形成されているが、１箇所以上形成されていればよく、搭載時の反力の影響を低減する事ができる。但し、４方向対称に開口を形成した方がより大きな効果が得られるので好ましい。
次に、凹部４の形状例を図２（ａ）、（ｂ）、（ｃ）に示す。但し、図２（ａ）、（ｂ）、（ｃ）では固体撮像素子３を透視した状態で示す。図２（ａ）では、凹部４の中心に固体撮像素子３により被覆される円形の凹部を形成し、円形の凹部から固体撮像素子３の４辺方向に４つの端部が固体撮像素子３からはみ出す溝部形成する構成である。この構成により、凹部４の中心に１点塗布にて接着剤を塗布した時に、接着剤の濡れ拡がりが良い構造であり、塗布方法が簡便になる。図２（ｂ）では、凹部４の中心に固体撮像素子３により被覆される円形の凹部を形成し、円形の凹部から固体撮像素子３の４隅方向に４つの端部が固体撮像素子３からはみ出す溝部形成する構成である。この構成により、凹部４の開口が固体撮像素子３の４隅方向へ形成されており、複数のチップサイズへの対応が容易であり、基板１の汎用性が増す。図２（ｃ）のようにスリット状の凹部４が複数並んだ形状にしてもよく、吸湿フィラー含有の接着剤を使用すれば、耐湿性向上効果を得られる。
以上の構造は、固体撮像装置以外の光デバイス、さらには光デバイスでない半導体装置にも適用することができ、加工も容易である。上述したように、基板に平行精度良く固体撮像素子等の半導体素子を搭載できることから、係る半導体装置を備えた電子デバイス、例えばカメラモジュールは、レンズ鏡筒組付け時に必要であった光軸調整が不要になるため、調整機構が不要となり、従来品に比較して小型に設計することが可能となる。また、部品点数の削減と光軸調整工程の削除による製造コストの削減が可能である。
次に、固体撮像装置等の半導体装置の製造方法を図３，図４を用いて示す。
図３は本発明の半導体装置における凹部を備える基板の製造方法を示す工程断面図であり、図４は本発明の半導体装置における凹部を備える基板の製造方法を説明するための多面取り基板の平面図である。
本実施の形態における半導体装置の例である固体撮像装置１１の製造方法は、多面取り基板１００を分割して複数の基板１を製造し、各基板１に固体撮像素子３を実装してから蓋体９を固定するというものである。以下に、具体的に示す。
まず、図３（ａ）および図４に示す多面取り基板１００を準備する。具体的には、多面取り基板１００の表面および裏面には、複数本の区画線１０７が存在しており、多面取り基板１００の表面および裏面は、区画線１０７により複数の個辺領域（具体的には９個の個辺領域）１０８に区画されている。そして、各領域１０８には、搭載部２および配線部１０６が設けられている。
さらに、多面取り基板１００は、３枚のセラミックグリーンシートである第１シート１０１，第２シート１０２，第３シート１０３が積層されたものであり、各シートには複数本の区画線１０７が存在しており、区画線１０７同士を重ね合わせて積層されて基板１の基材となる。最上層となる第１シート１０１および中間層となる第２シート１０２にはそれぞれ、基板のキャビティ構造を形成するための孔１０４，１０５が形成されており、搭載部２は、第３シート１０３のうち、第１シート１０１および第２シート１０２に覆われていない部分である。第２シート１０２および最下層となる第３シート１０３には、配線部１０６が形成されている。なお、第１シート１０１に形成された孔１０４は、第２シート１０２に形成された配線部が露出するように、第２シート１０２に形成された孔１０５よりも大きく形成されている。
次に、図３（ｂ），図３（ｃ）に示すように、押圧機２００を用いて多面取り基板１００の表面に凹部４を形成する。具体的には、この押圧機２００には押圧治具２０１が設けられており、押圧治具２０１の先端形状は、搭載部に形成したい凹部の形状となっている。そして押圧治具２０１をその先端を下にして、多面取り基板１００表面の搭載部中央部の上方に配置する。次に、押圧治具２０１が多面取り基板１００を所定の深さに押込むまで、押圧機２００を多面取り基板１００の表面に近づける。すると、図３（ｄ）のように押圧治具２０１により凹部４が形成される。
その後、不図示であるが多面取り基板１００を焼成する。それから、区画線１０７にそって、ダイシング等により個片に分割し、図３（ｅ）に示すような基板１を製造することができる。
続いて、不図示であるが（図１参照）、凹部４に注入された接着剤６を介して各基板１の搭載部２に固体撮像素子３を実装し、金属細線７を用いて固体撮像素子３と配線部５とをそれぞれ電気的に接続する。その後、封止材９を介して基板１の側壁上に蓋体８を固定する。このようにして図１に示す固体撮像装置１１を製造することができる。
押圧機２００を用いて多面取り基板１００に凹部４を形成する際、３枚のセラミックグリーンシートを積層してから押圧するとしたが、搭載部２になるセラミックグリーンシートである第１シート１０１に凹部を形成してから、積層してもよい。
なお、基板１は、３枚のセラミックグリーンシートを積み重ねて焼成して形成された多層セラミック基板であるとしたが、セラミックグリーンシートの枚数は３枚に限定されることはなく、２枚でもよく４枚以上でもよい。また、基板は多層セラミック基板に限定されず、用途に応じて様々な基板を用いることができる。
本発明は、半導体素子を平行精度良く基板に搭載することができ、絶縁基体に半導体素子を搭載して構成される半導体装置及び半導体素子搭載用基板の製造方法、並びにカメラモジュール等に有用である。
本発明の固体撮像装置の構成を示す図 本発明の固体撮像装置における凹部の構成例を示す図 本発明の半導体装置における凹部を備える基板の製造方法を示す工程断面図 本発明の半導体装置における凹部を備える基板の製造方法を説明するための多面取り基板の平面図 従来の固体撮像装置の構成を示す図
符号の説明
１・・・基板
２・・・搭載部
３・・・固体撮像素子
４・・・凹部
５・・・配線部
６・・・接着剤
７・・・金属細線
８・・・蓋体
９・・・封止材
１０・・・境界部
１１・・・固体撮像装置
５０・・・固体撮像装置
１００・・・多面取り基板
１０１・・・第１シート
１０２・・・第２シート
１０３・・・第３シート
１０４・・・孔
１０５・・・孔
１０６・・・配線部
１０７・・・区画線
１０８・・・個片領域
２００・・・押圧機
２０１・・・押圧治具

Claims (11)

  1. 基板に半導体素子を搭載してなる半導体装置であって、
    前記基板主面に設けられて前記半導体素子を搭載するための領域である搭載部と、
    前記基板に設けられて外部端子となる配線部と、
    搭載された前記半導体素子と前記配線部とを電気的に接続する金属細線と、
    前記搭載部に形成され前記搭載部と前記半導体素子を接合する接着剤が注入される凹部と
    を有し、前記半導体素子は前記凹部の外側の搭載部に保持されて搭載され、前記搭載部に前記半導体素子を搭載したときに前記凹部の端部が前記半導体素子よりはみ出すような前記凹部の形状であることを特徴とする半導体装置。
  2. 搭載部に平行方向の前記凹部の形状が十字形であり、前記十字を形成する４つの凸部の少なくとも１つの端部が搭載される前記半導体素子よりはみ出す形状であることを特徴とする請求項１記載の半導体装置。
  3. 前記凹部の形状が円形の溝に４つの溝が備わる形状であり、４つの前記溝の少なくとも１つの端部が搭載される前記半導体素子の対応する辺からはみ出す形状であることを特徴とする請求項１記載の半導体装置。
  4. 前記凹部の形状が円形の溝に４つの溝が備わる形状であり、４つの前記溝の少なくとも１つの端部が搭載される前記半導体素子の対応する角からはみ出す形状であることを特徴とする請求項１記載の半導体装置。
  5. 前記凹部として複数の溝を形成し、それぞれの前記溝の一部分が搭載される前記半導体素子の対応する角からはみ出す形状であることを特徴とする請求項１記載の半導体装置。
  6. 前記搭載部と凹部の境界が面取りされていることを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５のいずれかに記載の半導体装置。
  7. 前記基板と接合することにより、前記半導体素子を気密密封する蓋体を備えることを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５または請求項６のいずれかに記載の半導体装置。
  8. 前記基板が、複数枚のセラミックグリーンシートを積層して形成された多層セラミック基板であることを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５または請求項６または請求項７のいずれかに記載の半導体装置。
  9. 前記半導体素子が受光または発光する光学素子であり、前記蓋体が透光性部材であることを特徴とする請求項７記載の半導体装置。
  10. 請求項９に記載の半導体装置を搭載することを特徴とするカメラモジュール。
  11. 請求項８記載の半導体装置に用いる前記基板を製造する方法であって、
    前記凹部を押圧することで形成することを特徴とする半導体素子搭載用基板の製造方法。
JP2006275905A 2006-10-10 2006-10-10 半導体装置及び半導体素子搭載用基板の製造方法並びにカメラモジュール Pending JP2008098262A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006275905A JP2008098262A (ja) 2006-10-10 2006-10-10 半導体装置及び半導体素子搭載用基板の製造方法並びにカメラモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006275905A JP2008098262A (ja) 2006-10-10 2006-10-10 半導体装置及び半導体素子搭載用基板の製造方法並びにカメラモジュール

Publications (1)

Publication Number Publication Date
JP2008098262A true JP2008098262A (ja) 2008-04-24

Family

ID=39380822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006275905A Pending JP2008098262A (ja) 2006-10-10 2006-10-10 半導体装置及び半導体素子搭載用基板の製造方法並びにカメラモジュール

Country Status (1)

Country Link
JP (1) JP2008098262A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251702A (ja) * 2009-03-27 2010-11-04 Kyocera Corp 電子部品、パッケージおよび赤外線センサ
KR101061872B1 (ko) 2009-12-15 2011-09-02 에쓰이에이치에프코리아 (주) 카메라 모듈의 제조 장치 및 방법
US12063426B2 (en) 2018-08-31 2024-08-13 Fujifilm Corporation Imaging unit and imaging device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251702A (ja) * 2009-03-27 2010-11-04 Kyocera Corp 電子部品、パッケージおよび赤外線センサ
KR101061872B1 (ko) 2009-12-15 2011-09-02 에쓰이에이치에프코리아 (주) 카메라 모듈의 제조 장치 및 방법
US12063426B2 (en) 2018-08-31 2024-08-13 Fujifilm Corporation Imaging unit and imaging device

Similar Documents

Publication Publication Date Title
US20060223216A1 (en) Sensor module structure and method for fabricating the same
WO2007058073A1 (ja) 半導体パッケージとその製造方法、半導体モジュール、および電子機器
JP2004319530A (ja) 光半導体装置およびその製造方法
US20040212717A1 (en) Solid-state imaging device and method for producing the same
JP2007287967A (ja) 電子部品装置
JP4525804B2 (ja) 光半導体パッケージおよびこれを備えた光電センサ
JP7072644B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2005079537A (ja) 固体撮像装置およびその製造方法
JP2006269841A (ja) 固体撮像装置
JP2008277593A (ja) 回路基板、それを用いた光学デバイス、カメラモジュール、およびその製造方法
JP3838573B2 (ja) 固体撮像装置
WO2017134972A1 (ja) 撮像素子パッケージ及び撮像装置
JP2008098262A (ja) 半導体装置及び半導体素子搭載用基板の製造方法並びにカメラモジュール
JP4219943B2 (ja) 固体撮像装置
JP2005332983A (ja) 光半導体パッケージ及びその製造方法
JP7242870B2 (ja) 実装基板および電子装置
JP2006156643A (ja) 表面実装型発光ダイオード
JP2006332686A (ja) 固体撮像装置
JP4147171B2 (ja) 固体撮像装置およびその製造方法
JP2006005612A (ja) 撮像モジュール
JP2009147030A (ja) 半導体装置
JP7227019B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2020035898A (ja) 電子素子実装用基板、電子装置、および電子モジュール
WO2021085413A1 (ja) 実装基板、電子装置、および電子モジュール
JP2008235616A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430