KR100231934B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100231934B1
KR100231934B1 KR1019960013381A KR19960013381A KR100231934B1 KR 100231934 B1 KR100231934 B1 KR 100231934B1 KR 1019960013381 A KR1019960013381 A KR 1019960013381A KR 19960013381 A KR19960013381 A KR 19960013381A KR 100231934 B1 KR100231934 B1 KR 100231934B1
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor device
plate
sink plate
area
Prior art date
Application number
KR1019960013381A
Other languages
English (en)
Other versions
KR960039306A (ko
Inventor
고우키 기타오카
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR960039306A publication Critical patent/KR960039306A/ko
Application granted granted Critical
Publication of KR100231934B1 publication Critical patent/KR100231934B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명의 반도체 장치는 상부면, 하부면 및 측면을 가진 반도체칩; 상부면, 하부면 및 측면을 가진 판부분과 상부면, 하부면 및 측면을 가진 몸체부분을 포함하며, 상기 몸체부분의 상부면이 상기 판부분의 하부면의 면적보다 좁은 면적으로 되어있고 상기 판부분의 하부면에 연결되어 있는 방열을 위한 제 1 방열기 판; 상부면, 하부면 및 측면을 가지며, 상기 상부면이 상기 제 1 방열기 판의 몸체부분의 하부면보다 넓은 면적으로 되어있는 방열을 위한 제 2 방열기 판; 상기 반도체칩의 하부면과 측면을 둘러싸고 있는 케이스 몸체; 및 상기 반도체칩의 상부면위에 배치되어 상기 케이스 몸체와 연결되어 있는 뚜껑을 포함한다. 반도체 장치에 있어서, 상기 반도체 칩의 하부면이 상기 제 1 방열기 판의 판부분의 상부면과 연결되어 있고, 상기 제 1 방열기 판의 몸체부분의 하부면이 상기 제 2 방열기 판의 상부면과 연결되어 상기 제 1 방열기 판의 판부분의 하부면과 상기 제 2 방열기 판의 상부면 사이에 공간을 형성하고 있으며, 상기 케이스 몸체의 일부가 상기 제 1 방열기 판의 판부분의 하부 면과 상기 제 2 방열기 판의 상부면 사이에 배치되어 제 1 방열기 판의 판부분의 하부면과 제 2 방열기 판의 상부면 사이에 형성된 공간을 채우고 있다.

Description

반도체 장치
제1도는 본 발명의 제 1 실시예의 반도체 장치의 부분 절단 사시도.
제2(a)도는 제1도에 도시된 반도체 장치의 A 방향에서 본 측단면도,
제2(b)도는 제1도에 도시된 반도체 장치의 B 방향에서 본 측단면도.
제3(a)도는 제 1 실시예의 반도체 소자가 방열기(radiator) 부재를 가진 중공 패키지(hollow Package)상에 장착되어 있는 반도체 장치의 부분 절단 사시도.
제3(b)도는 제3(a)도에 도시된 반도체 장치의 부품들을 나타내는 제3(a)도에 도시된 반도체 장치의 확대도.
제4도는 본 발명의 제 2 실시예의 반도체 장치의 부분 절단 사시도.
제5(a)도는 제4도에 도시된 반도체 장치의 A 방향에서 본 측단면도.
제5(b)도는 제4도에 도시된 반도체 장치의 B 방향에서 본 측단면도.
제6도는 종래의 반도체 장치의 부분절단 사시도.
제7(a)도는 제6도에 도시된 반도체 장치의 A 방향에서 본 측단면도.
제7(b)도는 제6도에 도시된 반도체 장치의 B 방향에서 본 측단면도.
제8도는 종래의 다른 반도체 장치의 부분절단 사시도.
제9(a)도는 제8도에 도시된 반도체 장치의 A 방향에서 본 측단면도.
제9(b)도는 제8도에 도시된 반도체 장치의 B 방향에서 본 측단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 리드프레임 2 : 몰드 수지
3 : 내측 리드 4 : 외측 리드
5 : 반도체 소자 6 : 중공부
8 : 와이어 9 : 뚜껑
11 : 방열기 부재 12 : 섬(island)
23 : 공간
본 발명은 방열기 기구(a radiator system)를 갖는 중공플라스틱패키지에 반도체 소자가 장착되는 반도체 장치에 관한 것이다.
종래, 반도체 소자, 특히 고체촬상소자용 패키지로서, 둘다 세라믹 재료로 된 윈도우프레임과 베이스프레임 사이에 저융점 유리를 통해 리드 프레임이 삽입된 세라믹 듀얼 인라인 패키지(ceramic dual in-line package)가 널리 사용되고 있다. 그러나, 근래에는, 패키지의 저렴화, 고정도화(高精度化) 및 경량화의 목적으로 중공플라스틱패키지가 더욱 빈번하게 사용되고 있다.
종래의 중공플라스틱패키지를 제6도, 제7(a)도 및 제7(b)도를 참조하여 설명한다. 제6도는 종래의 반도체 장치의 부분 절단 사시도이고; 제7(a)도는 제6도에 도시된 반도체 장치의 A 방향에서 본 측단면도이며, 제7(b)도는 제6도에 도시된 반도체 장치의 B 방향에서 본 측단면도이다.
종래의 반도체 장치에서는, 성형이 완료된후 반도체 소자를 장착하기 위한 중공부(6)를 확보하기 위해, 42 합금등의 금속재료를 소정 패턴을 가지도록 에칭, 프레싱함에 의해 형성된 리드 프레임(1)이 성형을 위해 가공된 금형들 사이에 삽입된다.
열경화성에폭시수지등의 몰드수지(2)를 금형안으로 트랜스퍼 몰딩(transfer molding)함에 의해 패키지가 부분적으로 성형된다. 내측 리드(3)와 외측리드(4)는 사전에 금도금될 수 있다. 그후, 외측 리브(4)는 소정형태로 구부려진다.
다음, 반도체 소자(5)가 몰드 수지(2)로 된 중공플라스틱패키지의 중공부(6)의 측하부상에 직접 은 페이스트등에 의해 다이본딩된다.
반도체 소자(5)의 상부면 위에 배치된 알루미늄 전극(7)은 알루미늄 와이어 또는 금 와이어(8)를 통해 내측 리드(3)에 와이어 본딩되어, 알루미늄 전극(7)과 내측 리드(3) 사이에 전기접속을 실행한다. 그후, 중공플라스틱패키지의 구멍이 뚜껑(9)으로 덮혀진다. 그 뚜껑(9)은 열경화성에폭시수지등으로 된 접착제에 의해 중공플라스틱 패키지에 부착된다.
일본국 공개 특허 공보 제 92-79256호에 개시된 반도체 장치에서는, 반도체 소자가 장착되어질 중공플라스틱패키지의 내측 하부상에 금속판이 배치된다. 금속판은 그의 동작중에 반도체 소자에서 발생되는 열을 배출시킨다.
한편, 일본국 공개 특허 공보 제 92-312963호에 개시된 반도체 장치에서는, 리드 프레임의 일부를 구성하는 섬(island) 부분이 방열효과를 갖는 금속판으로서 작용한다.
그러나, 상기 반도체 장치들은 다음 문제가 있다.
반도체 소자의 동작중에, 반도체 소자에 의해 발생되는 거의 모든 열은 베이스 프레임 및 패키지의 이면을 통해 대기중으로 방열된다. 종래 널리 사용되고 있는 세라믹 듀얼 인라인 패키지에서는, 패키지의 세라믹 재료의 열전도율이 약 40×10-4㎈/(㎜ sec ℃)이다.
따라서, 예컨대 고체촬상소자가 반도체 소자로서 세라믹 듀얼 인라인 패키지에 장착된 경우에, 암상태일때 촬상에 나타나는 백점결함(이하,“암상태의 백점”이라 함)의 가능성이 무시할 수 있는 정도이다.
그러나, 전술한 바와같이, 고체촬상소자의 패키지로서 세라믹 듀얼 인라인 패키지 대신에 중공플라스틱패키지가 사용되기 때문에, 암상태의 백점출현 가능성이 상당한 레벨에 있게된다.
중공플라스틱패키지의 패키지재료로서 사용되는 몰드 수지의 열전도율은 약 2×10-4㎈/(㎜ sec℃), 즉 세라믹 재료의 약 1/20이다. 그러므로, 반도체 소자의 동작중에 발생되는 열은 중공플라스틱패키지에서 대기중으로 충분하게 배출될 수 없다. 그 결과, 고체촬상소자 자체의 온도가 증가되어 암상태의 백점의 출현 가능성이 높아지게 된다.
일본국 공개 특허 공보 제 92-79256호 및 92-312963호에 개시된 반도체 장치에는 내습판(耐濕板)이 제공된다. 또한, 반도체 소자와 내습판 사이에 수지부분이 존재하여, 그 수지부분에 열이 축적된다. 따라서, 그 반도체 장치들에서는 만족스런 방열 효과를 얻을 수 없다.
반도체 소자에서 떨어진 위치에 있는 내습판을 방열효과를 얻기 위한 금속을 통해 반도체 소자에 연결함에 의해 축적된 열을 방열시킬 수 있다. 그러나, 반도체 소자와 내습판 사이의 소정 위치에 수지를 정확하게 형성하기가 어렵다.
제8도, 제9(a)도 및 제9(b)도에 도시된 구조를 갖는 패키지에서는, 금속재료로 된 방열기 판(10)이 중공부(6)의 하부 아랫쪽에 삽입되어 있으며, 중공부를 갖지않는 플라스틱패키지 제조 기술을 이용하여 형성될 수 있다. 이러한 구조는 세라믹 듀얼 인라인 패키지의 구조와 동일하다. 그러나, 약 1㎜의 두께를 가진 방열기 판(10)이 그의 측면을 몰드 수지로써 패키지에 점착시키는 것에 의해서만 패키지에 보유되므로, 패키지의 기계적 강도가 극히 불량하게 된다.
또한, 접착계면을 통해 외부의 수분이 패키지로 침입하기 쉽기 때문에, 패키지의 내습성이 약화되는 문제도 있다.
본 발명의 반도체 장치는 : 상부면, 하부면 및 측면을 가진 반도체칩; 상부면, 하부면 및 측면을 가진 판부분과 상부면, 하부면 및 측면을 가진 몸체부분을 포함하며, 상기 몸체부분의 상부면이 상기 판부분의 하부면의 면적보다 좁은 면적으로 되어있고 상기 판부분의 하부면에 연결되어 있는 방열을 위한 제 1 방열기판; 상부면, 하부면 및 측면을 가지며, 상기 상부면이 상기 제 1 방열기 판의 몸체부분의 하부면보다 넓은 면적으로 되어있는 방열을 위한 제 2 방열기 판; 상기 반도체칩의 하부면과 측면을 둘러싸고 있는 케이스 몸체; 및 상기 반도체칩의 상부면위에 배치되어 상기 케이스 몸체와 연결되어 있는 뚜껑을 포함한다. 상기 반도체 장치에서, 상기 반도체칩의 하부면이 상기 제 1 방열기 판의 판부분의 상부면과 연결되어 있고, 상기 제 1 방열기 판의 몸체부분의 하부면이 상기 제 2 방열기 판의 상부면과 연결되어 상기 제 1 방열기 판의 판부분의 하부면과 상기 제 2 방열기 판의 상부면 사이에 공간을 형성하고 있으며, 상기 케이스 몸체의 일부가 상기 제 1 방열기 판의 판부분의 하부면과 상기 제 2 방열기 판의 상부면 사이에 배치되어 제 1 방열기 판의 판부분의 하부면과 제 2 방열기 판의 상부면 사이에 형성된 공간을 채우고 있다.
일 실시예에서, 상기 케이스 몸체는 상기 제 2 방열기 판을 둘러싸고 있다.
다른 실시예에서, 상기 반도체칩의 하부면의 면적은 상기 제 1 방열기 판의 판부분의 상부면의 면적보다 넓고, 상기 제 1 방열기 판의 판부분의 상부면의 면적은 상기 제 1 방열기 판의 몸체부분의 하부면의 면적보다 넓다.
또 다른 실시예에서, 상기 제 1 방열기 판의 판부분의 상부면은 상기 제 1 방열기 판의 몸체부분의 하부면에 대해 평행하다.
또 다른 실시예에서, 상기 제 1 방열기 판의 판부분의 상부면은 상기 제 2 방열기 판의 하부면에 대해 평행하다.
또 다른 실시예에서, 상기 반도체칩은 상기 케이스 몸체와 접촉되지 않는다.
또 다른 실시예에서, 상기 반도체칩은 고체촬상장치이다.
또 다른 실시예에서, 상기 뚜껑은 투명한 부재이다.
또 다른 실시예에서, 상기 케이스 몸체는 수지로 제조된다.
또 다른 실시예에서, 각각 리드 프레임으로 형성된 복수의 단자들을 더 포함하며, 제 2 방열기 판은 리드 프레임에 형성된 섬이다.
본 발명에 따른 반도체 장치에서는, 방열기 부재와 섬 사이에 몰드 수지가 채워진다. 따라서, 몰드 수지와 방열기 부재 사이 또는 몰드 수지와 섬 사이의 접착영역은 제8도, 제9(a)도 및 제9(b)도에 도시된 몰드 수지와 방열판 사이의 접착영역보다 더 넓다. 그러므로, 본 발명에 따른 반도체 장치의 패키지는 종래의 반도체 장치의 패키지보다 충분히 더 높은 기계적 강도를 갖는다
또한, 몰드 수지의 방열기 부재 사이의 접착계면의 전체 길이 및/또는 패키지의 이면에서 중공부까지의 범위내에 있는 몰드 수지와 섬 사이의 접착계면의 전체길이는 제8도, 제9(a)도 및 제9(b)도에 도시된 몰드 수지와 방열기 판 사이의 접착계면의 길이보다 더 길게된다. 본 발명에 따른 반도체 장치에서는, 외측수분이 패키지를 투과하여 중공부에 도달할 때까지의 시간이 종래의 반도체 장치에 비해 길다. 그 결과, 내습성이 향상될 수 있다.
또한, 반도체 소자의 동작중에 발생되는 열은 패키지의 내습성과 기계적 강도를 열화시키지 않고 대기중으로 효과적으로 방열될 수 있다. 따라서, 본 발명의 반도체 소자가 고체촬상소자인 경우, 본 발명의 반도체 장치는 세라믹 듀얼 인라인 패키지 제품의 경우에 비해 암상태에서의 백점출현 가능성을 감소시킬 수 있다.
또한, 반도체 소자의 하부면의 일부가 방열기 부재의 상부면 위에 보유되므로, 그 상부면이반도체 소자의 하부면의 면적보다 작은 면적을 갖게되며, 반도체 소자를 배치하기 위한 공정의 정도에 따라, 반도체 소자가 패키지의 중공부의 상부면에 배치되고 반도체 소자의 하부가 중공부의 상부면과 전체적으로 접촉되어 있을 경우에 비해, 방열기 부재의 상부면의 불균일함에 의해 덜 영향을 받게 된다. 따라서, 고체촬상소자에 렌즈등이 부착될 때 통상 그 게이트(gate)의 정도(precision)가 낮아지게 되지만, 본 발명에서는 고체촬상소자의 게이트도 고정도로 형성될 수 있다.
따라서, 본 발명에서는 방열기 구조를 가진 중공플라스틱 패키지에, 반도체 소자가 그 패키지의 내습성 및 기계적강도를 열화시키지 않고 장착되는 반도체 장비를 제공할 수 있다.
첨부도면들을 참조하여 이하 상세하게 설명되는 바에 의해 당업자들은 본 발명의 상기한 장점 및 다른 장점들을 분명하게 이해할 수 있을 것이다.
이하, 첨부도면들을 참조하여 본 발명에 따른 반도체 장치의 실시예들을 설명한다.
[실시예 1]
제1도에 도시된 반도체 장치는 리드 프레임(1), 몰드수지(2), 반도체 소자(5), 와이어(8), 뚜껑(9), 방열기 부재(11), 및 섬(12)을 포함한다. 리드 프레임(1)은 복수의 리드들 및 섬(12)을 포함하며, 각 리드는 내측 리드(3) 및 외측 리드(4)를 포함한다. 리드 프레임(1)은 42 합금과 같은 금속으로 제조되는 것이 바람직하다. 반도체 소자(5)는 복수의 알루미늄 전극들을 포함하며, 각 전극은 와이어(8)를 통해 내측 리드(3)의 일부분에 전기적으로 접속된다. 와이어(8)는 알루미늄 와이어 또는 금 와이어로 되는 것이 바람직하다. 반도체 소자(5)가 전하결합소자와 같은 고체촬상장치인 경우에, 뚜껑(9)은 평판형태의 투명재료로 제조될 수 있다. 이 경우에, 뚜껑(9)은 유리로 제조되는 것이 바람직하다.
제2(a)도 및 2(b)도에 도시된 바와같이, 방열기 부재(11)는 서로 대향하는 상부면(20) 및 하부면(21)을 가진다. 그 상부면(20)과 하부면(21)은 서로 평행한 것이 바람직하다. 상부면(20)의 면적은 하부면(21)의 면적보다 넓다. 또한, 방열기 부재(11)의 상부면(20)의 면적은 반도체 소자(5)의 하부면(22)의 면적보다 작다. 따라서, 반도체 소자(5)는 그 소자(5)가 장착되어질 방열기 부재(11)의 상부면(20)이 불균일한 것에 의해 영향받지 않게된다.
방열기 부재(11)는 복수의 영역에서 섬(12)과 접촉될 수 있다.
제1도에 도시된 반도체 장치의 각 부품의 배열을 제2(a)도 및 제2(b)도를 참조하여 설명한다. 제2(a)도는 제1도에 도시된 반도체 장치의 방향 A에서 본 측단면도이고, 제2(b)도는 제1도에 도시된 반도체 장치의 방향 B에서 본 측단면도이다.
반도체 소자(5)는 은 페이스트등을 통해 방열기 부재(11)의 상부면(20)에 다이본딩된다. 방열부재(11)는 양호한 열전도성을 갖는 접착제에 의해 섬(12)에 부착된다. 또는, 방열기 부재(11)는 섬(12)에 용접될 수 있다. 방열기 부재(11)는 상부면(20), 하부면(30) 및 측면(들)(31)을 가진 판부분 및 상부면(32), 하부면(21) 및 측면(들)(33)을 가진 몸체부분을 포함한다. 제3(b)도에 도시된 바와같이, 판부분은 원통형의 측면(31)을 가진다. 그러나, 그 판부분은 2개 이상의 측면들(31)을 가질 수 있다. 예컨대, 판부분의 횡단면은 장방형, 반원형 또는 도넛형으로 될 수 있다. 마찬가지로, 몸체부분이 제3(b)도에서 원통형의 측면(33)을 갖지만, 그 몸체부분은 2개 이상의 측면들(33)을 가질 수 있다. 예컨대, 판부분의 횡단면은 장방형, 반원형 또는 도넛형으로 될 수 있다. 판부분의 하주면(30)의 면적이 몸체부분의 상부면(32)의 면적보다 넓고, 몸체부분의 하부면(21)의 면적이 섬(12)의 상부면(34)의 면적보다 작기 때문에, 판부분의 하부면(30)과 섬(12)의 상부면(34) 사이에 공간(23)이 형성된다. 판부분의 상부면(20)은 몸체부분의 하부면(21)에 대해 평행하다. 판부분의 상부면(20)은 섬의 하부면(26)에 대해 평행한 것이 바람직하다.
내측 리드(3)는 몰드 수지(2)를 성형함에 의해 고정된다. 몰드 수지(2)와 뚜껑(9) 사이에 중공부(6)가 형성된다. 방열기 부재(11)의 판부분의 하부면(30)과 섬(12)의 상부면(34) 사이의 공간(23)은 몰드 수지(2)로 채워진다. 따라서, 섬(12)과 몰드 수지(2) 사이의 갭에서 수분이 침투하는 경우에도, 침투된 수분이 몰드 수지(2)와 뚜껑(9) 사이의 중공부(6)에 도달하지 않게 됨으로써, 뚜껑(9)이 수분에 의해 흐려지지 않는다.
이하, 제1도에 도시된 반도체 장치의 제조방법을 설명한다.
42 합금등의 금속재료를 에칭 또는 프레싱함에 의해 리드 프레임(1)이 소정 패턴을 가지도록 형성된다. 섬(12)은 리드 프레임(1)의 일부분이다. 제2(a)도 및 제3(a)도에 도시된 바와같이, 섬(12)은 리드 프레임(1)의 내측 리드(3) 아래에 배치된다.
방열기 부재(11)는 금속 재료로 제조될 수 있다. 방열기 부재(11)의 상부면(20)의 면적은 반도체 소자(5)의 하부면(22)의 면적보다 작다. 방열기 부재(11)의 상부면(20)에 대향하는 하부면(21)은 하나 이상의 돌출부(도시안됨)를 가진다.
제3(a)도는 실시예 1의 반도체 소자가 방열기 부재를 가진 중공 패키지상에 장착된 반도체 장치의 부분 절개 사시도이고, 제3(b)도는 제3(a)도에 도시된 반도체 장치의 부품을 나타내는 제3(a)도에 도시된 반도체 장치의 확대도이다. 제3(b)도에 도시된 바와같이, 방열기 부재(11)의 돌출부(들)를 가진 하부면(21)이 양호한 열전도성을 갖는 접착제에 의해 섬(12)에 부착되거나 또는 섬(12)에 용접된다. 따라서, 반도체 소자(5)를 후속 공정중에 섬(12)에 대해 평행하게 되도록 장착할 수 있다.
리드 프레임(1)은 반도체 소자(5)를 내장시키기 위해 필요한 중공부(6)를 확보하도록 형성된 상부금형 및 하부금형(둘다 도시안됨) 사이에 삽입된다.
이 단계에서, 반도체 소자(5)가 장착되어질 방열기 부재(11)의 상부면(20)이 상부금형과 접촉하게 되고, 섬(12)의 하부면(26)이 하부급형과 접촉하게 된다. 상부금형은 내측 리드(3)위의 상부부분을 성형하도록 이용되고, 하부금형은 내측 리드(3) 아래의 하부부분을 성형하도록 이용된다. 상부금형과 하부금형은 쌍을 이루며 그들 사이에 방열기 부재(11)와 섬(12)이 삽입된다.
그후, 열경화형 에폭시 수지등의 몰드 수지(2)가 상부 및 하부 금형들내로 트랜스퍼 몰드됨으로써, 방열구구를 갖는 중공 플라스틱 패키지가 성형된다. 방열기 부재(11)와 섬(12)이 상부 및 하부 금형들에 의해 눌려있으므로, 방열기 부재(11) 및 섬(12)의 위치들은 몰드 수지로 채워지는 중에 변경되지 않는다.
몰드 수지(2)가 성형되었을때, 방열기 부재(11)의 상부면(20)은 중공부(6)를 통해 노출되며, 섬(12)의 하부면(26)은 패키지의 이면을 통해 노출된다.
중공 플라스틱 패키지가 성형된 후, 외측 리드(4)는 소정형태로 구부려진다. 내측 리드(3)와 외측 리드(4)는 사전에 금 도금될 수 있다. 반도체 소자(5)는 은 페이스트등에 의해 방열기 부재(11)의 상부면(20)에 다이본딩된다. 이 결과, 반도체 장치는 반도체 소자(5)의 동작시의 발열을 방열기 부재(11)와 섬(12)을 통해 대기중으로 방열시킬 수 있다.
방열기 부재(11)의 상부면(20)의 면적이 반도체 소자(5)의 하부면의 면적보다 작은 경우에, 반도체 소자(5)는 그의 하부면이 방열기 부재(11)의 상부면(20)과 완전하게 접촉하는 경우에 비해, 방열기 부재(11)의 상부면(20)의 불균일함에 의해 덜 영향을 받게된다. 따라서, 반도체 소자(5)는 패키지의 이면에 대해 평행하게 유지될 수 있다. 그러므로, 반도체 소자(5)가 전하결합소자등의 고체촬상소자인 경우에, 고체촬상소자의 게이트가 고정도로 형성될 수 있다.
제3(a)도에 도시된 바와같이, 다이본딩된 반도체 소자(5)의 알루미늄 전극(7)은 미세 알루미늄 와이어 또는 미세 금 와이어(8)를 통해 내측 리드(3)의 일부분에 와이어본딩되어, 내측 리드(3)와 전기적으로 접속된다.
유리등의 평판형투명재료로 된 뚜껑(9)이 열경화형 에폭시 수지등으로 된 접착제에 의해 중공 플라스틱 패키지의 구멍을 덮는다.
[실시예 2]
이하, 본 발명의 실시예 2의 반도체 장치를 설명한다.
제4도에 도시된 반도체 장치는 리드 프레임(1), 몰드수지(2), 반도체 소자(5), 와이어(8), 뚜껑(9), 방열기 부재(11), 및 섬(12)을 포함한다. 리드 프레임(1)은 복수의 리드들 및 섬(12)을 포함하며, 각 리드는 내측 리드(3) 및 외측 리드(4)를 포함한다.
리드 프레임(1)은 42 합금과 같은 금속으로 제조되는 것이 바람직하다. 반도체 소자(5)는 복수의 알루미늄 전극들을 포함하며, 각 전극은 와이어(8)를 통해 내측 리드(3)의 일부분에 전기적으로 접속된다. 와이어(8)는 알루미늄 와이어 또는 금 와이어로 되는 것이 바람직하다. 반도체 소자(5)가 고체촬상소자인 경우에, 뚜껑(9)은 평판형투명재료로 제조될 수 있다. 이 경우에, 뚜껑(9)은 유리로 제조되는 것이 바람직하다.
방열기 부재(11)는 서로 대향하는 상부면(20) 및 하부면(21)을 가진다. 그 상부면(20)과 하부면(21)은 서로 평행한 것이 바람직하다. 상부면(20)의 면적은 하부면(21)의 면적보다 넓다. 또한, 방열기 부재(11)의 상부면(20)의 면적은 반도체 소자(5)의 하부면(22)의 면적보다 작다. 따라서, 반도체 소자(5)는 그 소자(5)가 장착되어질 방열기 부재(11)의 상부면(20)의 불균일함에 의해 영향받지 않게된다. 방열기 부재(11)는 복수의 영역에서 섬(12)과 접촉될 수 있다.
제5(a)도 및 제5(b)도에 도시된 바와같이, 섬(12)의 하부면(26)은 몰드 수지로 채워진다. 따라서, 섬(12)과 몰드 수지(2) 사이의 계면에서 수분이 침투하지 않는다. 제4도에 도시된 반도체 장치의 각 부품의 배열은, 섬(12)의 하부면(26)이 몰드 수지로 덮혀지게 된다는 점에서 제1도에 도시된 반도체 장치의 배열과 다르다.
제4도에 도시된 반도체 장치는 제1도의 반도체 장치에 의해 얻어지는 것과 동일한 방열효과가 얻어질 수 있다. 또한, 제4도에 도시된 반도체 장치는 제1도에 도시된 반도체 장치와 동일한 수분 저항성을 가진다.
이하, 제4도에 도시된 반도체 장치의 제조방법을 제5(a)도 및 제5(b)도를 참조하여 설명한다.
42 합금등의 금속재료를 에칭 또는 프레싱함에 의해 리드 프레임(1)이 소정 패턴을 가지도록 형성된다. 섬(12)은 리드 프레임(1)의 일부분이다. 제4도 및 제5(a)도에 도시된 바와같이, 섬(12)은 리드 프레임(1)의 내측 리드(3) 아래에 배치된다.
방열기 부재(11)는 금속 재료로 제조될 수 있다. 방열기 부재(11)의 상부면(20)의 면적은 반도체 소자(5)의 하부면(22)의 면적보다 작다. 방열기 부재(11)의 상부면(20)에 대향하는 하부면(21)은 하나 이상의 돌출부(도시안됨)를 가질 수 있다.
방열기 부재(11)의 하부면(21)은 양호한 열전도성을 갖는 접착제에 의해 섬(12)에 접착되거나 또는 섬(12)에 용접된다.
리드 프레임(1)은 반도체 소자(5)를 내장시키기 위해 필요한 중공부(6)를 확보하도록 형성된 상부금형 및 하부금형(둘다 도시안됨) 사이에 삽입된다. 이 단계에서, 반도체 소자(5)가 장착되어질 방열기 부재(11)가 상부금형에 의해 눌려지게 되고, 섬(12)의 하부면(26)은 하부금형과 접촉하지 않게 된다. 이 결과로, 방열기 부재(11)와 섬(26)이 상부 및 하부 금형들에 의해 고정된다.
상부금형은 내측 리드(3)위의 상부부분을 성형하도록 이용되고, 하부금형은 내측 리드(3) 아래의 하부부분을 성형하도록 이용된다. 상부금형과 하부금형은 쌍을 이루고 있다.
그후, 열경화형 에폭시 수지등의 몰드 수지(2)가 상부 및 하부 금형들내로 트랜스퍼 몰드됨으로써, 방열기구를 갖는 중공 플라스틱 패키지가 성형된다. 방열기 부재(11)가 상부 금형에 의해 눌려있고 섬(12)과 리드 프레임의 소정부분들이 상부 및 하부 금형들 사이에 삽입되어 있으므로, 서로 연결되어 있는 방열기 부재(11) 및 섬(12)의 위치들이 몰드 수지로 채워지는 중에 변경되지 않는다.
몰드 수지(2)가 성형되었을때, 방열기 부재(11)의 상부면(20)은 중공부(6)를 통해 노출되며, 섬(12)의 하부면(26)은 몰드 수지로써 덮혀져 있다.
제4도에 도시된 반도체 장치의 제조 방법의 나머지 공정들은 제1도에 도시된 반도체 장치의 제조 방법에서 설명한 공정들과 동일하므로, 그에 대한 설명은 생략한다.
수지등으로 밀봉된 CPU등이 고속으로 동작될 때, 실봉 수지는 기생용량을 가진다. CPU가, 반도체 소자에서 기생용량의 발생을 방지하도록 중공플라스틱패키지내의 반도체 소자(5)로서 장착될때, CPU에 의해 발생되는 열은 대기중으로 방출될 수 있다. 반도체 소자(5)가 CPU인 경우에, 본 발명에 따른 반도체 장치는 만족스러운 방열효과를 얻을 수 있다 이 경우에, 뚜껑(9)은 투명재료로 제조될 필요가 없다.
당업자라면 본 발명의 정신과 범위를 벗어나지 않고 여러가지 개조를 용이하게 실시할 수 있을 것이다. 따라서, 첨부된 특허청구의 범위는 본 명세서에 기재된 설명에 제한되지 않고, 더 넓게 해석되어야 한다.

Claims (10)

  1. 상부면, 하부면 및 측면을 가진 반도체칩; 상부면, 하부면 및 측면을 타진 판부분과 상부면, 하부면 및 측면을 가진 몸체부분을 포함하며, 상기 몸체부분의 상부면이 상기 판부분의 하부면의 면적보다 좁은 면적으로 되어있고 상기 판부분의 하부면에 연결되어 있는 방열을 위한 제 1 방열기판; 상부면, 하부면 및 측면을 가지며, 상기 상부면이 상기 제 1 방열기 판의 몸체부분의 하부면보다 넓은 면적으로 되어있는 방열을 위한 제 2 방열기 판; 상기 반도체칩의 하부면과 측면을 둘러싸고 있는 케이스 몸체; 및 상기 반도체칩의 상부면위에 배치되어 상기 케이스 몸체와 연결되어 있는 뚜껑을 포함하며, 상기 반도체칩의 하부면이 상기 제 1 방열기 판의 판부분의 상부면과 연결되어 있고, 상기 제 1 방열기 판의 몸체부분의 하부면이 상기 제 2 방열기 판의 상부면과 연결되어 상기 제 1 방열기 판의 판부분의 하부면과 상기 제 2 방열기 판의 상부면 사이에 공간을 형성하고 있으며, 상기 케이스 몸체의 일부가 상기 제 1 방열기 판의 판부분의 하부면과 상기 제 2 방열기 판의 상부면 사이에 배치되어 그 방열기 판들 사이에 형성된 공간을 채우고 있으며, 상기 제 2 방열기 판은 리드 프레임으로 형성된 섬(island)인 반도체 장치.
  2. 제1항에 있어서, 상기 케이스 몸체는 상기 제 2 방열기 판을 둘러싸고 있는 반도체 장치.
  3. 제1항에 있어서, 상기 반도체칩의 하부면의 면적은 상기 제 1 방열기 판의 판부분의 상부면의 면적보다 넓고, 상기 제 1 방열기 판의 판부분의 상부면의 면적은 상기 제 1 방열기 판의 몸체부분의 하부면의 면적보다 넓은 반도체 장치.
  4. 제1항에 있어서, 상기 제 1 방열기 판의 판부분의 상부면은 상기 제 1 방열기 판의 몸체부분의 하부면에 대해 평행한 반도체 장치.
  5. 제1항에 있어서, 상기 제 1 방열기 판의 판부분의 상부면은 상기 제 2 방열기 판의 하부면에 대해 평행한 반도체 장치.
  6. 제1항에 있어서, 상기 반도체칩은 상기 케이스 몸체와 접촉되지 않는 반도체 장치.
  7. 제1항에 있어서, 상기 반도체칩은 고체촬상장치인 반도체 장치.
  8. 제1항에 있어서, 상기 뚜껑은 투명한 부재인 반도체 장치.
  9. 제1항에 있어서, 상기 케이스 몸체는 수지로 제조되는 반도체 장치.
  10. 제1항에 있어서, 각각이 상기 리드 프레임으로 형성된 복수의 단자들을 더 포함하는 반도체 장치.
KR1019960013381A 1995-04-26 1996-04-24 반도체 장치 KR100231934B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-102236 1995-04-26
JP7102236A JP3054576B2 (ja) 1995-04-26 1995-04-26 半導体装置

Publications (2)

Publication Number Publication Date
KR960039306A KR960039306A (ko) 1996-11-25
KR100231934B1 true KR100231934B1 (ko) 1999-12-01

Family

ID=14322009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960013381A KR100231934B1 (ko) 1995-04-26 1996-04-24 반도체 장치

Country Status (3)

Country Link
US (1) US5757075A (ko)
JP (1) JP3054576B2 (ko)
KR (1) KR100231934B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100236016B1 (ko) * 1996-12-16 1999-12-15 구자홍 적층형 반도체 패키지 및 그의 어셈블리 방법
JPH1131751A (ja) * 1997-07-10 1999-02-02 Sony Corp 中空パッケージとその製造方法
US6531334B2 (en) 1997-07-10 2003-03-11 Sony Corporation Method for fabricating hollow package with a solid-state image device
US6753922B1 (en) * 1998-10-13 2004-06-22 Intel Corporation Image sensor mounted by mass reflow
US6511825B1 (en) * 1998-10-13 2003-01-28 Onyx Pharmaceuticals, Inc. Cell signaling polypeptides and nucleic acids
US6252772B1 (en) 1999-02-10 2001-06-26 Micron Technology, Inc. Removable heat sink bumpers on a quad flat package
JP3533159B2 (ja) * 2000-08-31 2004-05-31 Ｎｅｃ化合物デバイス株式会社 半導体装置及びその製造方法
JP4571762B2 (ja) * 2001-07-13 2010-10-27 株式会社リコー サーディップ型固体撮像素子
KR100455881B1 (ko) * 2001-12-06 2004-11-06 (주)나노팩 광 반도체 소자 패키지 구조체와 그 제조방법
KR100882322B1 (ko) 2007-11-07 2009-02-17 (주)싸이럭스 방열기구가 구비된 조명장치
US8648932B2 (en) * 2009-08-13 2014-02-11 Olive Medical Corporation System, apparatus and methods for providing a single use imaging device for sterile environments
CN102823232A (zh) 2010-03-25 2012-12-12 橄榄医疗公司 提供用于医学应用的一次性使用的成像装置的系统和方法
EP2706904B1 (en) 2011-05-12 2021-01-06 DePuy Synthes Products, Inc. Improved image sensor for endoscopic use
CA2878512A1 (en) 2012-07-26 2014-01-30 Olive Medical Corporation Camera system with minimal area monolithic cmos image sensor
US10517469B2 (en) 2013-03-15 2019-12-31 DePuy Synthes Products, Inc. Image sensor synchronization without input clock and data transmission clock
EP2967286B1 (en) 2013-03-15 2021-06-23 DePuy Synthes Products, Inc. Minimize image sensor i/o and conductor counts in endoscope applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123462A (ja) * 1990-09-14 1992-04-23 Toshiba Corp 半導体実装装置
US5157588A (en) * 1991-03-30 1992-10-20 Samsung Electronics Co., Ltd. Semiconductor package and manufacture thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54128278A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Resin-sealed semiconductor device and its packaging method
JPH03104142A (ja) * 1989-09-18 1991-05-01 Matsushita Electron Corp 樹脂封止型半導体装置
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
JP2539111B2 (ja) * 1991-02-21 1996-10-02 三井石油化学工業株式会社 耐湿性の改良された半導体装置およびその製造方法
JP3080236B2 (ja) * 1990-07-21 2000-08-21 三井化学株式会社 耐湿性および放熱性の改良された半導体装置およびその製造方法
JPH04192552A (ja) * 1990-11-27 1992-07-10 Nec Corp 半導体素子用パッケージ
JPH04303946A (ja) * 1991-03-29 1992-10-27 Mitsubishi Electric Corp 半導体装置
US5367193A (en) * 1993-06-17 1994-11-22 Sun Microsystems, Inc. Low cost, thermally efficient, and surface mountable semiconductor package for a high applied power VLSI die
US5397746A (en) * 1993-11-03 1995-03-14 Intel Corporation Quad flat package heat slug composition
US5444296A (en) * 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123462A (ja) * 1990-09-14 1992-04-23 Toshiba Corp 半導体実装装置
US5157588A (en) * 1991-03-30 1992-10-20 Samsung Electronics Co., Ltd. Semiconductor package and manufacture thereof

Also Published As

Publication number Publication date
JP3054576B2 (ja) 2000-06-19
JPH08298303A (ja) 1996-11-12
KR960039306A (ko) 1996-11-25
US5757075A (en) 1998-05-26

Similar Documents

Publication Publication Date Title
KR100231934B1 (ko) 반도체 장치
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US7367120B2 (en) Method for producing a solid-state imaging device
KR100229858B1 (ko) 반도체 장치
US7719585B2 (en) Solid-state imaging device
KR19980058198A (ko) 버텀리드 반도체 패키지
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
US7531785B2 (en) Circuit device and method of manufacturing the same
KR100428271B1 (ko) 집적회로패키지와그제조방법
JP2002334975A (ja) 半導体装置の支持構造、ｃｃｄ半導体装置、その製造方法、及び、ｃｃｄ半導体装置用パッケージ
EP1473775B1 (en) Method for producing solid-state imaging device
US5038200A (en) Resin insulated type semiconductor device
US5796160A (en) Resin-sealed semiconductor device
JP2770947B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3127584B2 (ja) 樹脂製中空パッケージを用いた半導体装置
JP2518994B2 (ja) 半導体装置
JPH03209746A (ja) 半導体パッケージ
JP2000150725A (ja) 半導体装置およびその製造方法
JP4013780B2 (ja) 半導体装置の実装構造
JPH10189792A (ja) 半導体パッケージ
JP2004193294A (ja) 半導体用中空樹脂パッケージ
JP3201063B2 (ja) 半導体装置
JPH11186465A (ja) 半導体装置およびその製造方法
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee