KR19980058198A - 버텀리드 반도체 패키지 - Google Patents

버텀리드 반도체 패키지 Download PDF

Info

Publication number
KR19980058198A
KR19980058198A KR1019960077510A KR19960077510A KR19980058198A KR 19980058198 A KR19980058198 A KR 19980058198A KR 1019960077510 A KR1019960077510 A KR 1019960077510A KR 19960077510 A KR19960077510 A KR 19960077510A KR 19980058198 A KR19980058198 A KR 19980058198A
Authority
KR
South Korea
Prior art keywords
heat slug
lead
semiconductor chip
semiconductor package
heat
Prior art date
Application number
KR1019960077510A
Other languages
English (en)
Other versions
KR100214549B1 (ko
Inventor
전동석
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960077510A priority Critical patent/KR100214549B1/ko
Priority to US08/895,450 priority patent/US5933709A/en
Priority to CN97115025A priority patent/CN1104741C/zh
Priority to DE19733702A priority patent/DE19733702B4/de
Priority to JP9340911A priority patent/JP2920523B2/ja
Publication of KR19980058198A publication Critical patent/KR19980058198A/ko
Application granted granted Critical
Publication of KR100214549B1 publication Critical patent/KR100214549B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 버텀리드 반도체 패키지에 관한 것으로, 평판 형태의 제1히트 슬러그와, 상기 제1히트 슬러그의 측단에 수직으로 부착하여 형성된 제2히트 슬러그와, 상기 제1히트 슬러그의 상면에 제1접착부재를 매개로 고정부착된 반도체 칩과, 상기 반도체 칩의 상면 중앙부에 제2접착부재를 매개로 고정부착된 제3히트 슬러그와, 상기 반도체 칩의 상면 양측에 접착부재(도시되지 않음)를 매개로 고정부착된 복수의 내부리드와, 상기 각 내부리드로부터 상향 절곡(上向折曲)되어 형성된 복수의 버텀리드와, 상기 내부리드와 칩 패드(도시되지 않음)를 연결하는 전도성 도선과, 그리고 상기 제1~3히트 슬러그의 안쪽공간을 몰딩수지로 채워 상기 반도체 칩과 내부리드, 버텀리드 및 도선을 밀봉하되, 상기 버텀리드가 외부로 노출되도록 밀봉된 몰딩부를 포함하여 구성되어, 반도체 칩에서 발생하는 열이 외부로 방출되는 효율이 높아서 하이 파워 칩(high power chip)에 적합한 효과가 있다.

Description

버텀리드 반도체 패키지
도1은 종래 버텀리드 반도체 패키지의 종단면도.
도2는 본 발명 버텀리드 반도체 패키지의 종단면도.
도3은 본 발명 버텀리드 반도체 패키지의 밑면도.
도4는 도2의 ‘A’부의 상세 단면도.
도5는 본 발명 버텀리드 반도체 패키지가 인쇄회로기판(Printed Circuit Board)상에 실장된 것을 나타낸 종단면도.
도6a~6h는 본 발명 버텀리드 반도체 패키지의 제조방법을 설명하기 위한 순차적 공정 단면도.
도면의 주요부분에 대한 설명
1 : 반도체 칩 2 : 리드프레임(LEAD FRAME)
2a : 버텀리드(BOTTOM LEAD) 2b : 내부리드(INNER LEAD)
3 : 제1접착부재 3a : 제2접착부재
4 : 도선(WIRE) 5 : 몰딩부
6 : 제1히트 슬러그(HEAT SLUG) 7 : 제2히트 슬러그(HEAT SLUG)
8 : 제3히트 슬러그(HEAT SLUG) 9 : 솔더(SOLDER)
10 : 인쇄회로기판(Printed Circuit Bord :PCB)
11 : 돌출부
본 발명은 반도체 패키지에 관한 것으로, 특히 반도체 칩의 상, 하 및 측면에 열방출효율이 우수한 히트 슬러그(heat slug)를 부착하여 하이 파워 칩(HIGH POWER CHIP)에 적합하도록 패키징 된 버텀리드 반도체 패키지(Bottom Leaded Semiconductor Package)에 관한 것이다.
도1은 종래 버텀리드 반도체 패키지의 종단면도로써, 도시된 바와 같이, 인쇄회로기판(Printed Circuit Board, 도시되지 않음)에 전기적으로 연결되는 복수의 버텀리드(2a)와, 상기 각 버텀리드(2a)로부터 상향절곡(上向折曲) 되어 형성된 복수의 내부리드(2b)와, 상기 각 버텀리드(2a)의 상면(上面)에 제1접착부재(3)를 매개로 고정부착된 반도체 칩(1)과, 상기 반도체 칩(1)의 칩 패드(도시되지 않음)와 상기 내부리드(2b)를 각각 전기적으로 연결시키는 복수의 전도성 도선(4)과, 상기 반도체 칩(1)과 상기 버텀리드(2a) 및 내부리드(2b)와 상기 도선(4)을 포함하는 일정면적을 몰딩수지로 밀봉하되, 상기 버텀리드(2a)가 인쇄회로기판(도시되지 않음)과 연결되도록 노출되게 밀봉된 몰딩부(5)를 포함하여 구성된다.
상기와 같이 구성된 종래의 일반적인 버텀리드 반도체 패키지는 열 전도율이 낮은 상기 몰딩부(5)로 인해, 상기 반도체 칩(1)에서 발생하는 열이 외부로 방출되는 효율이 떨어지고, 특히 높은 열방출효율을 요구하는 하이 파워 칩에 적합하지 않은 문제점이 있었다.
본 발명 버텀리드 반도체 패키지의 목적은 상기한 바와 같은 문제점을 해결하기 위하여, 반도체 칩의 상,하 및 측면에 열방출율이 우수한 제1~3히트 슬러그를 부착하여 패키징함으로써, 열의 방출효율을 높이도록 구성된 버텀리드 반도체 패키지를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 버텀리드 반도체 패키지는, 평판 형태의 제1히트 슬러그와, 상기 제1히트 슬러그의 측단에 수직으로 부착하여 형성된 제2히트 슬러그와, 상기 제1히트 슬러그의 상면에 제1접착부재를 매개로 고정부착된 반도체 칩과, 상기 반도체 칩의 상면 중앙부에 제2 접착부재를 매개로 고정부착된 제3히트 슬러그와, 상기 반도체 칩의 상면 양측에 접착부재(도시되지 않음)를 매개로 고정부착된 복수의 내부리드와, 상기 각 내부리드로부터 상향 절곡(上向折曲)되어 형성된 복수의 버텀리드와, 상기 내부리드와 칩 패드(도시되지 않음)를 연결하는 전도성 도선과, 그리고 상기 제1~3히트 슬러그의 안쪽공간을 몰딩수지로 채워 상기 반도체 칩과 내부리드, 버텀리드 및 도선을 밀봉하되, 상기 버텀리드가 외부로 노출되도록 밀봉된 몰딩부를 포함하여 구성된다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 버텀리드 반도체 패키지에 대하여 상세히 설명하면 다음과 같다.
도2는 본 발명 버텀리드 반도체 패키지의 종단면도로써, 도시된 바와 같이, 평판 형태의 제1히트 슬러그(6)의 측단에 제2히트 슬러그(7)가 수직으로 형성되어 있다. 상기 제2히트 슬러그(7)는 제1히트 슬러그(6)에 부착되거나, 또는 일체로 형성될 수 있으며, 그 제1 및 제2히트 슬러그(6)(7)는 열전도와 기계적 강도가 우수한 금속 및 세라믹 재질등이 사용된다. 상기 제1히트 슬러그(6)의 상면에는 반도체 칩(1)이 제1 접착부재(3)를 매개로 고정부착되어 있는 바, 그 제1 접착부재(3)는 열전도효율이 좋은 물질을 사용함이 바람직하다. 상기 반도체 칩(1)의 상면 양측에는 리드프레임(2)의 내부리드(2b)가 접착부재(도시되지 않음)를 매개로 고정부착되어 있고, 그 반도체 칩(1)의 상면 중앙에는 제3히트 슬러그(8)가 제2 접착부재(3a)를 매개로 고정부착되어 있다. 상기 리드프레임(2)은 버텀리드(2a)가 내부리드(2b)로부터 상향절곡되어 형성된 구조를 가지며, 재질로는 구리합금이나 니켈합금을 사용한다. 상기 제3히트 슬러그(8)는 제1 및 제2히트 슬러그(6)(7)와 같이 열전도와 기계적 강도가 우수한 금속 및 세라믹의 재질이 사용되며, 상기 제2 접착부재(3a) 또한 열전도효율이 좋은 물질을 사용한다. 또한 상기 제3히트 슬러그(8)는 양측 에지(edge)부에 돌출부(11)를 구성하고 있다. 이를, 도4를 참조하여 상세히 설명하면, 상기 돌출부(11)는 요철 및 원형, 다각형(도시되지 않음)등으로 형성되며, 몰딩부(5)와의 접착력을 높히는 효과가 있다. 상기 내부리드(2b)와 칩 패드(도시되지 않음)는 도선(4)으로 연결되어 있으며, 상기 도선(4)은 전도성 물질을 사용하도록 한다. 상기 제1~3히트 슬러그(6)(7)(8) 안쪽공간의 일정면적을 몰딩수지로 채워 상기 반도체 칩(1)과 내부리드(2b), 버텀리드(2a) 및 도선(4)을 밀봉하되, 도3과 같이, 상기 버텀리드(2a)가 외부로 노출되도록 밀봉된 몰딩부(5)를 구성한다.
도3은 도2의 평면도로써, 도시된 바와 같이, 인쇄회로기판(도시되지 않음)에 전기적으로 연결되는 복수의 버텀리드(2a) 및 상기 버텀리드(2a)를 제외한 본 발명 버텀리드 반도체 패키지 상부의 대부분의 영역이 제3히트 슬러그(8)로 커버링(covering)된 구조를 도시하고 있다.
도5는 본 발명 버텀리드 패키지를 실제 인쇄회로기판(Printed Circuit Board)(10)상에 솔더(9)를 사용하여 실장한 구조를 보여주는 종단면도로써, 버텀리드(2a)만이 인쇄회로기판(1)상에 솔더(9)를 매개로 전기적으로 연결된 구조를 도시하고 있다.
도 6a~6h는 본 발명 버텀리드 패키지의 제조방법을 설명하기 위한 종단면도로써, 이를 상세히 설명하면 다음과 같다.
6a는 평판 형태의 제1히트 슬러그(6)의 측단에 평판 형태의 제2히트 슬러그(7)가 수직으로 부착하는 단계이다. 상기 제1 및 제2히트 슬러그(6)(7)는 일체로도 형성될 수 있고, 상기 제1 및 제2히트 슬러그(6)(7)는 열전도와 기계적 강도가 우수한 금속 및 세라믹 재질등을 사용한다.
6b는 6a의 공정 후, 상기 제1히트 슬러그(6)의 상면에 제1 접착부재(3)가 균일하게 도포하는 단계로써, 상기 제2 접착부재(3)는 열전도효율이 좋은 물질이다.
6c는 6b의 공정 후, 반도체 칩(1)이 상기 제1 접착부재(3)를 매개로 제1히트 슬러그(6)의 상면 고정부착하는 단계이다.
6d는 6c의 공정 후, 상기 반도체 칩(1)의 상면 양측에 접착부재(도시되지 않음)를 매개로 리드프레임(2)의 내부리드(2b)를 고정부착하는 단계로써, 상기 리드프레임(2)은 내부리드(2b)로부터 상향절곡되어 형성된 버텀리드를 가진 구조를 보여준다.
6e는 6d의 공정 후, 상기 내부 리드(2b)와 반도체 칩(1)의 칩 패드(도시되지 않음)사이를 도선(4)으로 연결하는 단계로써, 상기 도선(4)은 전도성 물질로 전기적인 연결에 사용한다.
6f는 6e의 공정 후, 상기 반도체 칩(1)의 상면 중앙에 제2 접착부재(3a) 균일하게 도포하는 단계로써, 상기 제1 접착부재(3a)는 열전도효율이 좋은 물질을 사용한다.
6g는 6f의 공정 후, 제3 히트 슬러그(8)가 상기 제2 접착부재(3a)를 매개로 상기 반도체 칩(1)의 상면 중앙에 고정부착하는 단계로써, 상기 제3히트 슬러그(8)은 열전도와 기계적 강도가 우수한 금속 및 세라믹 재질등을 사용한다.
6h는 6g의 공정 후, 상기 버텀리드(2a)가 외부로 노출되도록 상기 제1~3히트 슬러그(6)(7)(8)의 안쪽공간을 몰딩수지로 채워 상기 반도체 칩(1)과 내부리드(2b), 버텀리드(2a) 및 도선(4)을 밀봉하여 몰딩부(5)를 형성하는 단계이다.
이상의 상세한 설명과 같이, 본 발명에 따른 버텀리드 패키지는, 반도체 칩(1)에서 발생하는 열을, 상기 반도체 칩(1)의 상, 하 및 측면에 고정부착된 열전도율이 우수한 제1, 제2, 그리고 제3히트 슬러그(6,7,8)를 통해 방출시킴으로써, 특히 높은 열방출효율을 필요로하는 하이 파워 칩에 적합한 효과가 있고, 또한 상기 제3히트 슬러그(8)의 돌출부(11)를 요철 및 원형, 다각형등으로 형성함으로써, 몰딩부(5)와의 접착력을 높이는 효과가 있다.

Claims (6)

  1. 평판 형태의 제1히트 슬러그(6)와, 상기 제1히트 슬러그(6)의 측단에 수직하여 일체형으로 형성된 제2히트 슬러그(7)와, 상기 제1히트 슬러그(6)의 상면에 제1접착부재(3)를 매개로 고정부착된 반도체 칩(1)과, 상기 반도체 칩(1)의 상면 중앙부에 제2접착부재(3a)를 매개로 고정부착된 제3히트 슬러그(8)와, 상기 반도체 칩(1)의 상면 양측에 접착부재(도시되지 않음)를 매개로 고정부착된 복수의 내부리드(2b)와, 상기 각 내부리드(2b)로부터 상향 절곡(上向折曲)되어 형성된 복수의 버텀리드(2a)와, 상기 내부리드(2b)와 칩 패드(도시되지 않음)를 연결하는 전도성 도선(4)과, 그리고 상기 제1~3히트 슬러그(6)(7)(8)의 안쪽공간을 몰딩수지로 채워 상기 반도체 칩(1)가 내부리드(2b), 버텀리드(2a) 및 도선(4)을 밀봉하되, 상기 버텀리드가 외부로 노출되도록 밀봉된 몰딩부(5)를 포함하여 구성된 버텀리드 반도체 패키지.
  2. 제1항에 있어서, 상기 제2히트 슬러그(7)는 제1히트 슬러그(6)에 부착되어 형성된 것을 특징으로 하는 버텀리드 반도체 패키지.
  3. 제1항에 있어서, 상기 제1~3히트 슬러그(6)(7)(8)는 열전도효율이 높은 비전도성의 금속 및 세라믹 재질로 구성된 것을 특징으로 하는 버텀리드 반도체 패키지. 비전도성의 금속 및 세라믹 재질로 구성된 것을 특징으로 하는 버텀리드 반도체 패키지.
  4. 제1항에 있어서, 상기 내부리드(2b) 및 버텀리드(2a)의 재질로는 니켈 또는 구리 합금이 사용된 것을 특징으로 하는 버텀리드 반도체 패키지.
  5. 제1항에 있어서, 제3히트 슬러그(8)의 양측 에지(edge)부에 돌출부(11)가 구성된 것을 특징으로 하는 버텀리드 반도체 패키지.
  6. 제5항에 있어서, 상기 돌출부(11)는 원형, 요철 및 다각형중에 어느 한 형태로 구성된 것을 특징으로 하는 버텀리드 반도체 패키지.
KR1019960077510A 1996-12-30 1996-12-30 버텀리드 반도체 패키지 KR100214549B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960077510A KR100214549B1 (ko) 1996-12-30 1996-12-30 버텀리드 반도체 패키지
US08/895,450 US5933709A (en) 1996-12-30 1997-07-16 Semiconductor package and method for fabricating same
CN97115025A CN1104741C (zh) 1996-12-30 1997-07-22 半导体封装及其制造方法
DE19733702A DE19733702B4 (de) 1996-12-30 1997-08-04 Halbleitergehäuse und Verfahren zur Herstellung eines Halbleitergehäuses
JP9340911A JP2920523B2 (ja) 1996-12-30 1997-12-11 ボトムリード半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960077510A KR100214549B1 (ko) 1996-12-30 1996-12-30 버텀리드 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19980058198A true KR19980058198A (ko) 1998-09-25
KR100214549B1 KR100214549B1 (ko) 1999-08-02

Family

ID=19492548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960077510A KR100214549B1 (ko) 1996-12-30 1996-12-30 버텀리드 반도체 패키지

Country Status (5)

Country Link
US (1) US5933709A (ko)
JP (1) JP2920523B2 (ko)
KR (1) KR100214549B1 (ko)
CN (1) CN1104741C (ko)
DE (1) DE19733702B4 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3837215B2 (ja) * 1997-10-09 2006-10-25 三菱電機株式会社 個別半導体装置およびその製造方法
JPH11214638A (ja) 1998-01-29 1999-08-06 Mitsubishi Electric Corp 半導体記憶装置
US6190945B1 (en) * 1998-05-21 2001-02-20 Micron Technology, Inc. Integrated heat sink
KR100266693B1 (ko) * 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
KR100565962B1 (ko) * 2000-01-06 2006-03-30 삼성전자주식회사 플립 칩 기술을 이용한 피지에이 패키지
CN1184684C (zh) * 2000-10-05 2005-01-12 三洋电机株式会社 半导体装置和半导体模块
JP4003860B2 (ja) * 2000-11-02 2007-11-07 富士通株式会社 マイクロアクチュエータ及びその製造方法
JP2003014819A (ja) * 2001-07-03 2003-01-15 Matsushita Electric Ind Co Ltd 半導体配線基板，半導体デバイス，半導体デバイスのテスト方法及びその実装方法
US6633005B2 (en) 2001-10-22 2003-10-14 Micro Mobio Corporation Multilayer RF amplifier module
DE10201781B4 (de) * 2002-01-17 2007-06-06 Infineon Technologies Ag Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
US6737298B2 (en) * 2002-01-23 2004-05-18 St Assembly Test Services Ltd Heat spreader anchoring & grounding method & thermally enhanced PBGA package using the same
US6858932B2 (en) * 2002-02-07 2005-02-22 Freescale Semiconductor, Inc. Packaged semiconductor device and method of formation
AU2003225228A1 (en) 2002-05-03 2003-11-17 Donnelly Corporation Object detection system for vehicle
TW563232B (en) * 2002-08-23 2003-11-21 Via Tech Inc Chip scale package and method of fabricating the same
KR20050016087A (ko) * 2003-08-06 2005-02-21 로무 가부시키가이샤 반도체장치
SE529673C2 (sv) * 2004-09-20 2007-10-16 Danaher Motion Stockholm Ab Kretsarrangemang för kylning av ytmonterade halvledare
US20060060980A1 (en) * 2004-09-22 2006-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Ic package having ground ic chip and method of manufacturing same
DE102006000724A1 (de) * 2006-01-03 2007-07-12 Infineon Technologies Ag Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
KR100700936B1 (ko) * 2006-01-25 2007-03-28 삼성전자주식회사 냉각 장치 및 이를 갖는 메모리 모듈
KR100947454B1 (ko) * 2006-12-19 2010-03-11 서울반도체 주식회사 다단 구조의 열전달 슬러그 및 이를 채용한 발광 다이오드패키지
US7800208B2 (en) 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
JP4995764B2 (ja) * 2008-04-25 2012-08-08 力成科技股▲分▼有限公司 リード支持型半導体パッケージ
JP2012175070A (ja) * 2011-02-24 2012-09-10 Panasonic Corp 半導体パッケージ
TWI508238B (zh) * 2012-12-17 2015-11-11 Princo Corp 晶片散熱系統
CN103794575A (zh) * 2014-01-24 2014-05-14 清华大学 一种封装结构及封装方法
CN109411425A (zh) * 2018-11-14 2019-03-01 深圳市瓦智能科技有限公司 半导体元件
CN111385917B (zh) * 2018-12-29 2022-07-15 中微半导体设备(上海)股份有限公司 一种用于组装esc的多平面多路可调节温度的加热器
KR20210017271A (ko) 2019-08-07 2021-02-17 삼성전기주식회사 반도체 패키지

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02306639A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 半導体装置の樹脂封入方法
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
JPH04192552A (ja) * 1990-11-27 1992-07-10 Nec Corp 半導体素子用パッケージ
US5293301A (en) * 1990-11-30 1994-03-08 Shinko Electric Industries Co., Ltd. Semiconductor device and lead frame used therein
US5552636A (en) * 1993-06-01 1996-09-03 Motorola, Inc. Discrete transitor assembly
JP2974552B2 (ja) * 1993-06-14 1999-11-10 株式会社東芝 半導体装置
US5362679A (en) * 1993-07-26 1994-11-08 Vlsi Packaging Corporation Plastic package with solder grid array
DE69330249T2 (de) * 1993-10-29 2001-12-06 St Microelectronics Srl Leistungsverpackung mit hoher Zuverlässigkeit für eine elektronische Halbleiterschaltung
JP3073644B2 (ja) * 1993-12-28 2000-08-07 株式会社東芝 半導体装置
CA2140311A1 (en) * 1994-01-14 1995-07-15 Joseph P. Mennucci Multilayer laminate product and process
JPH0846098A (ja) * 1994-07-22 1996-02-16 Internatl Business Mach Corp <Ibm> 直接的熱伝導路を形成する装置および方法
WO1996027903A1 (en) * 1995-03-06 1996-09-12 National Semiconductor Corporation Heat sink for integrated circuit packages
US5805427A (en) * 1996-02-14 1998-09-08 Olin Corporation Ball grid array electronic package standoff design

Also Published As

Publication number Publication date
DE19733702A1 (de) 1998-07-02
CN1104741C (zh) 2003-04-02
CN1187037A (zh) 1998-07-08
DE19733702B4 (de) 2006-02-23
JP2920523B2 (ja) 1999-07-19
KR100214549B1 (ko) 1999-08-02
US5933709A (en) 1999-08-03
JPH10200021A (ja) 1998-07-31

Similar Documents

Publication Publication Date Title
KR100214549B1 (ko) 버텀리드 반도체 패키지
US6411507B1 (en) Removing heat from integrated circuit devices mounted on a support structure
US5227663A (en) Integral dam and heat sink for semiconductor device assembly
US5311060A (en) Heat sink for semiconductor device assembly
EP1524690B1 (en) Semiconductor package with heat spreader
US5065281A (en) Molded integrated circuit package incorporating heat sink
US7122401B2 (en) Area array type semiconductor package fabrication method
JP2547449B2 (ja) 合成樹脂被覆ピングリッドアレイパワーパッケイジ
US6566164B1 (en) Exposed copper strap in a semiconductor package
US8022512B2 (en) No lead package with heat spreader
EP0488783A2 (en) Lead frame for semiconductor device comprising a heat sink
US20080054438A1 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US5598321A (en) Ball grid array with heat sink
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
US7397120B2 (en) Semiconductor package structure for vertical mount and method
US20040217451A1 (en) Semiconductor packaging structure
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JP3169578B2 (ja) 電子部品用基板
KR930017154A (ko) 반도체 패키지
JPH03280453A (ja) 半導体装置及びその製造方法
JPH06302722A (ja) 放熱部材及びこの放熱部材を用いた半導体パッケージ
KR102603439B1 (ko) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
JPS61242053A (ja) 半導体装置
JP2504262Y2 (ja) 半導体モジュ―ル
JPH09129813A (ja) リードフレームおよびこれを用いた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee