JPS61242053A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61242053A JPS61242053A JP60084828A JP8482885A JPS61242053A JP S61242053 A JPS61242053 A JP S61242053A JP 60084828 A JP60084828 A JP 60084828A JP 8482885 A JP8482885 A JP 8482885A JP S61242053 A JPS61242053 A JP S61242053A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- external lead
- semiconductor device
- metal substrate
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体装置のパッケージに関し、特に支持基板
にサーフエースマウントできる外部リードを有する半導
体装置の改良に関する。
にサーフエースマウントできる外部リードを有する半導
体装置の改良に関する。
（ロ）従来の技術
従来の集積モジュールは第３図および第４図に示す如く
２層または複数層の支持プリント配線板翰と、チップ（
財）と、放熱効果をよくするための放熱装置＠から構成
されている。
２層または複数層の支持プリント配線板翰と、チップ（
財）と、放熱効果をよくするための放熱装置＠から構成
されている。
支持プリント配線板■は、従来使用される塊状のパッケ
ージと異り、中央部に開口部３υを備え、この中に放熱
装置（社）が支持板（イ）と正しく接合する段部（ハ）
でもって嵌められている、種々の幾何学的な形状にする
ことが可能な開口部Ｃυおよび段部（ハ）を適切に選択
することによって支持板翰と放熱装置（社）とを機械的
忙確実に接合させることができる。
ージと異り、中央部に開口部３υを備え、この中に放熱
装置（社）が支持板（イ）と正しく接合する段部（ハ）
でもって嵌められている、種々の幾何学的な形状にする
ことが可能な開口部Ｃυおよび段部（ハ）を適切に選択
することによって支持板翰と放熱装置（社）とを機械的
忙確実に接合させることができる。
チップ（財）はできるだけ小さな熱抵抗にする為、例え
ば熱伝導性接着材、ペースト又はろうのような熱良導媒
体によって放熱装置＠の段部のに直接固定される。論理
ユニット（財）は、例えばワイヤボンディング又は！イ
クロパツクなどのような公知のボンディング技術によっ
て支持板翰と合理的かつ確実に接合される。
ば熱伝導性接着材、ペースト又はろうのような熱良導媒
体によって放熱装置＠の段部のに直接固定される。論理
ユニット（財）は、例えばワイヤボンディング又は！イ
クロパツクなどのような公知のボンディング技術によっ
て支持板翰と合理的かつ確実に接合される。
プリント配線板（イ）の貫通接触（ハ）は１列又は複数
列のピンの列で任意り網目状に接着することができる。
列のピンの列で任意り網目状に接着することができる。
４つの隅にある夫々のピンはプリント配線板翰の間隔を
規定する突起を備えている。
規定する突起を備えている。
プリント配線板（イ）の上にはほこり除けおよび輸送保
護用としてキャップ（ハ）が接続する集積モジュール上
に絶縁して固定されている。
護用としてキャップ（ハ）が接続する集積モジュール上
に絶縁して固定されている。
例えば合成樹脂、セラミックなどのような熱伝導性の小
さい従来から公知の材料と異り、放熱装置＠は、例えば
アルミニウムのような高い熱伝導性を備えた材料から経
済的に製造することができる。
さい従来から公知の材料と異り、放熱装置＠は、例えば
アルミニウムのような高い熱伝導性を備えた材料から経
済的に製造することができる。
上述した技術は特開昭５７−１６６０５６号公報に記載
されている。
されている。
（ハ）発明が解決しようとする問題点
上述した従来の半導体装置は、放熱作用性なう為に放熱
装置例えばフィン、リブ、ピンなどのような放熱構成要
素を別の工程で取付け、放熱を行なわなければならなか
った。又配線板、チップ、キャップ、放熱装置とそれぞ
れ別の工程で形成し一体化していたので作業工程が複雑
であった。更にピンがプリント配線板より突出している
ので折曲る可能性があり且つプリント配線板にピンな差
し込む取付は穴を設けなければならなかった。
装置例えばフィン、リブ、ピンなどのような放熱構成要
素を別の工程で取付け、放熱を行なわなければならなか
った。又配線板、チップ、キャップ、放熱装置とそれぞ
れ別の工程で形成し一体化していたので作業工程が複雑
であった。更にピンがプリント配線板より突出している
ので折曲る可能性があり且つプリント配線板にピンな差
し込む取付は穴を設けなければならなかった。
に）問題点を解決するための手段
本発明は上述した点に鑑みてなされたものであり、第２
図に示す如く、熱伝導性良好な金属基板（２）の裏面に
導電路（９）および外部引き出し電極（５）を形成し、
前記導電路（９）上に発熱を伴う半導体素子（３）を固
着する。金属基板（２）の裏面を覆う蓋体（４）の導出
穴ａのから突出しない外部リード（６）の端部と基板（
２）の外部引き出し電極（５）とを接続する様に基板（
２）と蓋体（４）とを一体化する。導出穴αのから突出
する外部リード（６）はＪ型状になるように形成し、第
１図に示す如くサーフエスマウンテ／で支持基板（７）
に固着するものである。
図に示す如く、熱伝導性良好な金属基板（２）の裏面に
導電路（９）および外部引き出し電極（５）を形成し、
前記導電路（９）上に発熱を伴う半導体素子（３）を固
着する。金属基板（２）の裏面を覆う蓋体（４）の導出
穴ａのから突出しない外部リード（６）の端部と基板（
２）の外部引き出し電極（５）とを接続する様に基板（
２）と蓋体（４）とを一体化する。導出穴αのから突出
する外部リード（６）はＪ型状になるように形成し、第
１図に示す如くサーフエスマウンテ／で支持基板（７）
に固着するものである。
（ホ）作用
本発明に依れば半導体素子が金属基板に直接実装できる
ので放熱作用が良くなり、又外部リードなＪ型に折曲げ
ることに依り支持基板との固着が容易に行なえ且つ支持
基板に取付は穴が不要になる。
ので放熱作用が良くなり、又外部リードなＪ型に折曲げ
ることに依り支持基板との固着が容易に行なえ且つ支持
基板に取付は穴が不要になる。
（へ）実施例
本発明に依る半導体装置（１）は第１図および第２図に
示す如（、金属基板（２）の裏面に設けた発熱を伴う半
導体素子（３）と、金属基板（２）の裏面を覆う蓋体（
４）と、金属基板（２）の裏面の周辺に設汁た外部引き
出し電極（５）と、外部引き出し電極（５）Ｋその一端
を接続し基板（２）と垂直方向にＪＬＩＫ曲折し且つ蓋
体（４）から突出する外部リード（６）とを備え、金属
基板（２）の表面を上側に露出して支持基板（７）Ｋ外
部リード（６）を固着し構成するものである。
示す如（、金属基板（２）の裏面に設けた発熱を伴う半
導体素子（３）と、金属基板（２）の裏面を覆う蓋体（
４）と、金属基板（２）の裏面の周辺に設汁た外部引き
出し電極（５）と、外部引き出し電極（５）Ｋその一端
を接続し基板（２）と垂直方向にＪＬＩＫ曲折し且つ蓋
体（４）から突出する外部リード（６）とを備え、金属
基板（２）の表面を上側に露出して支持基板（７）Ｋ外
部リード（６）を固着し構成するものである。
金属基板（２）はアルミニウム等が用いられ、その表面
は陽極酸化によって絶縁層（８）が形成され、その表面
に銅箔を貼着し、モして鋼箔を所定のパターンにエツチ
ングし固着パッドおよび導電路（９）を形成する。導電
路（９）は金属基板（２）の夫々の各周辺まで延在され
、その端部には外部引き出し電極（５）が形成される。
は陽極酸化によって絶縁層（８）が形成され、その表面
に銅箔を貼着し、モして鋼箔を所定のパターンにエツチ
ングし固着パッドおよび導電路（９）を形成する。導電
路（９）は金属基板（２）の夫々の各周辺まで延在され
、その端部には外部引き出し電極（５）が形成される。
外部引き出し電極（５）部分は、すずまたは金メッキ等
の処理を行なうつ更に金属基板（２）の４隅には第１図
に示す如く取付は穴α〔が設けられる。
の処理を行なうつ更に金属基板（２）の４隅には第１図
に示す如く取付は穴α〔が設けられる。
半導体素子（３）はスタティックＲＡＭまたはダイナミ
ックＲＡＭ等のＶＬＳＩチップが用いられ、前記固着パ
ッド上に固着し隣接する導電路（９）にボンディング等
で接続される。半導体素子（３）は金属基板（２）に直
接実装することＫより放熱性が優れ基板当り８〜１０個
のメモリチップが高密度に実装ができる。蓋体（４）は
半導体素子（３）を密封する様な壁体部αυと、外部リ
ード（６）を外に出す導出穴ａりと取付は穴、突出部α
騰および底面（１４から構成し、合成樹脂等の絶縁物で
形成される。
ックＲＡＭ等のＶＬＳＩチップが用いられ、前記固着パ
ッド上に固着し隣接する導電路（９）にボンディング等
で接続される。半導体素子（３）は金属基板（２）に直
接実装することＫより放熱性が優れ基板当り８〜１０個
のメモリチップが高密度に実装ができる。蓋体（４）は
半導体素子（３）を密封する様な壁体部αυと、外部リ
ード（６）を外に出す導出穴ａりと取付は穴、突出部α
騰および底面（１４から構成し、合成樹脂等の絶縁物で
形成される。
外部リード（６）は蓋体（４）の導出穴（１のにあらか
じめ設け、蓋体（４）の内側の端部は弧状に形成する。
じめ設け、蓋体（４）の内側の端部は弧状に形成する。
弧状に形成することＫよりスプリング作用が起こるよう
になり、基板（２）と蓋体（４）の両者の取付は穴αｅ
をビス等で一体化を行なうのでろう材を用いないで圧接
接続が行なえる。導出穴αりから蓋体（４）の外側に突
出している外部リード（６）は基板（２）と垂直方向に
蓋体（４）の側面に沿って延在され突出部α謙を丸め込
む様にＪ型に形成され、その突出部０は蓋体（４）の底
部（１４）より突出するものである。
になり、基板（２）と蓋体（４）の両者の取付は穴αｅ
をビス等で一体化を行なうのでろう材を用いないで圧接
接続が行なえる。導出穴αりから蓋体（４）の外側に突
出している外部リード（６）は基板（２）と垂直方向に
蓋体（４）の側面に沿って延在され突出部α謙を丸め込
む様にＪ型に形成され、その突出部０は蓋体（４）の底
部（１４）より突出するものである。
基板（２）と蓋体（４）を一体化する場合は蓋体（４）
の壁体部αυの上面に接着シー）６５１を貼り、４隅に
設けた取付は穴（１Ｇによってビス止めまたはカシメ等
の手段で一体化するものである。接着シートα９を貼る
ことＫより半導体素子（３）は完全に密封した状態にす
ることができる。
の壁体部αυの上面に接着シー）６５１を貼り、４隅に
設けた取付は穴（１Ｇによってビス止めまたはカシメ等
の手段で一体化するものである。接着シートα９を貼る
ことＫより半導体素子（３）は完全に密封した状態にす
ることができる。
斯る本発明による半導体装置を支持基板（７）に固着す
る場合は第１図に示す如く、支持基板（力上の電極αＱ
に付着したハンダクリームαη上に半導体装置（１）の
外部リード（６）を仮接着してハンダを溶かし固着する
サーフエースマウント方式で固着できる。
る場合は第１図に示す如く、支持基板（力上の電極αＱ
に付着したハンダクリームαη上に半導体装置（１）の
外部リード（６）を仮接着してハンダを溶かし固着する
サーフエースマウント方式で固着できる。
この様に半導体装置（１）の外部リード（６）をＪ型に
曲折することにより支持基板（力へ実装密度の高い実装
が出来る。又外部リード（６）と外部引き出し電極（５
）との接続にろう材を用いないので作業工程数を減少す
ることができる。
曲折することにより支持基板（力へ実装密度の高い実装
が出来る。又外部リード（６）と外部引き出し電極（５
）との接続にろう材を用いないので作業工程数を減少す
ることができる。
（ト）発明の効果
以上に詳述した如く本発明に依れば、金属基板に直接半
導体素子を固着することＫより、放熱が良好になり放熱
装置を用いることなく放熱を行なうことができる。この
結果部品数を低減でき半導体装置の構蓬が簡単化される
。
導体素子を固着することＫより、放熱が良好になり放熱
装置を用いることなく放熱を行なうことができる。この
結果部品数を低減でき半導体装置の構蓬が簡単化される
。
また金属板の裏面に半導体素子を固着するのでシールド
効果がよくなる。
効果がよくなる。
更に金属基板を使用しているので複数の半導体素子が容
易に同一金属基板上に固着でき、放熱性は金属基板の面
積を選択することで対応できる。
易に同一金属基板上に固着でき、放熱性は金属基板の面
積を選択することで対応できる。
更に金属基板の表面に放熱装置またはファンを追加して
放熱作用を容易に向上できることが可能である。またフ
ァンによる強制冷却にもすぐに対応可能である。
放熱作用を容易に向上できることが可能である。またフ
ァンによる強制冷却にもすぐに対応可能である。
更に外部リードなＪ型に形成することによりサーフエー
スマウントが可能であり、組立てが容易となる。
スマウントが可能であり、組立てが容易となる。
更に本発明の半導体装置は通常の混成ＩＣの製造方法を
そのまま適用することができるので、混成ＩＣの量産技
術をそのまま適用できる利点を有する。
そのまま適用することができるので、混成ＩＣの量産技
術をそのまま適用できる利点を有する。
最後に本発明の半導体装置は金属基板と蓋体との組合せ
により、半導体素子の密封が容易に行なえるものであり
信頼性も向上するものである。
により、半導体素子の密封が容易に行なえるものであり
信頼性も向上するものである。
【図面の簡単な説明】
第１図は本発明による実施例を示す斜視図、第２図は本
実施例の断面図、第３図は従来例を示す平面図、第４図
は従来例を示す断面図である。 （１）・・・半導体装置、 （２）・・・金属基板、（
３）・・・半導体素子、 （４）・・・蓋体、（５）・
・・外部引き出し電極、 （６）・・・外部リード、（
力・・・支持基板、 （８）・・・絶縁層（９）・・・
導電路、 αＣ・・・取付は穴、αυ・・・壁体部、
ａｚ・・・導出穴、α謙・・・突出部、 α荀・・・底
部、ａ５・・・接着シート、 （ＬＥＥＩ・・・電極、
αη・・・ハンダクリーム。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 靜 夫 第２図 第３図
実施例の断面図、第３図は従来例を示す平面図、第４図
は従来例を示す断面図である。 （１）・・・半導体装置、 （２）・・・金属基板、（
３）・・・半導体素子、 （４）・・・蓋体、（５）・
・・外部引き出し電極、 （６）・・・外部リード、（
力・・・支持基板、 （８）・・・絶縁層（９）・・・
導電路、 αＣ・・・取付は穴、αυ・・・壁体部、
ａｚ・・・導出穴、α謙・・・突出部、 α荀・・・底
部、ａ５・・・接着シート、 （ＬＥＥＩ・・・電極、
αη・・・ハンダクリーム。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 靜 夫 第２図 第３図
Claims (1)
- １、金属基板と、該金属基板裏面の絶縁薄膜上に設けた
発熱を伴う半導体素子と、少なくとも該半導体素子を覆
う蓋体とを具備した半導体装置に於いて、前記金属基板
裏面の周辺に設けた外部引き出し電極と、該外部引き出
し電極にその一端を接続され前記基板の垂直方向にＪ型
に曲折し且つ前記蓋体から突出されてる外部リードとを
備え、前記金属基板の表面を上側に露出して支持基板に
前記外部リードで固着されることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60084828A JP2547538B2 (ja) | 1985-04-19 | 1985-04-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60084828A JP2547538B2 (ja) | 1985-04-19 | 1985-04-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61242053A true JPS61242053A (ja) | 1986-10-28 |
| JP2547538B2 JP2547538B2 (ja) | 1996-10-23 |
Family
ID=13841627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60084828A Expired - Lifetime JP2547538B2 (ja) | 1985-04-19 | 1985-04-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2547538B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0264780A2 (en) * | 1986-10-15 | 1988-04-27 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device capable of being inserted into socket |
| JPH01170964U (ja) * | 1988-05-20 | 1989-12-04 | ||
| JP2001308573A (ja) * | 2000-04-24 | 2001-11-02 | Kitagawa Ind Co Ltd | 電子部品の被覆ケース及び電子部品の被覆方法 |
| EP2797111A1 (en) * | 2013-04-24 | 2014-10-29 | Nxp B.V. | Electrical component packaging |
-
1985
- 1985-04-19 JP JP60084828A patent/JP2547538B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0264780A2 (en) * | 1986-10-15 | 1988-04-27 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device capable of being inserted into socket |
| JPH01170964U (ja) * | 1988-05-20 | 1989-12-04 | ||
| JPH0624136Y2 (ja) * | 1988-05-20 | 1994-06-22 | 松下電器産業株式会社 | 接続端子 |
| JP2001308573A (ja) * | 2000-04-24 | 2001-11-02 | Kitagawa Ind Co Ltd | 電子部品の被覆ケース及び電子部品の被覆方法 |
| EP2797111A1 (en) * | 2013-04-24 | 2014-10-29 | Nxp B.V. | Electrical component packaging |
| CN104124214A (zh) * | 2013-04-24 | 2014-10-29 | Nxp股份有限公司 | 电气组件封装 |
| US9307665B2 (en) | 2013-04-24 | 2016-04-05 | Samba Holdco Netherlands B.V. | Electrical component packaging |
| CN104124214B (zh) * | 2013-04-24 | 2017-10-10 | 安普林荷兰有限公司 | 电气组件封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2547538B2 (ja) | 1996-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100214549B1 (ko) | 버텀리드 반도체 패키지 | |
| EP0594395B1 (en) | Semiconductor power module | |
| US5777386A (en) | Semiconductor device and mount structure thereof | |
| US6411507B1 (en) | Removing heat from integrated circuit devices mounted on a support structure | |
| EP0488783A2 (en) | Lead frame for semiconductor device comprising a heat sink | |
| US6559537B1 (en) | Ball grid array packages with thermally conductive containers | |
| US3469017A (en) | Encapsulated semiconductor device having internal shielding | |
| US5956232A (en) | Chip support arrangement and chip support for the manufacture of a chip casing | |
| US20040217451A1 (en) | Semiconductor packaging structure | |
| JP3169578B2 (ja) | 電子部品用基板 | |
| JPS61242053A (ja) | 半導体装置 | |
| JPH0278255A (ja) | 樹脂封止型半導体装置 | |
| JP2850462B2 (ja) | 半導体装置及びその製造方法 | |
| KR0145641B1 (ko) | 반도체 집적 회로 장치 | |
| JP2542806B2 (ja) | 半導体装置 | |
| JP2557621B2 (ja) | 半導体装置 | |
| JP2547539B2 (ja) | 半導体装置 | |
| JP2625236B2 (ja) | 半導体パッケージの放熱構造 | |
| JP3959839B2 (ja) | 半導体装置の製造方法 | |
| JP2553665B2 (ja) | 半導体装置 | |
| JPH0897329A (ja) | 電子部品搭載装置 | |
| KR100216063B1 (ko) | 메탈 볼 그리드 어레이 패키지 | |
| JP2721748B2 (ja) | Ｉｃ用メタルパッケージ | |
| JP2947468B2 (ja) | 複合電子回路装置 | |
| JPH04350959A (ja) | 半導体装置およびその実装体 |