JP2557621B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2557621B2
JP2557621B2 JP10207285A JP10207285A JP2557621B2 JP 2557621 B2 JP2557621 B2 JP 2557621B2 JP 10207285 A JP10207285 A JP 10207285A JP 10207285 A JP10207285 A JP 10207285A JP 2557621 B2 JP2557621 B2 JP 2557621B2
Authority
JP
Japan
Prior art keywords
external lead
substrate
metal substrate
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10207285A
Other languages
English (en)
Other versions
JPS61280644A (ja
Inventor
武久 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP10207285A priority Critical patent/JP2557621B2/ja
Publication of JPS61280644A publication Critical patent/JPS61280644A/ja
Application granted granted Critical
Publication of JP2557621B2 publication Critical patent/JP2557621B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は半導体装置のパッケージに関し、特に支持基
板にサーフェースマウントできる外部リードを有する半
導体装置の改良に関する。
(ロ) 従来の技術 従来の集積モジュールは第3図、第4図に示す如く、
2層又は複数層の支持プリント配線板(30)と、チップ
(34)と、放熱効果をよくする為の放射装置(32)から
構成されている。
支持プリント配線板(30)は従来使用される塊状のパ
ッケージと異り、中央部に開口部(31)を備えこの中に
放熱装置(32)が支持板(30)と正しく接合する段部
(33)でもって嵌められる。種々の幾何学的な形状にす
ることが可能な開口部(31)および段部(33)を適切に
選択することによって支持板(30)と放熱装置(32)と
を機械的に確実に接合させることができる。
チップ(34)はできるだけ小さな熱抵抗にする為、例
えば熱伝導性接着材、ペースト又はろうのような熱良導
媒体によって放熱装置(32)の段部(33)に直接固定さ
れる。論理ユニット(34)は例えばワイヤーボンディン
グ又はマイクロパックなどの様な公知のボンディング技
術によって支持基板(30)と合理的且確実に接合され
る。
プリント配線板(30)に貫通接触(36)は1列又は複
数列のピンの列で任意の網目状に接着することができ
る。4つの隅にあるピンはプリント配線板(30)の間隔
を規定する突起を備えている。
プリント配線板(30)の上には、ほこり除けおよび輸
送保護用としてキャップ(35)が接続する集積モジュー
ル上に絶縁して固定される。
例えば合成樹脂、セラミックなどの様な熱伝導性の小
さい従来から公知の材料と異なり、放熱装置(32)は例
えばアルミニウムのような高い熱伝導性を備えた材料か
ら経済的に製造することができる。
上述した技術は特開昭57−166056号公報に記載されて
いる。
(ハ) 発明が解決しようとする問題点 上述した従来の半導体装置は放熱作用を行なう為に放
熱装置例えばフィン、リブ、ピンなどのような放熱構成
要素を別の工程で取付け放熱を行なわなければならなか
った。又配線板、チップ、キャップ、放熱装置とそれぞ
れ別の工程で形成し一体化していたので作業工程が複雑
であった。更にピンがプリント配線板より突出している
ので折曲がる可能性があり且つプリント配線板にピンを
差し込む取付け穴を設けなければならなかった。
(ニ) 問題点を解決するための手段 本発明は上述した点に鑑みてなされたものであり、第
1図および第2図に示す如く、金属基板(2)裏面に絶
縁フィルム(3)および銅箔を貼着し、銅箔をエッチン
グし形成した導電路(4)上に発熱を伴う半導体素子
(5)を固着し、金属基板(2)裏面に設けた外部引き
出し電極(7)の周辺に設けた枠体(8)から導出する
外部リード(9)をJ型に形成し、外部引き出し電極
(7)と外部リード(9)とを接続する圧接部材(10)
とで形成した半導体装置(1)を支持基板(11)にサー
フェースマウントするものである。
(ホ) 作用 本発明に依れば半導体素子が金属基板に直接実装でき
るので放熱作用が良くなり、また外部リードJ型に折曲
げることにより依り支持基板との固着が容易に行なえ且
つ支持基板に取付け穴が不要になる。
(ヘ) 実施例 本発明に依る半導体装置(1)は第1図および第2図
に示す如く、金属基板(2)裏面に貼着した絶縁フィル
ム(3)と、その絶縁フィルム(3)上に設けた所望の
導電路(4)と、その導電路(4)上に設けた発熱を伴
う半導体素子(5)と、半導体素子(5)を覆う蓋体
(6)と、金属基板(2)裏面の周辺より突出して形成
される外部引き出し電極(7)と、外部引き出し電極
(7)にその一端を接続し基板(2)と垂直方向にJ型
に曲接し且つ枠体(8)から突出する外部リード(9)
と、外部引き出し電極(7)と外部リード(9)とを接
続する圧接部材(10)とを備え、金属基板(2)の表面
を上側に露出して支持基板(11)に外部リード(9)を
固着し構成するものである。
金属基板(2)は良熱伝導性のアルミニウム等が用い
られ、その表面は酸化アルミニウム膜で被覆しても良
い。
絶縁フィルム(3)はポリイミド樹脂等を用い、あら
かじめ絶縁フィルム(3)と銅箔を貼着し一体化したも
のを金属基板(2)表面に貼着し且つ基板(2)周辺か
らはみだす様に貼着する。次に銅箔を所定のパターンに
エッチングし固着パッドおよび導電路(4)を形成す
る。導電路(4)は金属基板(2)周辺よりはみだした
所まで延在され、そのはみだした部分に外部引き出し電
極(7)が形成される。外部引き出し電極(7)部分は
すずまたは金メッキ等の処理を行なう。更に金属基板
(2)の4隅には第1図に示す如く取付け穴(12)が設
けられている。
半導体素子(5)はスタティックRAMまたはダイナミ
ックRAM等のVLSIチップが用いられ、前記固着パッド上
に固着し隣接する導電路(4)にボンディング等で接続
される。半導体素子(5)は金属基板(2)に直接実装
することに依り放熱性が優れ基板当り8〜10個のVLSIの
チップが高密度に実装ができる。
蓋体(6)は半導体素子(5)を密封する様な壁体部
(13)および底部(14)から成る箱状であり、合成樹脂
等の絶縁物で形成される。
枠体(8)は基板(2)を挿入する際に位置規制を行
なうガイド部(15)と、外部リード(9)と外部引き出
し電極(7)とを接続する段部(16)と、外部リード
(9)を外に積し導出穴(17)と、取付け穴(12)、と
突出部(18)とを構成し、合成樹脂等の絶縁物で形成さ
れる。
外部リード(9)は枠体(8)の導出穴(17)にあら
かじめ設け枠体(8)の内側の端部はガイド部(15)の
内側面内に弧状となる様に形成し段階(16)に配置す
る。外部リード(9)の端部を弧状に形成することに依
りスプリング作用が起こる様になり、基板(2)周辺に
はみだした外部引き出し電極(7)を介して弧状に形成
した外部リード(9)の端部と圧接部材(10)とで圧接
される。
圧接部材(10)は金属基板(2)と枠体(8)の隙間
に挿入され、外部リード(9)の端部すなわち弧状に形
成されている位置に対応して圧接部(23)が設けられ圧
接し一体化を行なうのでろう材を用いないで圧接接続が
行なえる。更に導出穴(17)から枠体(8)の外側に突
出している外部リード(9)は基板(2)と垂直方向に
枠体(8)と側面に沿って延在され突出部(18)を丸め
込む様にJ型に形成され、その突出部(18)は蓋体
(6)の底部(14)より突出するものである。
半導体装置(1)を一体化する場合は蓋体(6)の壁
体部(13)の上面に接着シート(19)を貼り基板(2)
と固着する。次に金属基板(2)と枠体(8)の夫々に
設けた両者の取付け穴(12)によってビス(20)止めま
たはカシメ等の手段で仮接続し、最後に圧接部材(10)
を押し込む様に挿入し外部引き出し電極(7)と外部リ
ード(9)とを圧接接続し一体化するものである。
蓋体(6)の接着は半導体素子(5)をボンディング
した後先に固着してもよい。また蓋体(6)はトランス
ファーモールドによって形成してもよい。
斯る本発明による半導体装置(1)支持基板(11)に
固着する場合は第1図に示す如く、支持基板(11)上の
電極(21)に付着したハンダクリーム(22)上に半導体
装置(1)の外部リード(9)を仮接着してハンダを溶
して固着するサーフェースマウント方式で固着できる。
この様に半導体装置(1)の外部リード(9)をJ型
に曲接することにより支持基板(11)へ実装密度の高い
実装ができる。又外部リード(9)と外部引き出し電極
(7)との接続にろう材を用いないので作業工程数を減
少することができる。
(ト) 発明の効果 以上に詳述した如く本発明に依れば金属基板に直接半
導体素子を固着することにより、放熱が良好になり放熱
装置を用いることなく放熱を行なうことができる。この
結果部品数を低減でき半導体装置の構造が簡単化され
る。
また金属基板の裏面に半導体素子を固着するのでシー
ルド効果がよくなる。
更に金属基板を使用しているので複数の半導体素子が
容易に同一金属基板上に固着でき、放熱性は金属基板の
面積を選択することで対応できる。
更に金属基板の表面に放熱装置またはファンを追加し
て放熱作用を容易に向上できることが可能である。また
ファンによる強制冷却にもすぐに対応可能である。
更に外部リードをJ型に形成することによりサーフェ
ースマウントが可能であり組立てが容易となる。
更に外部引き出し電極が基板よりはみだしている為、
外部リードとの接続は圧接部材を挿入するだけで済むの
でろう材などを用いないで簡単に接続が行なえる。
最後に本発明の半導体装置は半導体素子のボンディン
グ工程終了後蓋体を固着できるので、後工程で半導体素
子が破壊されたり汚染される恐れが無くなり信頼性が向
上するものである。
【図面の簡単な説明】
第1図は本発明による実施例を示す斜視図、第2図は本
実施例の断面図、第3図は従来例を示す平面図、第4図
は従来例を示す断面図である。 (1)……半導体装置、(2)……金属基板、(3)…
…絶縁フィルム、(4)……導電路、(5)……半導体
素子、(6)……蓋体、(7)……外部引き出し電極、
(8)……枠体、(9)……外部リード、(10)……圧
接部材、(11)……支持基板、(12)……取付け穴、
(13)……壁体部、(14)……底部、(15)……ガイド
部、(16)……段部、(17)……導出穴、(18)……突
出部、(19)……接着シート、(20)……ビス、(21)
……電極、(22)……ハングクリーム、(23)……圧接
部。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】金属基板と該金属基板裏面に貼着した絶縁
    フィルムと、該フィルム上に設けた所望の導電路と、該
    導電路上に設けた発熱を伴う半導体素子と、該半導体素
    子を覆う蓋体と、前記金属基板裏面の周辺に固着する枠
    体とを具備した半導体装置に於いて、前記基板裏面に付
    着した絶縁フィルムおよび導電路は基板周辺よりはみ出
    し、該はみだした絶縁フィルムの端部に外部引き出し電
    極を有し、該外部引き出し電極にその一端を接続され前
    記基板の垂直方向にJ型に曲接し且つ前記枠体から突出
    される外部リードと、前記外部引き出し電極と外部リー
    ドとを接続する圧接部材とを備え、前記金属基板の表面
    を上側に露出して支持基板に前記外部リードで固着され
    ることを特徴とする半導体装置。
JP10207285A 1985-05-14 1985-05-14 半導体装置 Expired - Lifetime JP2557621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10207285A JP2557621B2 (ja) 1985-05-14 1985-05-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10207285A JP2557621B2 (ja) 1985-05-14 1985-05-14 半導体装置

Publications (2)

Publication Number Publication Date
JPS61280644A JPS61280644A (ja) 1986-12-11
JP2557621B2 true JP2557621B2 (ja) 1996-11-27

Family

ID=14317561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10207285A Expired - Lifetime JP2557621B2 (ja) 1985-05-14 1985-05-14 半導体装置

Country Status (1)

Country Link
JP (1) JP2557621B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6364077U (ja) * 1986-06-02 1988-04-27

Also Published As

Publication number Publication date
JPS61280644A (ja) 1986-12-11

Similar Documents

Publication Publication Date Title
KR100214549B1 (ko) 버텀리드 반도체 패키지
EP0260370A2 (en) Semiconductor device comprising a housing with cooling means
JPH0712069B2 (ja) 電子部品パッケージ
US6559537B1 (en) Ball grid array packages with thermally conductive containers
JP2829925B2 (ja) 半導体パッケージ及び電子回路盤
EP0623954B1 (en) Molded plastic packaging of electronic devices
JP3612155B2 (ja) 半導体装置および半導体装置用のリードフレーム
JP2547538B2 (ja) 半導体装置
JP2557621B2 (ja) 半導体装置
JP3169578B2 (ja) 電子部品用基板
JP2542806B2 (ja) 半導体装置
JPH0773122B2 (ja) 封止型半導体装置
JP2547539B2 (ja) 半導体装置
JPH0719876B2 (ja) 半導体装置
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JP2019197848A (ja) 回路構成体、及び電気接続箱
JP3959839B2 (ja) 半導体装置の製造方法
JPH113955A (ja) 半導体チップ搭載ボード
JP2792958B2 (ja) 混成集積回路装置
JP2670505B2 (ja) 電子部品搭載用基板
JP2976989B2 (ja) 半導体装置
JP2771567B2 (ja) 混成集積回路
JP2810453B2 (ja) 混成集積回路装置
JPH08330471A (ja) 半導体装置及びその製造方法
JPH10150065A (ja) チップサイズパッケージ