JP2547538B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2547538B2 JP2547538B2 JP60084828A JP8482885A JP2547538B2 JP 2547538 B2 JP2547538 B2 JP 2547538B2 JP 60084828 A JP60084828 A JP 60084828A JP 8482885 A JP8482885 A JP 8482885A JP 2547538 B2 JP2547538 B2 JP 2547538B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal substrate
- semiconductor device
- lid
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は半導体装置のパッケージに関し、特に支持基
板にサーフェースマウントできる外部リードを有する半
導体装置の改良に関する。
板にサーフェースマウントできる外部リードを有する半
導体装置の改良に関する。
（ロ） 従来の技術 従来の集積モジュールは第３図および第４図に示す如
く２層または複数層の支持プリント配線板（20）と、チ
ップ（24）と、放熱効果をよくするための放熱装置（2
2）から構成されている。
く２層または複数層の支持プリント配線板（20）と、チ
ップ（24）と、放熱効果をよくするための放熱装置（2
2）から構成されている。
支持プリント配線板（20）は、従来使用される塊状の
パッケージと異り、中央部に開口部（21）を備え、この
中に加熱装置（22）が支持板（20）と正しく接合する段
部（23）でもって嵌められている。種々の幾何学的な形
状にすることが可能な開口部（21）および段部（23）を
適切に選択することによって支持板（20）と放熱装置
（22）とを機械的に確実に接合させることができる。
パッケージと異り、中央部に開口部（21）を備え、この
中に加熱装置（22）が支持板（20）と正しく接合する段
部（23）でもって嵌められている。種々の幾何学的な形
状にすることが可能な開口部（21）および段部（23）を
適切に選択することによって支持板（20）と放熱装置
（22）とを機械的に確実に接合させることができる。
チップ（24）はできるだけ小さな熱抵抗にする為、例
えば熱伝導性接着材、ペースト又はろうのような熱良導
媒体によって放熱装置（22）の段部（23）に直接固定さ
れる。論理ユニット（24）は、例えばワイヤボンディン
グ又はマイクロパックなどのような公知のボンディング
技術によって支持板（20）と合理的かつ確実に接合され
る。
えば熱伝導性接着材、ペースト又はろうのような熱良導
媒体によって放熱装置（22）の段部（23）に直接固定さ
れる。論理ユニット（24）は、例えばワイヤボンディン
グ又はマイクロパックなどのような公知のボンディング
技術によって支持板（20）と合理的かつ確実に接合され
る。
プリント配線板（20）の貫通接触（26）は１列又は複
数列のピンの列で任意の網目状に接着することができ
る。４つの隅にある夫々のピンはプリント配線板（20）
の間隔を規定する突起を備えている。
数列のピンの列で任意の網目状に接着することができ
る。４つの隅にある夫々のピンはプリント配線板（20）
の間隔を規定する突起を備えている。
プリント配線板（20）の上にはほこり除けおよび輸送
保護用としてキャップ（25）が接続する集積モジュール
上に絶縁して固定されている。
保護用としてキャップ（25）が接続する集積モジュール
上に絶縁して固定されている。
例えば合成樹脂、セラミックなどのような熱伝導性の
小さい従来から公知の材料と異り、放熱装置（22）は、
例えばアルミニウムのような高い熱伝導性を備えた材料
から経済的に製造することができる。
小さい従来から公知の材料と異り、放熱装置（22）は、
例えばアルミニウムのような高い熱伝導性を備えた材料
から経済的に製造することができる。
上述した技術は特開昭57−166056号公報に記載されて
いる。
いる。
（ハ） 発明が解決しようとする問題点 上述した従来の半導体装置は、放熱作用行なう為に放
熱装置例えばフィン、リブ、ピンなどのような放熱構成
要素を別の工程で取付け、放熱を行なわなければならな
かった。又配線板、チップ、キャップ、放熱装置とそれ
ぞれ別の工程で形成し一体化していたので作業工程が複
雑であった。更にピンがプリント配線板より突出してい
るので折曲る可能性があり且つプリント配線板にピンを
差し込む取付け穴を設けなければならなかった。
熱装置例えばフィン、リブ、ピンなどのような放熱構成
要素を別の工程で取付け、放熱を行なわなければならな
かった。又配線板、チップ、キャップ、放熱装置とそれ
ぞれ別の工程で形成し一体化していたので作業工程が複
雑であった。更にピンがプリント配線板より突出してい
るので折曲る可能性があり且つプリント配線板にピンを
差し込む取付け穴を設けなければならなかった。
（ニ） 問題点を解決するための手段 本発明は上述した点に鑑みてなされたものであり、第
２図に示す如く、熱伝導性良好な金属基板（２）の裏面
に導電路（９）および外部引き出し電極（５）を形成
し、前記導電路（９）上に発熱を伴う半導体素子（３）
を固着する。金属基板（２）の裏面を覆う蓋体（４）の
導出穴（12）から突出しない外部リード（６）の端部と
基板（２）の外部引き出し電極（５）とを接続する様に
基板（２）と蓋体（４）とを一体化する。導出穴（12）
から突出する外部リード（６）はＪ型状になるように形
成し、第１図に示す如くサーフエスマウンテンで支持基
板（７）に固着するものである。
２図に示す如く、熱伝導性良好な金属基板（２）の裏面
に導電路（９）および外部引き出し電極（５）を形成
し、前記導電路（９）上に発熱を伴う半導体素子（３）
を固着する。金属基板（２）の裏面を覆う蓋体（４）の
導出穴（12）から突出しない外部リード（６）の端部と
基板（２）の外部引き出し電極（５）とを接続する様に
基板（２）と蓋体（４）とを一体化する。導出穴（12）
から突出する外部リード（６）はＪ型状になるように形
成し、第１図に示す如くサーフエスマウンテンで支持基
板（７）に固着するものである。
（ホ） 作用 本発明に依れば半導体素子が金属基板に直接実装でき
るので放熱作用が良くなり、又外部リードをＪ型に折曲
げることに依り支持基板との固着が容易に行なえ且つ支
持基板に取付け穴が不要になる。
るので放熱作用が良くなり、又外部リードをＪ型に折曲
げることに依り支持基板との固着が容易に行なえ且つ支
持基板に取付け穴が不要になる。
（ヘ） 実施例 本発明に依る半導体装置（１）は第１図および第２図
に示す如く、金属基板（２）の裏面に設けた発熱を伴う
半導体素子（３）と、金属基板（２）の裏面を覆う蓋体
（４）と、金属基板（２）の裏面の周辺に設けた外部引
き出し電極（５）と、外部引き出し電極（５）にその一
端を接続し基板（２）と垂直方向にＪ型に曲折し且つ蓋
体（４）から突出する外部リード（６）とを備え、金属
基板（２）の表面を上側に露出して支持基板（７）に外
部リード（６）を固着し構成するものである。
に示す如く、金属基板（２）の裏面に設けた発熱を伴う
半導体素子（３）と、金属基板（２）の裏面を覆う蓋体
（４）と、金属基板（２）の裏面の周辺に設けた外部引
き出し電極（５）と、外部引き出し電極（５）にその一
端を接続し基板（２）と垂直方向にＪ型に曲折し且つ蓋
体（４）から突出する外部リード（６）とを備え、金属
基板（２）の表面を上側に露出して支持基板（７）に外
部リード（６）を固着し構成するものである。
金属基板（２）はアルミニウム等が用いられ、その表
面は陽極酸化によって絶縁層（８）が形成され、その表
面に銅箔を貼着し、そして銅箔を所定のパターンにエッ
チングし固着パッドおよび導電路（９）を形成する。導
電路（９）は金属基板（２）の夫々の各周辺まで延在さ
れ、その端部には外部引き出し電極（５）が形成され
る。外部引き出し電極（５）部分は、すずまたは金メッ
キ等の処理を行なう。更に金属基板（２）の４隅には第
１図に示す如く取付け穴（10）が設けられる。
面は陽極酸化によって絶縁層（８）が形成され、その表
面に銅箔を貼着し、そして銅箔を所定のパターンにエッ
チングし固着パッドおよび導電路（９）を形成する。導
電路（９）は金属基板（２）の夫々の各周辺まで延在さ
れ、その端部には外部引き出し電極（５）が形成され
る。外部引き出し電極（５）部分は、すずまたは金メッ
キ等の処理を行なう。更に金属基板（２）の４隅には第
１図に示す如く取付け穴（10）が設けられる。
半導体素子（３）はスタティックRAMまたはダイナミ
ックRAM等のVLSIチップが用いられ、前記固着パッド上
に固着し隣接する導電路（９）にボンディング等で接続
される。半導体素子（３）は金属基板（２）に直接実装
することにより放熱性が優れ基板当り８〜10個のメモリ
チップが高密度に実装ができる。蓋体（４）は半導体素
子（３）を密封する様な壁体部（11）と、外部リード
（６）を外に出す導出穴（12）と取付け穴、突出部（1
3）および底面（14）から構成し、合成樹脂等の絶縁物
で形成される。
ックRAM等のVLSIチップが用いられ、前記固着パッド上
に固着し隣接する導電路（９）にボンディング等で接続
される。半導体素子（３）は金属基板（２）に直接実装
することにより放熱性が優れ基板当り８〜10個のメモリ
チップが高密度に実装ができる。蓋体（４）は半導体素
子（３）を密封する様な壁体部（11）と、外部リード
（６）を外に出す導出穴（12）と取付け穴、突出部（1
3）および底面（14）から構成し、合成樹脂等の絶縁物
で形成される。
外部リード（６）は蓋体（４）の導出穴（12）にあら
かじめ設け、蓋体（４）の内側の端部は弧状に形成す
る。弧状に形成することによりスプリング作用が起こる
ようになり、基板（２）と蓋体（４）の両者の取付け穴
（10）をビス等で一体化を行なうのでろう材を用いない
で圧接接続が行なえる。導出穴（12）から蓋体（４）の
外側に突出している外部リード（６）は基板（２）と垂
直方向に蓋体（４）の側面に沿って延在され突出部（1
3）を丸め込む様にＪ型に形成され、その突出部（13）
は蓋体（４）の底部（14）より突出するものである。
かじめ設け、蓋体（４）の内側の端部は弧状に形成す
る。弧状に形成することによりスプリング作用が起こる
ようになり、基板（２）と蓋体（４）の両者の取付け穴
（10）をビス等で一体化を行なうのでろう材を用いない
で圧接接続が行なえる。導出穴（12）から蓋体（４）の
外側に突出している外部リード（６）は基板（２）と垂
直方向に蓋体（４）の側面に沿って延在され突出部（1
3）を丸め込む様にＪ型に形成され、その突出部（13）
は蓋体（４）の底部（14）より突出するものである。
基板（２）と蓋体（４）を一体化する場合は蓋体
（４）の壁体部（11）の上面に接着シート（15）を貼
り、４隅に設けた取付け穴（10）によってビス止めまた
はカシメ等の手段で一体化するものである。接着シート
（15）を貼ることにより半導体素子（３）は完全に密封
した状態にすることができる。
（４）の壁体部（11）の上面に接着シート（15）を貼
り、４隅に設けた取付け穴（10）によってビス止めまた
はカシメ等の手段で一体化するものである。接着シート
（15）を貼ることにより半導体素子（３）は完全に密封
した状態にすることができる。
斯る本発明による半導体装置を支持基板（７）に固着
する場合は第１図に示す如く、支持基板（７）上の電極
（16）に付着したハンダクリーム（17）上に半導体装置
（１）の外部リード（６）を仮接着してハンダを溶かし
固着するサーフェースマウント方式で固着できる。
する場合は第１図に示す如く、支持基板（７）上の電極
（16）に付着したハンダクリーム（17）上に半導体装置
（１）の外部リード（６）を仮接着してハンダを溶かし
固着するサーフェースマウント方式で固着できる。
この様に半導体装置（１）の外部リード（６）をＪ型
に曲折することにより支持基板（７）へ実装密度の高い
実装が出来る。又外部リード（６）と外部引き出し電極
（５）との接続にろう材を用いないので作業工程数を減
少することができる。
に曲折することにより支持基板（７）へ実装密度の高い
実装が出来る。又外部リード（６）と外部引き出し電極
（５）との接続にろう材を用いないので作業工程数を減
少することができる。
（ト） 発明の効果 以上に詳述した如く本発明に依れば、金属基板に直接
半導体素子を固着することにより、放熱が良好になり放
熱装置を用いることなく放熱を行なうことができる。こ
の結果部品数を低減でき半導体装置の構造が簡単化され
る。
半導体素子を固着することにより、放熱が良好になり放
熱装置を用いることなく放熱を行なうことができる。こ
の結果部品数を低減でき半導体装置の構造が簡単化され
る。
また金属板の裏面に半導体素子を固着するのでシール
ド効果がよくなる。
ド効果がよくなる。
更に金属基板を使用しているので複数の半導体素子が
容易に同一金属基板上に固着でき、放熱性は金属基板の
面積を選択することで対応できる。
容易に同一金属基板上に固着でき、放熱性は金属基板の
面積を選択することで対応できる。
更に金属基板の表面に放熱装置またはファンを追加し
て放熱作用を容易に向上できることが可能である。また
ファンによる強制冷却にもすぐに対応可能である。
て放熱作用を容易に向上できることが可能である。また
ファンによる強制冷却にもすぐに対応可能である。
更に外部リードをＪ型に形成することによりサーフェ
ースマウントが可能であり、組立てが容易となる。
ースマウントが可能であり、組立てが容易となる。
更に本発明の半導体装置は通常の混成ICの製造方法を
そのまま適用することがきるので、混成ICの量産技術を
そのまま適用できる利点を有する。
そのまま適用することがきるので、混成ICの量産技術を
そのまま適用できる利点を有する。
最後に本発明の半導体装置は金属基板と蓋体との組合
せにより、半導体素子の密封が容易に行なえるものであ
り信頼性も向上するものである。
せにより、半導体素子の密封が容易に行なえるものであ
り信頼性も向上するものである。
第１図は本発明による実施例を示す斜視図、第２図は本
実施例の断面図、第３図は従来例を示す平面図、第４図
は従来例を示す断面図である。 （１）……半導体装置、（２）……金属基板、 （３）……半導体素子、（４）……蓋体、 （５）……外部引き出し電極、（６）……外部リード、 （７）……支持基板、（８）……絶縁層 （９）……導電路、（10）……取付け穴、 （11）……壁体部、（12）……導出穴、 （13）……突出部、（14）……底部、 （15）……接着シート、（16）……電極、 （17）……ハンダクリーム。
実施例の断面図、第３図は従来例を示す平面図、第４図
は従来例を示す断面図である。 （１）……半導体装置、（２）……金属基板、 （３）……半導体素子、（４）……蓋体、 （５）……外部引き出し電極、（６）……外部リード、 （７）……支持基板、（８）……絶縁層 （９）……導電路、（10）……取付け穴、 （11）……壁体部、（12）……導出穴、 （13）……突出部、（14）……底部、 （15）……接着シート、（16）……電極、 （17）……ハンダクリーム。
Claims (1)
- 【請求項１】金属基板と、該金属基板裏面の絶縁薄膜上
に設けた発熱を伴う半導体素子と、少なくとも該半導体
素子を覆う蓋体とを具備した半導体装置に於いて、前記
金属基板裏面の周辺に設けた外部引き出し電極と、該外
部引き出し電極にその一端を接続され前記基板の垂直方
向にＪ型に曲折し且つ前記蓋体から突出されてる外部リ
ードとを備え、前記金属基板の表面を上側に露出して支
持基板に前記外部リードで固着されることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60084828A JP2547538B2 (ja) | 1985-04-19 | 1985-04-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60084828A JP2547538B2 (ja) | 1985-04-19 | 1985-04-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61242053A JPS61242053A (ja) | 1986-10-28 |
| JP2547538B2 true JP2547538B2 (ja) | 1996-10-23 |
Family
ID=13841627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60084828A Expired - Lifetime JP2547538B2 (ja) | 1985-04-19 | 1985-04-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2547538B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3777324D1 (de) * | 1986-10-15 | 1992-04-16 | Sanyo Electric Co | Integrierte hybridschaltungsanordnung, die in einen sockel eingesteckt werden kann. |
| JPH0624136Y2 (ja) * | 1988-05-20 | 1994-06-22 | 松下電器産業株式会社 | 接続端子 |
| JP3497114B2 (ja) * | 2000-04-24 | 2004-02-16 | 北川工業株式会社 | 電子部品の被覆構造及び電子部品の被覆方法 |
| EP2797111A1 (en) * | 2013-04-24 | 2014-10-29 | Nxp B.V. | Electrical component packaging |
-
1985
- 1985-04-19 JP JP60084828A patent/JP2547538B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61242053A (ja) | 1986-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065281A (en) | Molded integrated circuit package incorporating heat sink | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JP2829925B2 (ja) | 半導体パッケージ及び電子回路盤 | |
| JP2547538B2 (ja) | 半導体装置 | |
| JP3169578B2 (ja) | 電子部品用基板 | |
| JPH09199629A (ja) | 半導体装置 | |
| JP2542806B2 (ja) | 半導体装置 | |
| JPH0773122B2 (ja) | 封止型半導体装置 | |
| JP2547539B2 (ja) | 半導体装置 | |
| JP3587043B2 (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JP2557621B2 (ja) | 半導体装置 | |
| EP0436126A2 (en) | Resin-encapsulated semiconductor device | |
| JP3959839B2 (ja) | 半導体装置の製造方法 | |
| JP2602834B2 (ja) | 半導体装置 | |
| JP2000286378A (ja) | 樹脂封止型半導体装置 | |
| JPH113955A (ja) | 半導体チップ搭載ボード | |
| CN213601858U (zh) | 一种芯片电极焊接互联密集型封装结构 | |
| JPH0517709B2 (ja) | ||
| JPH0897329A (ja) | 電子部品搭載装置 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH10321670A (ja) | 半導体装置 | |
| JP2828753B2 (ja) | 混成集積回路装置 | |
| JP4122560B2 (ja) | 半導体装置及び半導体装置の実装構造 | |
| JP2919313B2 (ja) | プリント配線基板及びその実装方法 | |
| JP2771567B2 (ja) | 混成集積回路 |