JP2542806B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2542806B2 JP2542806B2 JP9744885A JP9744885A JP2542806B2 JP 2542806 B2 JP2542806 B2 JP 2542806B2 JP 9744885 A JP9744885 A JP 9744885A JP 9744885 A JP9744885 A JP 9744885A JP 2542806 B2 JP2542806 B2 JP 2542806B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal substrate
- semiconductor device
- semiconductor element
- conductive path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体装置のパッケージに関し、特に支持基
板にサーフェースマウントできる外部リードを有する半
導体装置の改良に関する。
板にサーフェースマウントできる外部リードを有する半
導体装置の改良に関する。
（ロ）従来の技術 従来の集積モジュールは第４図および第５図に示す如
く、２層または複数層の支持プリント配線板（20）と、
チップ（24）と放熱効果をよくするための放熱装置（2
2）から構成されている。
く、２層または複数層の支持プリント配線板（20）と、
チップ（24）と放熱効果をよくするための放熱装置（2
2）から構成されている。
支持プリント配線板（20）は従来使用される塊状のパ
ッケージと異り中央部に開口部（21）を備え、この中に
放熱装置（22）が支持板（20）と正しく接合する段部
（23）でもって嵌められている。種々の幾何学的な形状
にすることが可能な開口部（21）および段部（23）を適
切に選択することによって支持板（20）と放熱装置（2
2）とを機械的に確実に接合させることができる。
ッケージと異り中央部に開口部（21）を備え、この中に
放熱装置（22）が支持板（20）と正しく接合する段部
（23）でもって嵌められている。種々の幾何学的な形状
にすることが可能な開口部（21）および段部（23）を適
切に選択することによって支持板（20）と放熱装置（2
2）とを機械的に確実に接合させることができる。
チップ（24）はできるだけ小さな熱抵抗にする為、例
えば熱伝導性接着材、ペースト又はろうのような熱良導
媒体によって放熱装置（22）の段部（23）に直接固定さ
れる。論理ユニット（24）は例えばワイヤボンディング
又はマイクロパックなどのような公知のボンディング技
術によって支持板（20）と合理的かつ確実に接合され
る。
えば熱伝導性接着材、ペースト又はろうのような熱良導
媒体によって放熱装置（22）の段部（23）に直接固定さ
れる。論理ユニット（24）は例えばワイヤボンディング
又はマイクロパックなどのような公知のボンディング技
術によって支持板（20）と合理的かつ確実に接合され
る。
プリント配線板（20）の貫通接触（26）は１列又は複
数列のピンの列で任意の網目状に接着することができ
る。４つの隅にある夫々のピンはプリント配線板（20）
の間隔を規定する突起を備えている。
数列のピンの列で任意の網目状に接着することができ
る。４つの隅にある夫々のピンはプリント配線板（20）
の間隔を規定する突起を備えている。
プリント配線板（20）の上には、ほこり除けおよび輸
送保護用としてキャップ（25）が接続する集積モジュー
ル上に絶縁して固着される。
送保護用としてキャップ（25）が接続する集積モジュー
ル上に絶縁して固着される。
例えば合成樹脂、セラミックなどのような熱伝導性の
小さい従来から公知の材料と異り、放熱装置（22）は例
えばアルミニウムのような高い熱伝導性を備えた材料か
ら経済的に製造することができる。
小さい従来から公知の材料と異り、放熱装置（22）は例
えばアルミニウムのような高い熱伝導性を備えた材料か
ら経済的に製造することができる。
上述した技術は特開昭57−166056号公報に記載されて
いる。
いる。
（ハ）発明が解決しようとする問題点 上述した従来の半導体装置は放熱作用を行なう為に放
熱装置例えばフィン、リブ、ピンなどのような放熱構成
要素を別の工程で取付け放熱を行なわなければならなか
った。又配線板、チップ、キャップ、放熱装置とそれぞ
れ別の工程で形成し一体化していたので作業工程が複雑
であった。更にピンがプリント配線板より突出している
ので折曲がる可能性があり且つプリント配線板にピンを
差し込む取付け穴を設けなければならなかった。
熱装置例えばフィン、リブ、ピンなどのような放熱構成
要素を別の工程で取付け放熱を行なわなければならなか
った。又配線板、チップ、キャップ、放熱装置とそれぞ
れ別の工程で形成し一体化していたので作業工程が複雑
であった。更にピンがプリント配線板より突出している
ので折曲がる可能性があり且つプリント配線板にピンを
差し込む取付け穴を設けなければならなかった。
（ニ）問題点を解決するための手段 本発明は上述した点に鑑みてなされたものであり、第
１図および第２図に示す如く、熱伝導性良好な金属基板
（２）の裏面に絶縁フィルム（３）および銅箔を貼着
し、銅箔をエッチングし形成した導電路（４）に発熱を
伴う半導体素子（５）を固着し、金属基板（２）裏面の
周辺に固着した枠体（８）から導出する外部リード
（９）をＪ型に形成した半導体装置（１）を支持基板
（10）にサーフェースマウントで固着するものである。
１図および第２図に示す如く、熱伝導性良好な金属基板
（２）の裏面に絶縁フィルム（３）および銅箔を貼着
し、銅箔をエッチングし形成した導電路（４）に発熱を
伴う半導体素子（５）を固着し、金属基板（２）裏面の
周辺に固着した枠体（８）から導出する外部リード
（９）をＪ型に形成した半導体装置（１）を支持基板
（10）にサーフェースマウントで固着するものである。
（ホ）作 用 本発明に依れば半導体素子が金属基板に直接実装でき
るので放熱作用が良くなり、また外部リードをＪ型に折
曲げることに依り支持基板との固着が容易に行なえ且つ
支持基板に取付け穴が不要になる。
るので放熱作用が良くなり、また外部リードをＪ型に折
曲げることに依り支持基板との固着が容易に行なえ且つ
支持基板に取付け穴が不要になる。
（ヘ）実施例 本発明に依る半導体装置（１）は第１図および第２図
に示す如く、金属基板（２）裏面に貼着した絶縁フィル
ム（３）と、その絶縁フィルム（３）上に設けた所望の
導電路（４）と、その導電路（４）上に設けた発熱を伴
う半導体素子（５）と、半導体素子（５）を覆う蓋体
（６）と、金属基板（２）裏面の周辺より突出して形成
される外部引き出し電極（７）と、外部引き出し電極
（７）にその一端を接続し基板（２）と垂直方向にＪ型
に曲接し且つ枠体（８）から突出する外部リード（９）
とを備え、金属基板（２）の表面を上側に露出して支持
基板（10）に外部リード（９）を固着し構成するもので
ある。
に示す如く、金属基板（２）裏面に貼着した絶縁フィル
ム（３）と、その絶縁フィルム（３）上に設けた所望の
導電路（４）と、その導電路（４）上に設けた発熱を伴
う半導体素子（５）と、半導体素子（５）を覆う蓋体
（６）と、金属基板（２）裏面の周辺より突出して形成
される外部引き出し電極（７）と、外部引き出し電極
（７）にその一端を接続し基板（２）と垂直方向にＪ型
に曲接し且つ枠体（８）から突出する外部リード（９）
とを備え、金属基板（２）の表面を上側に露出して支持
基板（10）に外部リード（９）を固着し構成するもので
ある。
金属基板（２）は良熱伝導性のアルミニウム等が用い
られ、その表面は酸化アルミニウム膜で被覆しても良
い。
られ、その表面は酸化アルミニウム膜で被覆しても良
い。
絶縁フィルム（３）はポリイミド樹脂等を用い、あら
かじめ絶縁フィルム（３）と銅箔を貼着し一体化したも
のを金属基板（２）表面に貼着し且つ基板（２）周辺か
らはみだす様に貼着する。
かじめ絶縁フィルム（３）と銅箔を貼着し一体化したも
のを金属基板（２）表面に貼着し且つ基板（２）周辺か
らはみだす様に貼着する。
次に銅箔を所定のパターンにエッチングし固着パッド
および導電路（４）を形成する。導電路（４）は金属基
板（２）周辺よりはみだした所まで延在され、そのはみ
だし部に外部引き出し電極（７）が形成される。外部引
き出し電極（７）部分はすずまたは金メッキ等の処理を
行なう。更に金属基板（２）の４隅には第１図に示す如
く取付け穴（11）が設けられている。
および導電路（４）を形成する。導電路（４）は金属基
板（２）周辺よりはみだした所まで延在され、そのはみ
だし部に外部引き出し電極（７）が形成される。外部引
き出し電極（７）部分はすずまたは金メッキ等の処理を
行なう。更に金属基板（２）の４隅には第１図に示す如
く取付け穴（11）が設けられている。
半導体素子（５）はスタティックRAMまたはダイナミ
ックRAM等のVLSIチップが用いられ、前記固着パッド上
に固着し隣接する導電路（４）にボンディング等で接続
される。半導体素子（５）は金属基板（２）に直接実装
することにより放熱性が優れ基板当り８〜10個のVLSIチ
ップが高密度に実装ができる。
ックRAM等のVLSIチップが用いられ、前記固着パッド上
に固着し隣接する導電路（４）にボンディング等で接続
される。半導体素子（５）は金属基板（２）に直接実装
することにより放熱性が優れ基板当り８〜10個のVLSIチ
ップが高密度に実装ができる。
蓋体（６）は半導体素子（５）を密封する様な壁体部
（12）および底部（13）からなる箱状であり、合成樹脂
等の絶縁物で形成される。
（12）および底部（13）からなる箱状であり、合成樹脂
等の絶縁物で形成される。
枠体（８）は基板（２）を挿入する際に位置規制を行
なうガイド部（14）と、外部リード（９）を外に出す導
出穴（15）と、枠体（８）の４隅に設けた取付け穴と、
突出部（16）とを構成し、合成樹脂等の絶縁物で形成さ
れる。
なうガイド部（14）と、外部リード（９）を外に出す導
出穴（15）と、枠体（８）の４隅に設けた取付け穴と、
突出部（16）とを構成し、合成樹脂等の絶縁物で形成さ
れる。
外部リード（９）は枠体（８）の導出穴（15）にあら
かじめ設け、枠体（８）の内側の端部はガイド部（14）
の内側面に弧状となる様に形成する。弧状に形成するこ
とに依りスプリング作用が起こる様になり、基板（２）
周辺にはみだした外部引き出し電極（７）と前記弧状に
形成した外部リード（９）の端部とが接触する様に基板
（２）を枠体（８）に挿入することにより外部引き出し
電極（７）が上方に折曲げられ圧接される。更に基板
（２）と枠体（８）の両者の取付け穴（11）をビス止め
等で一体化を行なうのでろう材を用いないで圧接接続が
行なえる。導出穴（15）から枠体（８）の外側に突出し
ている外部リード（９）は基板（２）と垂直方向に枠体
（８）の側面に沿って延在され突出部（16）を丸め込む
様にＪ型に形成され、その突出部（16）は蓋体（６）の
底部（13）より突出するものである。
かじめ設け、枠体（８）の内側の端部はガイド部（14）
の内側面に弧状となる様に形成する。弧状に形成するこ
とに依りスプリング作用が起こる様になり、基板（２）
周辺にはみだした外部引き出し電極（７）と前記弧状に
形成した外部リード（９）の端部とが接触する様に基板
（２）を枠体（８）に挿入することにより外部引き出し
電極（７）が上方に折曲げられ圧接される。更に基板
（２）と枠体（８）の両者の取付け穴（11）をビス止め
等で一体化を行なうのでろう材を用いないで圧接接続が
行なえる。導出穴（15）から枠体（８）の外側に突出し
ている外部リード（９）は基板（２）と垂直方向に枠体
（８）の側面に沿って延在され突出部（16）を丸め込む
様にＪ型に形成され、その突出部（16）は蓋体（６）の
底部（13）より突出するものである。
基板（２）、蓋体（６）および枠体（８）を一体化す
る場合は蓋体（６）の壁体部（12）の上面に接着シート
（16）を貼り基板（２）と固着する。次に基板（２）お
よび枠体（８）の４隅に設けた取付け穴（11）によって
ビス止めまたはカシメ等の手段で一体化するものであ
る。蓋体（６）の接着は半導体素子（５）をボンディン
グした後、先に固着してもよい。また蓋体（６）はトラ
ンスファーモールドによって形成してもよい。
る場合は蓋体（６）の壁体部（12）の上面に接着シート
（16）を貼り基板（２）と固着する。次に基板（２）お
よび枠体（８）の４隅に設けた取付け穴（11）によって
ビス止めまたはカシメ等の手段で一体化するものであ
る。蓋体（６）の接着は半導体素子（５）をボンディン
グした後、先に固着してもよい。また蓋体（６）はトラ
ンスファーモールドによって形成してもよい。
斯る本発明による半導体装置（１）を支持基板（10）
に固着する場合は第１図に示す如く、支持基板（10）上
の電極（17）に付着したハンダクリーム（18）上に半導
体装置（１）の外部リード（９）を仮接着してハンダを
溶して固着するサーフェースマウント方式で固着でき
る。
に固着する場合は第１図に示す如く、支持基板（10）上
の電極（17）に付着したハンダクリーム（18）上に半導
体装置（１）の外部リード（９）を仮接着してハンダを
溶して固着するサーフェースマウント方式で固着でき
る。
この様に半導体装置（１）の外部リード（９）をＪ型
に曲接することに依り支持基板（10）へ実装密度の高い
実装ができる。又外部リード（９）と外部引き出し電極
（７）との接続にろう材を用いないので作業工程数を減
少することができる。
に曲接することに依り支持基板（10）へ実装密度の高い
実装ができる。又外部リード（９）と外部引き出し電極
（７）との接続にろう材を用いないので作業工程数を減
少することができる。
更に他の実施例として第３図に示す如く、金属基板
（２）裏面に設けた絶縁フィルム（３）および導電路
（４）のはみだしをさらに長くとり、枠体（８）内の外
部リード（９）の端部と直接ろう付け（19）することも
可能である。
（２）裏面に設けた絶縁フィルム（３）および導電路
（４）のはみだしをさらに長くとり、枠体（８）内の外
部リード（９）の端部と直接ろう付け（19）することも
可能である。
（ト）発明の効果 以上に詳述した如く本発明に依れば金属基板に直接半
導体素子を固着することにより、放熱が良好になり放熱
装置を用いることなく放熱を行なうことができる。この
結果部品数を低減でき半導体装置の構造が簡単化され
る。
導体素子を固着することにより、放熱が良好になり放熱
装置を用いることなく放熱を行なうことができる。この
結果部品数を低減でき半導体装置の構造が簡単化され
る。
また金属基板の裏面に半導体素子を固着するのでシー
ルド効果がよくなる。
ルド効果がよくなる。
更に金属基板を使用しているので複数の半導体素子が
容易に同一金属基板上に固着でき、放熱性は金属基板の
面積を選択することで対応できる。
容易に同一金属基板上に固着でき、放熱性は金属基板の
面積を選択することで対応できる。
更に金属基板の表面に放熱装置またはファンを追加し
て放熱作用を容易に向上できることが可能である。また
ファンによる強制冷却にもすぐに対応可能である。
て放熱作用を容易に向上できることが可能である。また
ファンによる強制冷却にもすぐに対応可能である。
更に外部リードをＪ型に形成することによりサーフェ
ースマウントが可能であり組立てが容易となる。
ースマウントが可能であり組立てが容易となる。
更に圧接接続部をろう付することにより、接触部の信
頼性が向上する。
頼性が向上する。
最後に本発明の半導体装置は半導体素子のボンディン
グ工程終了後蓋体を固着できるので、後工程で半導体素
子が破壊されたり汚染される恐れが無くなり信頼性が向
上するものである。
グ工程終了後蓋体を固着できるので、後工程で半導体素
子が破壊されたり汚染される恐れが無くなり信頼性が向
上するものである。
第１図は本発明による実施例を示す斜視図、第２図は本
実施例の断面図、第３図は本発明の他の実施例を示す要
部断面図、第４図は従来例を示す平面図、第５図は従来
例を示す断面図である。 （１）……半導体装置、（２）……金属基板、（３）…
…絶縁フィルム、（４）……導電路、（５）……半導体
素子、（６）……蓋体、（７）……外部引き出し電極、
（８）……枠体、（９）……外部リード、（10）……支
持基板、（11）……取付け穴、（12）……壁体部、（1
3）……底部、（14）……ガイド部、（15）……導出
穴、（16）……突出部、（17）……電極、（18）……ハ
ンダクリーム、（19）……ろう材。
実施例の断面図、第３図は本発明の他の実施例を示す要
部断面図、第４図は従来例を示す平面図、第５図は従来
例を示す断面図である。 （１）……半導体装置、（２）……金属基板、（３）…
…絶縁フィルム、（４）……導電路、（５）……半導体
素子、（６）……蓋体、（７）……外部引き出し電極、
（８）……枠体、（９）……外部リード、（10）……支
持基板、（11）……取付け穴、（12）……壁体部、（1
3）……底部、（14）……ガイド部、（15）……導出
穴、（16）……突出部、（17）……電極、（18）……ハ
ンダクリーム、（19）……ろう材。
Claims (1)
- 【請求項１】金属基板と該金属基板裏面に貼着した絶縁
フィルムと、該フィルム上に設けた所望の導電路と、該
導電路上に設けた発熱を伴う半導体素子と、該半導体素
子を覆う蓋体と、前記金属基板裏面の周辺に固着する枠
体とを具備した半導体装置に於いて、前記基板裏面に付
着した絶縁フィルムおよび導電路は基板周辺よりはみ出
し、該はみだした絶縁フィルムの端部に外部引き出し電
極を有し、該外部引き出し電極にその一端を接続され前
記基板の垂直方向にＪ型に曲接し且つ前記枠体から突出
される外部リードとを備え、前記金属基板の表面を上側
に露出して支持基板に前記外部リードで固着されること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9744885A JP2542806B2 (ja) | 1985-05-08 | 1985-05-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9744885A JP2542806B2 (ja) | 1985-05-08 | 1985-05-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61280627A JPS61280627A (ja) | 1986-12-11 |
| JP2542806B2 true JP2542806B2 (ja) | 1996-10-09 |
Family
ID=14192593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9744885A Expired - Lifetime JP2542806B2 (ja) | 1985-05-08 | 1985-05-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2542806B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130199771A1 (en) * | 2010-04-13 | 2013-08-08 | Ube Industries, Ltd. | Heat-dissipating substrate for led |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4957163B2 (ja) * | 2006-10-10 | 2012-06-20 | 株式会社村田製作所 | 複合部品 |
-
1985
- 1985-05-08 JP JP9744885A patent/JP2542806B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130199771A1 (en) * | 2010-04-13 | 2013-08-08 | Ube Industries, Ltd. | Heat-dissipating substrate for led |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61280627A (ja) | 1986-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829925B2 (ja) | 半導体パッケージ及び電子回路盤 | |
| JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
| JP2547538B2 (ja) | 半導体装置 | |
| JP2542806B2 (ja) | 半導体装置 | |
| US20110068451A1 (en) | Multi-chip semiconductor connector | |
| JP2557621B2 (ja) | 半導体装置 | |
| JP2547539B2 (ja) | 半導体装置 | |
| JPH11220055A (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 | |
| JP2792958B2 (ja) | 混成集積回路装置 | |
| JPH113955A (ja) | 半導体チップ搭載ボード | |
| JPH10189861A (ja) | 半導体装置及びその製造方法 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP3036597B1 (ja) | 半導体装置用リードフレーム | |
| JP2803333B2 (ja) | 半導体装置 | |
| JP2803334B2 (ja) | 半導体装置 | |
| JP2536568B2 (ja) | リ―ドフレ―ム | |
| JP2771567B2 (ja) | 混成集積回路 | |
| JPH08330471A (ja) | 半導体装置及びその製造方法 | |
| JP2512289B2 (ja) | 樹脂封止型半導体装置 | |
| JP2000277677A (ja) | リードフレーム、半導体パッケージ及びその製造方法 | |
| JPH08181168A (ja) | 半導体装置 | |
| JPH09289226A (ja) | 半導体装置 | |
| JP2925376B2 (ja) | 回路基板 |