JPH10189861A

JPH10189861A - 半導体装置及びその製造方法

Info

Publication number: JPH10189861A
Application number: JP35630496A
Authority: JP
Inventors: Hiroyuki Sano; 裕幸佐野; Masazumi Amami; 正純雨海; Takayuki Maeda; 孝幸前田; Takahiro Imura; 貴寛井村
Original assignee: Texas Instruments Japan Ltd
Current assignee: Texas Instruments Japan Ltd
Priority date: 1996-12-25
Filing date: 1996-12-25
Publication date: 1998-07-21

Abstract

(57)【要約】【課題】リードフレームを用いたＬＯＣ構造の集積回
路パッケージにおいて、多ピン化を実現する。【解決手段】本発明は集積回路チップの電極パッドを
設けた主面に、リードフレームにより与えられるリード
を備えるＬＯＣ構造のチップサイズ・パッケージに関す
る。集積回路チップ１上の各リード３は、その任意の中
間位置を曲折して突出状にしてなる接続端子部５を有す
る。この接続端子部を印刷回路基板上の電極に半田付け
し、本パッケージを実装する。各リードの任意の中間位
置にこの接続端子部を配置することができ、隣り合うリ
ード上の接続端子部の位置を、交互に又は段階的に異な
らせることによって、接続端子部の２次元的な配列が可
能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＬＯＣ（リードオン
チップ）構造の集積回路のパッケージ構造に関し、特に
ＣＳＰ（チップサイズパッケージ）を実現するに好適の
パッケージ構造に関する。

【０００２】

【従来の技術】電子情報機器の小型化、高速化に伴い集
積回路パッケージの小型化、多ピン化が急速に進展して
いる。高密度実装という観点からは、ベアチップ実装と
いう、集積回路チップをパッケージ等により物理的、化
学的に保護する従来のパッケージ形態を省略した実装方
式が究極のものと考えられるが、信頼性、実装上の取扱
いの問題等があり、未だ一般民生機器において広く採用
されるには至っていない。このような中で、ＣＳＰ（Ch
ip Size Package）の研究・開発が盛んである。ＣＳＰ
は、集積回路パッケージのサイズを、チップサイズと同
等あるいは僅かに大きい程度に高密度化したパッケージ
である。

【０００３】ＣＳＰ型のパッケージの一つとして、銅配
線を形成したポリイミド樹脂を用いたテープ状フィルム
片を接着剤または導電性接着剤を介して集積回路チップ
に貼り付けた構造のものがある。これはＢＧＡ（Ball G
rid Array）パッケージの一種であり、銅配線にはポリ
イミド樹脂フィルム片に形成したビアホール（貫通孔）
を介して半田バンプが接続される。

【０００４】また他のＢＧＡタイプのパッケージとし
て、集積回路チップ上にフォトリソグラフィー技術を用
いて金属配線パターンおよび外部リード引き出し用パッ
ドを形成し、そのパッド部に半田バンプを形成したもの
がある。

【０００５】これらＢＧＡタイプのパッケージは、面格
子状に外部リードに対する接続端子部を配列できること
から、多ピン化において極めて有利である。しかし前者
のものは、ポリイミド樹脂を用いたテープ状フィルム片
を用いるため高価であり、生産コストの面で必ずしも有
利とは言えない。また後者は、チップ上に金属配線のパ
ターンを形成するため、成膜、フォトリソグラフィー工
程が余計に必要になるという問題がある。

【０００６】一方、リードフレームを集積回路チップの
面上に設けたＬＯＣ構造のパッケージは、生産コスト及
び製造工程の面で有利である。

【０００７】しかしながら集積回路チップ面上に搭載し
うるリード数は、その配置するリード幅および配列ピッ
チにより、チップの一辺の長さによって規制され、格子
状に配列が可能なＢＧＡに比して不利である。そのため
従来のリードフレームを用いたＬＯＣ構造のパッケージ
においては、多ピン化の要求に答えることができない。

【０００８】

【発明が解決しようとする課題】本発明の目的は、リー
ドフレームを用いたＬＯＣ構造の集積回路パッケージに
おいて、多ピン化を実現することである。

【０００９】本発明の他の目的は、上記多ピン化を安価
に、かつ量産可能に実現することである。

【００１０】

【課題を解決するための手段】本発明はＬＯＣ構造のＣ
ＳＰパッケージに関するものであって、主面に複数の電
極パッドを有する集積回路チップと、上記主面上に設け
られ、上記複数の電極パッドに電気的に接続される複数
のリードと、上記各リードの長手方向における任意の中
間位置を上記主面側とは逆の向きに突出するよう屈曲し
て形成した接続端子部とを備えた半導体装置に係るもの
である。上記接続端子部を印刷配線回路基板上の対向電
極に半田付けし、本パッケージを実装する。本発明にお
いて、接続端子部が形成されるリードの任意の中間位置
とは、該接続端子部がリードの長手方向における端部に
位置していないことを意味している。従って本発明にお
いてはリードの両端は常に集積回路チップの主面上に絶
縁物である接着層を介して設置され接合されている。

【００１１】チップ上の各リードは、任意の中間位置で
突出した接続端子部を備えることが可能であって、隣り
合うリード上の接続端子部の配列位置を、複数列を持っ
た直線配列、千鳥状配列等の２次元的な配列が可能であ
る。

【００１２】本発明においては、上記集積回路チップと
上記複数のリードをトランスファーモールド法等による
樹脂により封止し、上記樹脂表面から露出する接続端子
部が設けられてもよいし、樹脂によりポッティングして
もよい。

【００１３】本発明はまた樹脂により集積回路チップを
覆わないで構成することもできる。この場合は接続端子
部を除くリードの表面にあらかじめ非半田付着物質であ
るニッケルメッキ又は半田レジストを塗布することによ
って、リードの接続端子部以外の部分に半田が付着しな
いようにする。樹脂は集積回路チップの電極パッドとリ
ードを接続する導体ワイヤ接続箇所近辺にのみ機械的保
護を目的として施せば良い。

【００１４】

【発明の実施の形態】以下、本発明の実施形態を図面を
参照しつつ説明する。図１〜図４に本発明を適用したメ
モリー装置を示す。メモリー装置は、チップの中央に電
極パッドを備えたセンターボンド型リードオンチップの
ＤＲＡＭである。もっとも本発明は、このようなメモリ
ー装置に限らず、他のタイプの各種の半導体装置に適用
可能である。

【００１５】集積回路チップ１上には、その中央に一直
線上に並んで多数の電極パッド２が設けられている。リ
ード３は、その電極パッド２の列の両側に配置され、導
体ワイヤ６によって各電極パッド２に電気的に接続され
る。リード３は、リードフレームの状態で集積回路チッ
プ１の面に、図３に示す接着層１１を介して接着され、
集積回路チップ１の両端の位置でリードフレームの枠部
分を切り落とすことによって与えられる。リード３のう
ち、バスバーとして機能するリード部分４を除いては、
基本的に各リード３は、集積回路チップ１の対向する２
辺の端部から、中央の電極パッド２に向かって延びてい
る。そしてリード３のチップ１中央部付近の先端部分
は、バスバー４を跨いで電極パッド２と導体ワイヤ６に
よりボンディングされ、接続される。

【００１６】各リード３は、その任意の位置に接続端子
部５を備える。接続端子部５は、リードフレームの製造
段階において、各リードの任意の部位をリードフレーム
により形成される面から突出するようにメサ型に曲折し
て形成される突起である。加工は、突起の先端に平坦部
を持つ所謂、メサ型、あるいは先端部の平坦部の少ない
三角型をした突起形成用金型を備えたプレス機による曲
げ加工が好適である。一つの実施例では、厚さ0.125mm
のリードに対し、リード上面からの突出量0.35mm、突起
の基部における幅を0.6mm、突起の傾斜角60°の接続端
子部を形成した。リードの材質としては、銅、燐青銅、
Fe-Ni合金、コバール等が適している。

【００１７】図２において特に明らかにされているよう
に、接続端子部５は、電極パッド２の列の両側において
それぞれ２列に配列されている。すなわち、隣り合うリ
ード３上の接続端子部５ａ、５ｂは、電極パッド２の列
と直交する一直線上に配置されている。言い換えれば、
各リード上の接続端子部５は、チップ中央の電極パッド
２の列から異なる２つの直線距離Ｌ１又はＬ２だけ離れ
た平行線上の何れかに配置され、隣り合う一対のリード
の接続端子部５ａ、５ｂは集積回路チップ１の主面中央
より端縁に向かう方向に隣り合っている。図２において
は接続端子部５の頂部を円形に表示しているが、実際に
は図１に示されるように他のリードの部分と同じ線幅を
有している。

【００１８】各リード３の接続端子部５の位置よりも集
積回路チップ１の内側、つまり電極パッド２側の部分３
ａは、他のリード及び他のリードの接続端子部との接触
を避けるように屈曲し又は斜めに延びて、その先端部分
はバスバー４の手前にまで至る。特に外側の接続端子部
５ａから内側に向かって延びるリード部分は、内側の接
続端子部５ｂとの接触を避けるために、直角に曲げられ
た後、電極パッド２に向けて延びている。各リード３
は、その最も近接する位置で隣り合うリードと、およそ
0.1mmの間隔がある。各リード３の接続端子部５の位置
よりも集積回路チップ１の外側、つまり電極パッド２の
側と反対側の部分３ｂは、それぞれ集積回路チップ１の
両側辺まで延びている。すなわち、外側の接続端子部５
ａから延びるリード部分は、まっすぐ延びて集積回路チ
ップ１の側辺に至る。また、内側の接続端子部５ｂから
延びるリード部分は、外側の接続端子部５ａを避けるた
めに直角に曲げられた後、チップ側辺に至る。

【００１９】この接続端子部５から集積回路チップの外
縁側に配設されるリード部分３ｂは、上記説明からも明
らかなように、電極パッド２と接続端子部５との間に無
いため、集積回路チップと外部回路とを電気的に導通さ
せるためとしては機能しない。但し、各リード３を集積
回路チップ１上に機械的強度および位置精度を確保し接
着して設置する際に、なくてはならないものである。す
なわち、各リード３は、リードフレームの一部としてそ
の枠部分（図示省略）に一端を支持されて提供される。
リードフレームによって各リード３の相互の位置関係を
固定した状態で集積回路チップ１上の適切な位置に各リ
ード３を配置することは、半導体装置の製造の簡素化及
び精密性を維持する上で重要である。従って、リード３
の外側の部分３ｂは、本来のリード３として機能するリ
ード３の内側の部分３ａを集積回路チップ１の適切な位
置へ配置するために必要なものである。しかしながら、
この部分３ｂは、リードの内側の部分３ａをリードフレ
ームの枠の部分に支持する機能を満足すればよい。した
がって、電気的な導通をなすために必要な線幅に満たな
い線幅でこの部分３ｂを形成することもできる。こうす
ることによって所定の寸法の集積回路チップに対してよ
り多くのリードを設けることが可能になり、チップの多
ピン化への要求を満足することができる。

【００２０】図１及び図３に示すように、集積回路チッ
プ１及びリード３の上には、チップ及びリード３を外力
や湿気、汚染等の好ましくない環境から保護するため及
びリード３の他の部分に半田が付着することを避けるた
めに、樹脂の層７が形成される。液体樹脂をポッティン
グした後、加熱して硬化させる一般的な方法が用いられ
る。図１は樹脂層７の一部を破断して示している。ま
た、後述する他の実施例で示すように、トランスファー
モールド法により封止してもよい。リード３の接続端子
部５の先端部分は、外部回路との接続をなすために、樹
脂層７から露出していなければならない。望ましくは、
接続端子部５の先端が、樹脂層７により形成される面よ
りも上方に突出している方がよい。実際の製造では、接
続端子部５の高さ、及びその他の寸法が重要である。す
なわち、樹脂層７は、導体ワイヤ６の形成するループの
上端を完全に覆い隠す厚さが必要である。導体ワイヤ６
のループ高さは、実施例のようにバスバー４を跨ぐ場合
とそうでない場合とで異なってくる。これらを考慮して
接続端子部５の寸法を定めなければならない。実施例で
は、リード３上面から樹脂層７の表面までの厚さを0.2m
mとし、リード３上面から接続端子部５の上面までの突
出量を0.35mmとした。このようにすると、接続端子部５
の樹脂層７からの突出量は0.15mmとなる。導体ワイヤ６
がバスバー４を跨がない場合は、樹脂層７の厚みは0.1m
m程度で足りるので、接続端子部５の突出量をさらに小
さくしても樹脂層７の面よりも接続端子部５の先端を突
出することができる。

【００２１】樹脂層７は、本発明の機能とは直接には関
係しないので、これを設けなくとも、他の方法によって
リード３の他の部分に半田が付着することを防止する方
法がある。それは、リード３の成型工程において、接続
端子部５の部分を除くリード３の表面に、ニッケルメッ
キ又は半田レジストを塗布することである。ニッケルメ
ッキ及び半田レジストは、リード３に対する半田の付着
を防ぐ。一つの実施例では、銅材のリード３表面全域に
パラジウムメッキを施し、接続端子部５の部分を除き更
にその上からニッケルメッキ又は半田レジストを施すこ
とが可能である。また、リード３上面の全域にニッケル
メッキを施し、接続端子部５の部分およびリード先端の
導体ワイヤ６のボンディング領域にのみ更にパラジウム
又は金等のメッキを施す方法もある。パラジウムメッキ
によって、接続端子部５の部分は、半田が付着できるよ
うになる。この場合においても、電極パッド２と導体ワ
イヤ６は、樹脂によって覆われることが好ましい。

【００２２】上記実施例では、接続端子部５の形状をメ
サ型としたが、本発明では、外部回路への導通という接
続端子部５の機能を実現し、かつ成型可能である種々の
形状が含まれる。図５はその一例であり、接続端子部５
上部の角を潰して配線回路基板上の対向する被接合電極
に十分な接合面積が確保されるような形状として、絞り
加工を施した鍋底状、又は鞍状等にしている。これによ
り半田の付着面積が大きくなり、半導体装置の実装の信
頼性が向上する。また、接続端子部５の接地面積を広く
するために、リードフレーム成型時に接続端子部５の接
地領域を円形、四角形や三角形等の多角形にするなどそ
の線幅を太くするような加工が可能である。また接続端
子部５を逆Ｕ字型、アーチ型等としてもよい。

【００２３】また本発明は、集積回路チップ上の電極パ
ッド（ボンディングパッド）２が、その端縁部に配置さ
れたサイドボンド型の集積回路チップにも適用可能であ
る。図６はその一例を示している。集積回路チップ１の
端縁部に配置された電極パッド２に近接するリード３の
部分に、枝部３ｃを一体的に形成する。枝部３ｃと各電
極パッド２とを導体ワイヤ６によりボンディングして、
電気的に接続する。最もこのような枝部を設けずにリー
ド３の本体に導体ワイヤ６によりボンディングして電極
パッドとの導通を得ることも可能である。

【００２４】次に図１に示すこの半導体装置の製造工程
について述べる。まず実装する集積回路チップが形成さ
れたウェハを準備し、その最表面にポリイミド樹脂等の
後述するリードとの接合を可能にする接着層１１を形成
する接着剤を均一な厚みで塗布する。この工程には、集
積回路の形成におけるフォトレジストを塗布するための
スピンコート法を用いることができる。すなわち、ウェ
ハ上に液状のポリイミド樹脂を滴下し、高速回転させ、
遠心力により過剰の樹脂を振り払い、所望のポリイミド
皮膜（約50μｍ）を得、高温乾燥を施した後電極パッド
部２上の皮膜をドライ又はウェットエッチングにより除
去する。そしてウエハをダイシングソーにより通常の方
法で個々の集積回路チップに切り離す。

【００２５】上記工程とは別の工程でリードフレームを
成型する。リードフレームの成型は、従来と同様に、例
えば厚さ0.125mmのFe-Ni板をほぼ図2に示される平面図
上のリード部３、４、及び５を持つリードフレームをエ
ッチングまたは金型による打ち抜きで作製する。このリ
ードフレームは上記リード部３、４、及び５を保持する
枠を持つが、それらは図示省略されている。次に、各リ
ード３の所定の中間部位を上方に突出するように曲折し
て接続端子部５を形成する。リード３の下に突起の先端
に平坦部を持つ所謂、メサ型、あるいは先端部の平坦部
が少ない三角型をした突起形成用金型を置き、上方から
プレスして曲げ加工を行う方法が採られる。この突起状
の接続端子部５を有するリードフレームを集積回路チッ
プ１の表面に接着する。上下からヒーターを当て、集積
回路チップ１表面のポリイミドを加熱溶融させると共に
リード３を加圧して付着させる。なお、チップ１表面を
覆って設けられた接着層１１は、集積回路チップ１表面
の保護膜としても機能する。次にリード３と集積回路チ
ップ１上の電極パッドとをワイヤボンディングにより電
気的に接続する。そして集積回路チップ１上に樹脂をポ
ッティングし、接続端子部の領域を除きリード３を覆
う。最後にこのパッケージをリードフレームの枠からチ
ップの外形の位置で切り離す。

【００２６】次に本発明の第２の実施形態について説明
する。図７にこの実施例の断面図を示す。この実施例
は、図１に示した例と、接続端子部５の配置、形状を含
むリード３の配置、形状、電極パッド２との接続その他
の点において同じである。しかし、ポッティングにより
樹脂を封止するのではなく、トランスファーモールド法
により集積回路チップ１をパッケージする点が異なって
いる。モールド封止は、ポッティング封止よりも量産性
の面で優れている。この半導体装置の成型に利用される
モールド金型は、この半導体装置専用のものと、他の半
導体装置にも用いられる一般的なものが考えられる。こ
の半導体装置専用の金型とは、接続端子部５の部分をパ
ッケージの表面よりも突出させるために、接続端子部５
に応じた位置でキャビティ内に凹みを備えたものであ
る。この凹み内に接続端子部５の先端を納めた状態で、
モールド樹脂を金型内に流し込み封止を行う。

【００２７】また、一般的なモールド金型を用いる場合
には、接続端子部５の先端を金型の内壁に当接させた状
態で、モールド封止する。モールド樹脂は、プランジャ
で加圧して金型内に送り込まれるため、樹脂が接続端子
部５の先端と金型の内壁との間の僅かな隙間に至って、
接続端子部５の先端にフラッシングといわれる薄い樹脂
の膜が形成されることがある。フラッシングは、モール
ド封止工程の後に、パッケージの表面に高圧で砂粒、木
細粉や水などを吹き付けることによって取り除くことが
できる。この場合にパッケージの表面と接続端子部５の
先端は、ほぼ同一平面上に位置する。何れのタイプの金
型を用いる場合でも、集積回路チップの表面側と裏面側
のモールドの厚みは、チップの反りを防ぐために同じに
することが良い。

【００２８】次に本発明の第３の実施形態について説明
する。図８には、この実施例の断面図を示している。こ
の例は、第２の実施形態と同様にモールド封止により集
積回路チップ１をパッケージしている。この実施例は、
接続端子部の構成において、先の何れの実施例とも異な
っている。すなわち、先の実施例で示した、リードを曲
折して形成した接続端子５上に、更に半田バンプ８を設
けることによって、接続端子部９を形成している。接続
端子５の先端は、モールド樹脂により形成されるパッケ
ージ表面と同一面内にある。第２の実施例で示した方法
で、接続端子５上のフラッシングを取り除き、先端を露
出させる。この接続端子５上に半田バンプ８を形成す
る。

【００２９】第１の実施形態では、パッケージの表面か
ら接続端子５を突出させるために、接続端子５自体の突
出量が重要であった。この例では、接続端子５の突出量
と半田バンプ８の直径の合計が接続端子部の突出量とな
る。よって接続端子５自体は、パッケージ表面と同一高
さか、場合によってはそれよりも低くても差し支えが無
い。接続端子５の高さを多く取るためには、その加工上
の制限からその基部を広く取らなければならない場合が
生じる。第１の実施形態のようなメサ型の突起でリード
面からの高さを0.35mm確保するのに、接続端子の基部に
おいて0.6mmの幅が必要であった。図２に示すようなリ
ードの配列で、接続端子部間のピッチを狭め更に多ピン
化を図る場合に、この基部の幅が障害となる。この実施
例では、接続端子５の高さを低くし、その基部の幅を狭
めることができる。そのため更に高密度実装が可能であ
る。

【００３０】半田バンプ８の形成は、予め作っておいた
半田ボールを移載し溶融する方法、クリーム半田を印
刷、リフローしバンプにする方法などを用いることがで
きる。印刷配線回路基板上のパッケージ接続端子５に対
向する被接合電極に半田バンプを載置し、一括リフロー
により接合する一般的な方法で、半導体装置を基板上に
実装する。第２の実施例と同様に、集積回路チップ１の
表裏のモールドの厚さは、チップの反りを防ぐために同
一とされる。しかし、チップの厚さ自体が反りを引き起
こすことがない程度のものである場合には、モールド樹
脂はリードを形成した面だけで足りる。図９は、集積回
路チップ１のリード３側にのみモールドを施したパッケ
ージの断面図を示している。

【００３１】

【発明の効果】以上の如く、本発明により与えられるリ
ードの任意の中間位置における接続端子部により、リー
ドフレームを用いたＬＯＣ構造の集積回路パッケージに
おいて、多ピン化を実現することができる。本リードフ
レームを用いたパッケージは、簡単な製造工程で安価に
製造でき、量産化に適している。

【００３２】本発明では、リード上の接続端子部を２次
元的に配列できるため、同じピン数、同じパッケージ長
さのＬＯＣパッケージに比してピッチ間距離を広く取る
ことができる。

【００３３】また、本発明はリードの任意の中間位置に
接続端子部を形成するため、従来ＱＦＰのパッケージ実
装において問題となっていたリードの曲がりによる実装
基板からの浮き上がりによる電気的接続の信頼性の低下
の問題がほとんど生じない。

【００３４】リードの任意の中間位置を曲折して形成し
た接続端子部は、ＢＧＡパッケージに比して実装信頼性
が向上する。すなわち、リードによる接続端子部は微小
の変形が可能であり、実装基板とパッケージ間に生じた
歪みを吸収する。

【００３５】リードを曲折して形成した接続端子上に半
田バンプを設けて新たな接続端子部を形成した場合に
は、接続端子の突出量を小さくすることができ、その結
果、接続端子部のピッチを狭めることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置をリ
ード実装面から見た斜視図である。

【図２】図１の半導体装置から樹脂層を取り除いて示す
リード実装面の平面図である。

【図３】図１のＡ−Ａ線における端面図である。

【図４】図１の半導体装置のリードの配列を拡大して示
す図である。

【図５】接続端子部の他の形態を示す図４に対応した斜
視図である。

【図６】サイドボンド型の半導体装置に本発明を適用し
た場合の例を示す斜視図である。

【図７】本発明の第２の実施形態に係る半導体装置の断
面図である。

【図８】本発明の第３の実施形態に係る半導体装置の断
面図である。

【図９】集積回路チップの厚みの異なる図８の変形例を
示した断面図である。

【符号の説明】

１集積回路チップ２電極パッド（ボンディングパッド）３、３a、３ｂリード４バスバー５、５a、５ｂ接続端子部６導体ワイヤ７樹脂層８半田バンプ９接続端子部１０半田バンプ１１接着層

───────────────────────────────────────────────────── フロントページの続き (72)発明者前田孝幸大分県速見郡日出町大字川崎字高尾4260 日本テキサス・インスツルメンツ株式会社日出工場内 (72)発明者井村貴寛大分県速見郡日出町大字川崎字高尾4260 日本テキサス・インスツルメンツ株式会社日出工場内

Claims

【特許請求の範囲】

【請求項１】主面に複数の電極パッドを有する集積回
路チップと、上記主面上に設けられ、上記複数の電極パッドに電気的
に接続される複数のリードと、上記各リードの長手方向における任意の中間位置を上記
主面側とは逆の向きに突出するよう屈曲して形成した接
続端子部と、を備えた半導体装置。
【請求項２】隣り合うリード上の上記接続端子部を、
上記電極パッドの列から異なる直線距離の位置で配置し
た請求項１記載の半導体装置。
【請求項３】上記接続端子部に半田バンプを設けた請
求項１又は２記載の半導体装置。
【請求項４】上記接続端子部を除くリード表面に、非
半田付着物質を塗布して非半田付着領域とした請求項
１、２又は３記載の半導体装置。
【請求項５】上記集積回路チップと上記複数のリード
を封止する樹脂を備え、上記樹脂から露出する上記接続
端子部が設けられている請求項１、２、３又は４記載の
半導体装置。
【請求項６】集積回路を形成したウエハ表面に接着剤
を塗布する工程と、ウエハ表面における電極パッド上の上記接着剤を除去す
る工程と、上記ウエハをダイシングして個々の集積回路チップに分
離する工程と、リードフレームの各リードの任意の中間部位を上方に突
出するように曲折して接続端子部を形成する工程と、上記集積回路チップの表面に上記接着剤によって上記リ
ードフレームのリードを接着する工程と、上記リードフレームのリードと上記集積回路チップの電
極パッドとを電気的に接続する工程と、上記接続端子部を露出させた状態で上記集積回路チップ
及びリードを樹脂により封止して集積回路パッケージを
形成する工程と、上記集積回路パッケージをリードフレームから切り離す
工程と、を含む半導体装置の製造方法。