CN111566805A - 部件内置模块及其制造方法 - Google Patents

部件内置模块及其制造方法 Download PDF

Info

Publication number
CN111566805A
CN111566805A CN201880085969.XA CN201880085969A CN111566805A CN 111566805 A CN111566805 A CN 111566805A CN 201880085969 A CN201880085969 A CN 201880085969A CN 111566805 A CN111566805 A CN 111566805A
Authority
CN
China
Prior art keywords
terminal
substrate
connection
resin layer
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880085969.XA
Other languages
English (en)
Other versions
CN111566805B (zh
Inventor
野村忠志
番场真一郎
高仓毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111566805A publication Critical patent/CN111566805A/zh
Application granted granted Critical
Publication of CN111566805B publication Critical patent/CN111566805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明提供模块，能够使用端子集合体容易地形成部件间的屏蔽壁及外部连接端子。模块(1)具备：部件(3)，其安装于基板(2)的上表面(2a)和下表面(2b)；第二密封树脂层(4)，其层叠于基板2的上表面(2a)；第一密封树脂层(5)，其层叠于基板(2)的下表面(2b)；以及端子块(6)，其安装于基板(2)的下表面(2b)。端子块(6)是多个连接导体(10)通过树脂(6a)被一体化而成的，该多个连接导体(10)由端子部(10a)和将连接导体(10)的一端弯曲而形成的基板连接部(10b)形成，端子块(6)构成模块(1)的外部连接端子，并且作为针对部件(3)的屏蔽壁发挥功能。在将端子集合体安装于基板(2)的下表面(2b)，并利用树脂进行了密封之后，研磨表面来除去连结部，由此能够形成端子块(6)。

Description

部件内置模块及其制造方法
技术领域
本发明涉及部件内置模块及其制造方法。
背景技术
以往，如专利文献1提出了一种方法，将经由连结部连结了多个连接端子而得的端子集合体安装在布线基板上，在树脂密封后除去连结部，由此以低成本并且较短的制造时间制造具备层间连接导体的模块。例如，如图18(a)所示，准备多个端子101与矩形状的连结部102的对置的两个边分别连结的金属板，如图18(b)所示，通过对该金属板进行折曲加工来形成端子集合体100。将端子集合体100和其他的电子部件安装在基板的一个主面，来形成将端子集合体100和电子部件密封的密封树脂层，在研磨密封树脂层的表面时除去连结部102，由此能够由端子集合体100形成层间连接导体。
通过像这样形成层间连接导体，不需要设置经由多个复杂的工序而形成的通孔，能够实现模块制造所需的成本及制造时间的减少。另外，仅通过将端子集合体100安装于基板的一个主面，就能够一次性形成多个层间连接导体。
专利文献1：日本特许第5708814号公报(参照段落0021～0030、图1)
然而，在将上述的端子集合体100安装于基板的情况下，端子101与基板的连接面积较小，因此与基板的连接变得不稳定，模块的可靠性有可能降低。另外，在基板安装端子集合体100来除去连结部102之后，端子101有可能从密封树脂层脱落。
发明内容
本发明是鉴于上述的课题而完成的，其目的在于，提供一种模块，能够增大基板与端子部的连接面积，由此提高模块的可靠性，并且防止端子部从密封树脂层脱落。
为了实现上述的目的，本发明的模块的特征在于，具备：基板；部件和连接导体，其安装于上述基板的一个主面；以及第一密封树脂层，其覆盖上述一个主面、上述部件、以及上述连接导体，上述连接导体具有：端子部，其竖立设置在上述第一密封树脂层内；以及基板连接部，其是将上述连接导体的端部弯曲而成的，上述端子部的端部从上述第一密封树脂层的表面露出，上述基板连接部与上述基板的上述一个主面连接。
根据该结构，连接导体具有将端部弯曲而成的基板连接部，因此能够增大与基板的连接面积，能够提高连接可靠性。另外，存在基板连接部，由此能够防止连接导体从第一密封树脂层脱落。
另外，也可以是，上述连接导体的上述端子部的上述端部构成外部连接端子。根据该结构，由于将端子部作为外部连接端子使用，因此不需要另外设置通孔，能够减少制造成本，并且能够实现制造时间的缩短。
另外，也可以是，在上述第一密封树脂层的表面形成有屏蔽膜，上述端子部的上述端部与上述屏蔽膜连接。根据该结构，通过将端子部与屏蔽膜连接，能够将端子部作为针对模块内的部件的屏蔽壁来使用。
另外，也可以是，多个上述连接导体被排列成一列来通过树脂制的端子块被一体化，通过上述端子块被一体化的上述多个连接导体的上述基板连接部朝向相同的方向配置。根据该结构，由于能够将端子块组合来容易地安装于基板，因此能够提供量产性大的模块。另外，即使模块主体大型化、复杂化、多端子化，通过形成端子块来使连接导体在基板上的安装变得容易，能够减少由于位置偏移引起的连接不良，能够提高端子连接的可靠性。
另外，也可以是，通过上述端子块被一体化的上述多个连接导体的相邻的上述端子部彼此通过面导体连接。根据该结构，能够在基板的内部容易地形成屏蔽壁。
另外，也可以是，多个上述端子块配置为包围上述部件。根据该结构，能够容易地形成针对安装于基板内部的部件的屏蔽壁。另外，也可以是，模块还具备：部件，其安装于上述基板的另一个主面；以及第二密封树脂层，其覆盖上述另一个主面和上述部件。
另外，也可以是，模块还具备：其他的连接导体，其与其他的部件一同安装于上述基板的上述另一个主面；以及第二密封树脂层，其覆盖上述另一个主面、上述其他的部件、以及上述其他的连接导体，上述其他的连接导体具有：端子部，其竖立设置在上述第二密封树脂层内；以及基板连接部，其是将上述其他的连接导体的端部弯曲而成的，上述端子部的端部从上述第二密封树脂层的表面露出，上述基板连接部与上述基板的上述另一个主面连接，安装于上述一个主面的上述连接导体的上述端子部的上述端部和安装于上述另一个主面的上述其他的连接导体的上述端子部的上述端部构成外部连接端子。
根据该结构，在基板的两面安装有部件的情况下，也能够局部地形成屏蔽壁。另外，在模块的上下露出的端子部的另一端构成外部连接端子，因此能够层叠两面安装的模块。
另外，也可以是，模块还具备：上述部件和其他的连接导体，其安装于上述基板的另一个主面；第二密封树脂层，其覆盖上述另一个主面、上述部件、以及上述其他的连接导体；以及屏蔽膜，其形成于上述第一密封树脂层和上述第二密封树脂层的表面，上述其他的连接导体具有：端子部，其竖立设置在上述第二密封树脂层内；以及基板连接部，其是将上述其他的连接导体的端部弯曲而成的，上述端子部的端部从上述第二密封树脂层的表面露出，上述基板连接部与上述基板的上述另一个主面连接，安装于上述一个主面的上述连接导体和安装于上述另一个主面的上述其他的连接导体中的任意一个的上述端子部的上述端部构成外部连接端子，另一个上述端子部的上述端部与上述屏蔽膜连接。
根据该结构，在基板的一个主面和另一个主面这两面，能够局部地形成屏蔽壁。
另外，本发明的部件内置模块的制造方法的特征在于，具备：端子集合体形成工序，形成排列多个金属体来通过树脂被一体化的端子集合体，其中上述多个金属体具有一对端子部、将金属体的端部弯曲而形成的基板连接部、以及将没有弯曲的一侧的端部彼此相连的连结部；安装工序，将上述端子集合体和部件安装于基板的一个主面；树脂层形成工序，形成密封树脂层，该密封树脂层覆盖上述基板的上述一个主面、上述端子集合体、以及上述部件；以及研磨工序，通过研磨上述密封树脂层的表面，来除去上述端子集合体的上述连结部，上述端子集合体形成工序具有：引线框准备工序，准备在一对框部支承多个引线部的引线框；金属体形成工序，对上述引线框的引线部进行弯曲加工来形成具有上述基板连接部和上述连结部的上述多个金属体；树脂密封工序，通过树脂将支承于上述框部的上述多个金属体密封；框切断工序，将上述框部切断并除去；以及单片化工序，将用树脂密封的上述多个金属体切断来进行单片化。
根据该结构，能够增大基板与连接导体的连接面积，因此能够提高模块的可靠性。并且，能够防止端子部从密封树脂层脱落。另外，通过将作为标准品准备的端子集合体组合安装，能够针对多个种类的部件内置模块应用容易且相同的加工工序。另外，通过作为端子集合体来安装于基板，能够使加工工序变得容易。另外，在基板内部设置屏蔽的工序变得容易，能够减少制造成本。
根据本发明，能够利用简易的加工工序形成外部连接端子及屏蔽壁，能够提供量产性大的模块。另外，即使模块主体大型化、多端子化，通过安装操作容易的端子块，能够防止位置偏移，提高端子连接的可靠性。
附图说明
图1是本发明的第一实施方式的模块的俯视图和剖视图。
图2是示出图1的模块的端子集合体的例子的图。
图3是示出图1的端子集合体的另一例的图。
图4是示出图2的端子集合体的制造方法的图。
图5是示出图2的端子集合体的制造方法的图。
图6是示出图2的端子集合体的制造方法的图。
图7是示出图1的模块的制造方法的图。
图8是示出图1的模块的制造方法的图。
图9是示出图1的模块的变形例的图。
图10是本发明的第二实施方式的模块的俯视图和剖视图。
图11是本发明的第二实施方式的模块的俯视图和剖视图。
图12是示出图10的模块的制造方法的图。
图13是示出图10的模块的制造方法的图。
图14是示出图10的模块的变形例的图。
图15是示出图10的模块的变形例的图。
图16是本发明的第三实施方式的模块的剖视图。
图17是本发明的第三实施方式的模块的剖视图。
图18是以往的模块的剖视图。
具体实施方式
＜第一实施方式＞
参照图1～图3对本发明的第一实施方式的模块1进行说明。此外，图1(a)是从第一实施方式的模块1的安装面侧观察的俯视图，图1(b)是模块1的A－A箭头方向的剖视图，图2和图3是示出安装于模块1的端子块的例子的图。
如图1所示，第一实施方式的模块1具备：基板2，其在上表面2a(相当于本发明的“另一个主面”)和下表面2b(相当于本发明的“一个主面”)安装多个部件3，在上表面2a层叠第二密封树脂层4，在下表面2b层叠第一密封树脂层5；多个端子块6，其安装于基板2的下表面2b；以及屏蔽膜7，其覆盖第二密封树脂层4的侧面和上表面4a、第一密封树脂层5的侧面、以及基板2的侧面。模块1例如搭载于电子设备的母基板8。
基板2例如由低温同时烧制陶瓷、玻璃环氧树脂等形成。在基板2的上表面2a和下表面2b形成多个焊盘电极9，在基板2的表层和内层形成多个接地电极(图示省略)、多个布线电极(图示省略)、以及多个导通孔导体(图示省略)等。此外，各接地电极例如形成为从基板2的侧面露出。
各焊盘电极9、各接地电极和各布线电极分别由Cu、Ag、Al等通常用作电极的金属形成。另外，各导通孔导体由Ag、Cu等金属形成。
部件3例如列举电感器、电容器、IC、功率放大器等部件。通过焊锡将连接端子(图示省略)与形成在基板2的上表面2a和下表面2b的焊盘电极9连接，来将各部件3安装于基板2的上表面2a和下表面2b。
第二密封树脂层4设置在基板2的上表面2a，以覆盖基板2的上表面2a和各部件3，第一密封树脂层5设置在基板2的下表面2b，以覆盖基板2的下表面2b、各部件3、以及各端子块6。两密封树脂层4、5能够由放入硅填料的环氧树脂等通常用作密封树脂的树脂形成。另外，为了高热传导，也可以使用氧化铝填料等热传导率较高的填料。
屏蔽膜7是用于阻断从外部对各部件3的电波的，与基板2的接地电极连接。屏蔽膜7能够由具有紧贴层、层叠于紧贴层的导电膜、以及层叠于导电膜的保护膜的多层构造形成。紧贴层例如能够由SUS等金属形成。另外，紧贴层也可以是Ti、Cr、Ni、TiAl等。导电膜是承担屏蔽膜7的实质的屏蔽功能的层，例如能够由Cu、Ag、Al中的任意的金属形成。保护膜是为了防止导电膜腐蚀或者受到损伤而设置的，例如能够由SUS形成。此外，保护膜也可以是Ti、Cr、Ni、TiAl等。
端子块6是将多个连接导体10排列成一列或者二列并通过树脂6a被一体化而成的。连接导体10是由端子部10a和将连接导体的一端弯曲的基板连接部10b形成为L字状的板状的导体。在本实施方式中，端子块6是将8个连接导体10排列成二列并通过树脂6a被一体化而成的。此外，各列的基板连接部10b形成为连接导体的一端朝向端子块6的外侧弯曲。另外，端子部10a的端部从第一密封树脂层5的下表面5a露出，由此构成外部连接端子，基板连接部10b与形成于基板2的下表面2b的焊盘电极9连接。安装于基板2的下表面2b的端子块6中的、相邻的端子部10a彼此通过面导体来连接的端子块60，也作为针对安装于基板2的下表面2b的部件3a的屏蔽壁发挥功能。
通过将图2和图3所示的端子集合体11安装于基板2的下表面2b，层叠第一密封树脂层5，并经由研磨或者磨削等工序，除去将端子部10a彼此连结的连结部10c，由此能够形成端子块6。此外，关于端子集合体11的制造方法以及在将端子集合体11安装于基板2之后形成端子块6的方法的详细情况，后述说明。
这里，参照图2和图3对端子集合体11的各种形状进行说明。端子集合体11例如能够将端子数、端子厚度、端子宽度、端子高度、端子间距等预先设定为规格来准备各种形状。在图2(a)的端子集合体11中，将端子部10a排列成二列，各列的相向的端子部10a彼此由连结部10c连结。另外，端子部10a的与连结部10c相反侧的端部弯曲，由此形成基板连接部10b。在端子集合体11中，二个端子部10a彼此由连结部10c连结而成的多个金属板10d被树脂6a覆盖，成为一体化的构造。另外，图2(b)的端子集合体11a采用一个列的相邻的一部分的端子部10a彼此由屏蔽壁10e连接的形状。另外，图2(c)的端子集合体11b在一个列形成屏蔽壁10e，另一个列仅由端子部10a形成。图2(d)的端子集合体11c还在另一个列形成屏蔽壁10e。另外，在图3(a)的端子集合体11d中，由屏蔽壁10e与连结部10c夹着的部分的树脂被除去，因此例如能够跨过部件3而安装于基板2的下表面2b。另外，在图3(b)的端子集合体11e中，一个列的端子部10a中的一部分被除去，在另一个列形成屏蔽壁10e。另外，也可以像图3(c)的端子集合体11f那样，仅相邻的端子部10a的上部由面导体连接来形成侧面连接部10f。侧面连接部10f能够作为除去连结部10c时的研磨的基准。
(端子集合体的制造方法)
参照图4～图6对端子集合体11的制造方法进行说明。
如图4(a)所示，准备将多个引线部13支承于一对框部12的引线框。接下来，如图4(b)所示，对引线框实施弯曲加工，而形成成为端子部10a、基板连接部10b、和连结部10c的部分。而且，如图5(a)所示，由树脂6a密封实施了弯曲加工的引线框的成为端子部10a和连结部10c的部分。这里，树脂6a能够由放入硅填料的环氧树脂等通常用作密封树脂的树脂形成。另外，为了高热传导，也可以使用氧化铝填料等热传导率较高的填料。
接下来，如图5(b)所示，切割框部12。最后，如图6所示，若切断成规定的长度而单片化，则完成端子集合体11。
(模块的制造方法)
接下来，参照图7和图8对使用端子集合体11的模块的制造方法进行说明。在该第一实施方式中，在形成了多个模块1的集合体之后，通过单片化来制造模块1。此外，在图7和图8中，安装于基板2的上表面2a的各部件3和第二密封树脂层4的图示省略。
首先，如图7(a)所示，准备基板2，该基板2在其上表面2a和下表面2b形成多个焊盘电极9，在表层或者内层形成多个接地电极、多个布线电极、和多个导通孔导体等。关于各焊盘电极9、各接地电极、和各布线电极，能够通过对含有Cu、Ag、Al等金属的导电性糊剂进行丝网印刷等来分别形成。另外，关于各导通孔导体，能够在使用激光等而形成通孔之后，通过公知的方法形成。而且，使用公知的表面安装技术将各部件3安装于基板2的上表面2a，并且将各部件3和各端子集合体11安装于下表面2b。例如，在形成于基板2的下表面2b的焊盘电极9中的、所希望的焊盘电极9上形成焊锡，在形成焊锡的焊盘电极9中的对应的焊盘电极9上安装各部件3和各端子集合体11，然后进行回流处理。此外，也可以根据需要，代替端子集合体11a～11f中的任一个而安装各端子集合体11。
接下来，如图7(b)所示，形成第二密封树脂层4和第一密封树脂层5，以覆盖安装于基板2的上表面2a和下表面2b的各部件3和各端子集合体11(11a～11f)。两密封树脂层4、5例如能够使用转移模塑方式、压缩模塑方式、液状树脂工法、片状树脂工法等来形成。另外，两密封树脂层4、5能够使用放入一般的硅填料的环氧树脂。此外，为了使两密封树脂层4、5具有较高的热传导性，也可以使用放入了氧化铝填料等热传导率较高的填料的环氧树脂。此外，也可以在两密封树脂层4、5的形成前，根据需要进行基板2的等离子体清洗。
接下来，如图8(a)所示，研磨或者磨削第一密封树脂层5的下表面，而除去各端子集合体11(11a～11f)的连结部10c。然后，如图8(b)所示，通过切片机或者激光加工等公知的方法，将模块1单片化。然后，使用溅射装置及真空蒸镀装置，将屏蔽膜7成膜以覆盖第二密封树脂层4的表面和第一密封树脂层5的侧面、以及基板2的侧面，由此完成模块1。
根据上述的实施方式，如果基于预先设定的规格来准备各种形状的端子集合体11，则能够针对各种种类的模块使用相同的端子集合体11。另外，端子集合体11的加工很容易且量产性也较高，因此能够减少模块的制造成本。另外，通过在连接导体10设置基板连接部10b，能够增大连接导体10与基板2的连接面积，能够提高连接导体10与基板2的连接可靠性。
另外，即使模块1被大型化、复杂化、多端子化，只要准备操作容易的尺寸、端子数的端子集合体11，就能够减少安装时的位置偏移所引起的连接不良，能够提高端子连接的可靠性。
另外，通过在基板2的下表面2b搭载框状基板来在框状基板的内周面形成屏蔽膜，从而与实现针对安装于基板2的下表面2b的部件的屏蔽功能的构造相比，本发明的构造能够抑制由于基板2与框状基板的热膨胀系数的差异等而引起的翘曲的产生，能够抑制由于端子的连接不良或断裂等而引起的模块的可靠性降低。另外，通过将具有屏蔽壁的端子集合体11组合，能够在框状基板中容易地形成加工工序复杂且很难形成的分割屏蔽、部分屏蔽。
(模块的变形例)
参照图9对模块1的变形例进行说明。此外，图9(a)～(c)是模块1a～1c的剖视图。
如图9(a)所示，在模块1a中，在基板2的上表面2a安装各部件3，但没有形成第二密封树脂层4。另外，如图9(b)所示，在模块1b中，在基板2的上表面2a形成多个布线/天线图案14来取代部件3。另外，如图9(c)所示，模块1c在基板2的上表面2a安装各部件3和各端子块6，在基板2的下表面2b形成布线/外部连接电极14。并且，在第二密封树脂层4的表面的一部分存在没有形成屏蔽膜7的部分，在没有形成屏蔽膜7的部分形成布线/外部连接电极14。也可以在布线/外部连接电极14搭载部件3。
＜第二实施方式＞
参照图10至图13对本发明的第二实施方式的模块1d和模块1e进行说明。此外，图10(a)是从第二实施方式的模块1d的安装面侧观察的俯视图，图10(b)是模块1d的A－A箭头方向的剖视图，图11(a)是从第二实施方式的模块1e的安装面侧观察的俯视图，图11(b)是模块1e的A－A箭头方向的剖视图，图12和图13是示出模块1d和模块1e的制造方法的图。
第二实施方式的模块1d、1e与使用图1说明的第一实施方式的模块1的不同点在于，如图10和图11所示，夹着部件或其他的端子块而配置端子块的点。其他的结构与第一实施方式的模块1相同，因此通过标注相同的附图标记而省略其说明。
在图10所示的模块1d中，夹着安装于基板2的下表面2b的部件3a而配置二个端子块6b。通过具有在基板2的下表面2b的大致中央配置的屏蔽壁10e的端子块60，基板2的下表面2b被分隔成二个区域，进一步各端子块6b也具有屏蔽壁10e，因此能够由屏蔽壁将分隔成二个区域中的一个区域更精细地分隔。
另外，在图11所示的模块1e中，夹着配置在基板2的下表面2b的中央的端子块60而配置二个端子块6c。端子块6c也具有屏蔽壁10e，因此能够由两端子块6c分隔成位于基板2的下表面2b的大致中央的端子区域(配置端子块60的区域)和配置部件的部件区域。
(模块的制造方法)
参照图12和图13对模块1d或者模块1e的制造方法进行说明。此外，在图12和图13中，安装于基板2的上表面2a的部件3和第二密封树脂层4的图示省略。
首先，如图12(a)所示，准备基板2，该基板2在其上表面2a和下表面2b形成多个焊盘电极9，在表层或者内层形成多个接地电极、多个布线电极、和多个导通孔导体等。关于各焊盘电极9、各接地电极和各布线电极，能够通过对含有Cu、Ag、Al等金属的导电性糊剂进行丝网印刷等来分别形成。另外，关于各导通孔导体，能够在使用激光等来形成通孔之后，通过公知的方法来形成。而且，使用公知的表面安装技术将各部件3安装于基板2的上表面2a，并且将各部件3、3a和各端子集合体11、110、11d安装在下表面2b。例如，在形成于基板2的下表面2b的焊盘电极9中的、所希望的焊盘电极9上形成焊锡，在形成焊锡的焊盘电极9中的对应的焊盘电极9上安装各部件3和各端子集合体11，然后，进行回流处理。此时，跨过部件3a、低高度的端子集合体110而安装端子集合体11d。
接下来，如图12(b)所示，形成第二密封树脂层4和第一密封树脂层5，以覆盖安装于基板2的上表面2a和下表面2b的各部件3、3a和各端子集合体11、110、11d。两密封树脂层4、5例如能够使用转移模塑方式、压缩模塑方式、液状树脂工法、片状树脂工法等而形成。另外，两密封树脂层4、5能够使用放入一般的硅填料的环氧树脂。此外，为了使两密封树脂层4、5具有较高的热传导性，也可以使用放入了氧化铝填料等热传导率较高的填料的环氧树脂。此外，也可以在两密封树脂层4、5的形成前，根据需要而进行基板2的等离子体清洗。
接下来，如图13(a)所示，研磨或者磨削第一密封树脂层5的下表面，由此除去各端子集合体11、110、11d的连结部10c。然后，如图13(b)所示，通过切片机或者激光加工等公知的方法，将模块1单片化。然后，使用溅射装置、真空蒸镀装置，将屏蔽膜7成膜以覆盖第二密封树脂层4的表面和第一密封树脂层5的侧面、基板2的侧面，由此完成模块1d或者1e。
此外，也可以如图13(b)所示，将端子集合体110、11d分割来单片化。在该情况下，像图14(a)、(b)所示的模块1f的端子块6d、6e那样，分割端子集合体110来形成的端子块6d配置在基板2的下表面2b的端部，与端子块6d相邻地配置有分割端子集合体11d来形成的端子块6e。另外，在分割端子集合体11来单片化的情况下，像图15所示的模块1g那样，分割端子集合体11来形成的端子块6f配置在基板2的下表面2b的端部。
根据上述的实施方式，在基板2的下表面2b配置具有屏蔽壁的端子块，能够精细地分割区域。
＜第三实施方式＞
参照图16和图17对本发明的第三实施方式的模块1h至模块1l进行说明。此外，图16(a)是第三实施方式的模块1h的剖视图，图16(b)是第三实施方式的模块1i的剖视图，图16(c)是第三实施方式的模块1j的剖视图，图17(a)是第三实施方式的模块1k的剖视图，图17(b)是第三实施方式的模块1l的剖视图。
第三实施方式的模块1h至1l与使用图1而说明的第一实施方式的模块1的不同点在于，如图16和图17所示，端子块6安装于基板2的上表面2a和下表面2b这两面的点。其他的结构与第一实施方式的模块1相同，因此通过标注相同的附图标记而省略其说明。
如图16(a)所示，模块1h在基板2的上表面2a安装有端子块6b、6f，在下表面2b安装有端子块6。安装于基板2的上表面2a的端子块6b或者6f的端子部10a的端部从第二密封树脂层4的上表面4a露出，而与屏蔽膜7连接。此外，端子块6b或者6f的端子部10a也可以包含屏蔽壁。
另外，如图16(b)所示，在模块1i中，安装于基板2的上表面2a的端子块6的端子部10a的端部与屏蔽膜7连接，进一步屏蔽膜7在第二密封树脂层4的上表面4a被分割，与端子块6相关联地形成多个独立的屏蔽区域。
另外，如图16(c)所示，在模块1j中，第二密封树脂层4的上表面4a的一部分没有被屏蔽膜7覆盖，而在此处配置布线/外部连接电极14，搭载部件3。另外，端子块6的端子部10a的端部与布线或者天线图案连接。
另外，如图17所示，在模块1k、1l中，在基板2的上表面2a和下表面2b安装端子块6，各端子块6的端子部10a的端部构成外部连接端子。在图17(a)所示的模块1k中，仅端子块的端子部10a的端部从两密封树脂层4、5露出而构成外部连接端子，图17(b)所示的模块1l采用为了低高度化而将一部分的部件3从两密封树脂层4、5露出的结构。
根据上述的实施方式，在基板2的上表面2a和下表面2b这两面，能够形成部分屏蔽。另外，在图17所示的结构的情况下，在基板2的上表面2a和下表面2b这两面形成部分屏蔽，然后能够层叠多个模块。
此外，本发明不限于上述的各实施方式，能够在不脱离其主旨的范围内，除了上述的内容以外进行各种变更。
产业上的可利用性
另外，本发明能够广泛地应用于在基板安装有部件且在部件间形成有屏蔽的模块。
附图标记的说明
1、1a～1l…模块；2…基板；2a…上表面(另一个主面)；2b…下表面(一个主面)；3…部件；4…第二密封树脂层；5…第一密封树脂层；6、6b～6f…端子块；7…屏蔽膜；10…连接导体；10a…端子部；10b…基板连接部；11、11a～11f…端子集合体；12…框部；13…引线部。

Claims (16)

1.一种部件内置模块，其特征在于，具备：
基板；
部件和连接导体，其安装于所述基板的一个主面；以及
第一密封树脂层，其覆盖所述一个主面、所述部件、以及所述连接导体，
所述连接导体具有：端子部，其竖立设置在所述第一密封树脂层内；以及基板连接部，其是将所述连接导体的端部弯曲而成的，
所述端子部的端部从所述第一密封树脂层的表面露出，所述基板连接部与所述基板的所述一个主面连接。
2.根据权利要求1所述的部件内置模块，其特征在于，
所述端子部的所述端部构成外部连接端子。
3.根据权利要求1所述的部件内置模块，其特征在于，
在所述第一密封树脂层的表面形成有屏蔽膜，所述端子部的所述端部与所述屏蔽膜连接。
4.根据权利要求1至3中任一项所述的部件内置模块，其特征在于，
多个所述连接导体被排列成一列并通过树脂制的端子块被一体化，
通过所述端子块被一体化的多个所述连接导体的所述基板连接部朝向相同的方向配置。
5.根据权利要求4所述的部件内置模块，其特征在于，
通过所述端子块被一体化的多个所述连接导体的相邻的所述端子部彼此通过面导体连接。
6.根据权利要求4或5所述的部件内置模块，其特征在于，
多个所述端子块配置为包围所述部件。
7.根据权利要求1至6中任一项所述的部件内置模块，其特征在于，还具备：
部件，其安装于所述基板的另一个主面；以及
第二密封树脂层，其覆盖所述另一个主面和所述部件。
8.根据权利要求1所述的部件内置模块，其特征在于，
该部件内置模块还具备：其他的连接导体，其与其他的部件一同安装于所述基板的另一个主面；以及第二密封树脂层，其覆盖所述另一个主面、所述其他的部件、以及所述其他的连接导体，
所述其他的连接导体具有：端子部，其竖立设置在所述第二密封树脂层内；以及基板连接部，其是将所述其他的连接导体的端部弯曲而成的，
所述端子部的端部从所述第二密封树脂层的表面露出，所述基板连接部与所述基板的所述另一个主面连接，安装于所述一个主面的所述连接导体的所述端子部的所述端部和安装于所述另一个主面的所述其他的连接导体的所述端子部的所述端部构成外部连接端子。
9.根据权利要求8所述的部件内置模块，其特征在于，
多个所述其他的连接导体被排列成一列并通过树脂制的端子块被一体化，
通过所述端子块被一体化的多个所述其他的连接导体的所述基板连接部朝向相同的方向配置。
10.根据权利要求9所述的部件内置模块，其特征在于，
通过所述端子块被一体化的多个所述其他的连接导体的相邻的所述端子部彼此通过面导体连接。
11.根据权利要求9或10所述的部件内置模块，其特征在于，
多个所述端子块配置为包围所述其他的部件。
12.根据权利要求1所述的部件内置模块，其特征在于，
该部件内置模块还具备：所述部件和其他的连接导体，其安装于所述基板的另一个主面；第二密封树脂层，其覆盖所述另一个主面、所述部件、以及所述其他的连接导体；以及屏蔽膜，其形成于所述第一密封树脂层和所述第二密封树脂层的表面，
所述其他的连接导体具有：端子部，其竖立设置在所述第二密封树脂层内；以及基板连接部，其是将所述其他的连接导体的端部弯曲而成的，
所述端子部的端部从所述第二密封树脂层的表面露出，所述基板连接部与所述基板的所述另一个主面连接，安装于所述一个主面的所述连接导体和安装于所述另一个主面的所述其他的连接导体中的任意一者的所述端子部的所述端部构成外部连接端子，另一者的所述端子部的所述端部与所述屏蔽膜连接。
13.根据权利要求12所述的部件内置模块，其特征在于，
多个所述其他的连接导体被排列成一列并通过树脂制的端子块被一体化，
通过所述端子块被一体化的多个所述其他的连接导体的所述基板连接部朝向相同的方向配置。
14.根据权利要求13所述的部件内置模块，其特征在于，
通过所述端子块被一体化的多个所述其他的连接导体的相邻的所述端子部彼此通过面导体连接。
15.根据权利要求13或14所述的部件内置模块，其特征在于，
多个所述端子块配置为包围所述其他的部件。
16.一种部件内置模块的制造方法，其特征在于，具备：
端子集合体形成工序，形成排列多个金属体并通过树脂被一体化的端子集合体，其中所述多个金属体具有：一对端子部、将金属体的端部弯曲而形成的基板连接部、以及将没有弯曲的一侧的端部彼此相连的连结部；
安装工序，将所述端子集合体和部件安装于基板的一个主面；
树脂层形成工序，形成密封树脂层，该密封树脂层覆盖所述基板的所述一个主面、所述端子集合体、以及所述部件；以及
研磨工序，通过研磨所述密封树脂层的表面，来除去所述端子集合体的所述连结部，
所述端子集合体形成工序具有：
引线框准备工序，准备将多个引线部支承于一对框部的引线框；
金属体形成工序，对所述引线框的引线部进行弯曲加工来形成所述多个金属体，其中所述多个金属体具有所述基板连接部和所述连结部；
树脂密封工序，通过树脂将支承于所述框部的所述多个金属体密封；
框切断工序，将所述框部切断并除去；以及
单片化工序，将用树脂密封的所述多个金属体切断来进行单片化。
CN201880085969.XA 2018-01-11 2018-12-27 部件内置模块及其制造方法 Active CN111566805B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-002371 2018-01-11
JP2018002371 2018-01-11
PCT/JP2018/047997 WO2019138895A1 (ja) 2018-01-11 2018-12-27 部品内蔵モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
CN111566805A true CN111566805A (zh) 2020-08-21
CN111566805B CN111566805B (zh) 2023-11-14

Family

ID=67219017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880085969.XA Active CN111566805B (zh) 2018-01-11 2018-12-27 部件内置模块及其制造方法

Country Status (4)

Country Link
US (1) US11682597B2 (zh)
JP (1) JP7167945B2 (zh)
CN (1) CN111566805B (zh)
WO (1) WO2019138895A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113544843A (zh) * 2019-04-03 2021-10-22 株式会社村田制作所 模块、端子集合体以及模块的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021049521A1 (ja) * 2019-09-13 2021-03-18 株式会社村田製作所 モジュール
WO2021131774A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
WO2021131775A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
WO2021131776A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
WO2021140850A1 (ja) * 2020-01-10 2021-07-15 株式会社村田製作所 モジュール
JP7325384B2 (ja) * 2020-07-22 2023-08-14 三菱電機株式会社 半導体装置の製造方法
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
US20230369234A1 (en) * 2022-05-11 2023-11-16 Qualcomm Incorporated Package comprising a substrate and an interconnection die configured for high density interconnection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189861A (ja) * 1996-12-25 1998-07-21 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2006196857A (ja) * 2004-12-16 2006-07-27 Murata Mfg Co Ltd ケース付き複合回路基板及びその製造方法
WO2007132612A1 (ja) * 2006-05-17 2007-11-22 Murata Manufacturing Co., Ltd. 複合基板及びその製造方法
JP2012028486A (ja) * 2010-07-22 2012-02-09 Panasonic Corp 樹脂封止基板装置と、それらの製造方法
US20170033039A1 (en) * 2015-07-31 2017-02-02 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
CN106992160A (zh) * 2015-12-29 2017-07-28 台湾积体电路制造股份有限公司 封装的半导体器件以及封装方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230837A (ja) * 1994-02-18 1995-08-29 Fuji Xerox Co Ltd 混成集積回路基板用端子
JP4572467B2 (ja) * 2001-01-16 2010-11-04 株式会社デンソー マルチチップ半導体装置およびその製造方法
JP2011187677A (ja) 2010-03-09 2011-09-22 Panasonic Corp モジュール
JP5510461B2 (ja) 2010-04-13 2014-06-04 株式会社村田製作所 モジュール基板、及びモジュール基板の製造方法
TW201225242A (en) 2010-12-03 2012-06-16 Azurewave Technologies Inc Module IC package structure and method of making the same
WO2013035716A1 (ja) 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法
CN111033722B (zh) * 2017-09-04 2023-12-12 株式会社村田制作所 高频模块及其制造方法
US10636774B2 (en) * 2017-09-06 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D integrated system-in-package module
US11587903B2 (en) * 2018-04-23 2023-02-21 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US11302650B2 (en) * 2020-01-21 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189861A (ja) * 1996-12-25 1998-07-21 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2006196857A (ja) * 2004-12-16 2006-07-27 Murata Mfg Co Ltd ケース付き複合回路基板及びその製造方法
WO2007132612A1 (ja) * 2006-05-17 2007-11-22 Murata Manufacturing Co., Ltd. 複合基板及びその製造方法
JP2012028486A (ja) * 2010-07-22 2012-02-09 Panasonic Corp 樹脂封止基板装置と、それらの製造方法
US20170033039A1 (en) * 2015-07-31 2017-02-02 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
CN106992160A (zh) * 2015-12-29 2017-07-28 台湾积体电路制造股份有限公司 封装的半导体器件以及封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113544843A (zh) * 2019-04-03 2021-10-22 株式会社村田制作所 模块、端子集合体以及模块的制造方法
US11895769B2 (en) 2019-04-03 2024-02-06 Murata Manufacturing Co., Ltd. Module, terminal assembly, and method for producing module

Also Published As

Publication number Publication date
JPWO2019138895A1 (ja) 2020-12-10
US20200343151A1 (en) 2020-10-29
WO2019138895A1 (ja) 2019-07-18
US11682597B2 (en) 2023-06-20
JP7167945B2 (ja) 2022-11-09
CN111566805B (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
CN111566805B (zh) 部件内置模块及其制造方法
CN110036469B (zh) 高频模块
US10916496B2 (en) Circuit module
EP1818979B1 (en) Electronic component and fabrication method thereof
US11895769B2 (en) Module, terminal assembly, and method for producing module
US11335645B2 (en) High-frequency module and manufacturing method thereof
US9781828B2 (en) Module substrate and method for manufacturing module substrate
JP5708814B2 (ja) モジュールの製造方法
CN111788675B (zh) 高频模块
US10573591B2 (en) Electronic component mounting board, electronic device, and electronic module
CN112640102A (zh) 电子部件模块及电子部件模块的制造方法
CN110612780B (zh) 多连配线基板、电子部件收纳用封装件以及电子装置
US11322472B2 (en) Module
EP3451371A1 (en) Substrate for mounting electronic component, electronic device and electronic module
EP3367764A1 (en) Multilayer ceramic substrate and method for manufacturing same
CN111788674B (zh) 高频模块
CN114762098A (zh) 电子部件收纳用封装件、电子装置及电子模块
US10388628B2 (en) Electronic component package
JP3538774B2 (ja) 配線基板
US10930573B2 (en) Circuit module and manufacturing method therefor
JP3777131B2 (ja) 電子部品実装方法
JP4089958B2 (ja) 多数個取り配線基板
JP3911477B2 (ja) 多数個取り配線基板
JP2006135357A (ja) 多連配線基板
JP2010135714A (ja) 多数個取り配線基板およびその製造方法ならびに配線基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant