JP7167945B2 - 部品内蔵モジュールおよびその製造方法 - Google Patents

部品内蔵モジュールおよびその製造方法 Download PDF

Info

Publication number
JP7167945B2
JP7167945B2 JP2019564634A JP2019564634A JP7167945B2 JP 7167945 B2 JP7167945 B2 JP 7167945B2 JP 2019564634 A JP2019564634 A JP 2019564634A JP 2019564634 A JP2019564634 A JP 2019564634A JP 7167945 B2 JP7167945 B2 JP 7167945B2
Authority
JP
Japan
Prior art keywords
terminal
connection
substrate
component
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019564634A
Other languages
English (en)
Other versions
JPWO2019138895A1 (ja
Inventor
忠志 野村
真一郎 番場
毅 高倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019138895A1 publication Critical patent/JPWO2019138895A1/ja
Application granted granted Critical
Publication of JP7167945B2 publication Critical patent/JP7167945B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は部品内蔵モジュールおよびその製造方法に関する。
従来、特許文献１のように、複数の接続端子が連結部を介して連結された端子集合体を配線基板上に実装し、樹脂封止した後に連結部を除去することにより、低コストかつ短い製造時間で層間接続導体を備えるモジュールを製造する方法が提案されている。例えば、図１８（ａ）に示すように、複数の端子１０１が矩形状の連結部１０２の対向する２辺それぞれに連結された金属板を用意し、図１８（ｂ）に示すように、この金属板を折り曲げ加工することにより端子集合体１００が形成される。端子集合体１００およびその他の電子部品を基板の一方主面に実装して、端子集合体１００および電子部品を封止する封止樹脂層を形成し、封止樹脂層の表面を研磨する際に、連結部１０２を除去することにより、端子集合体１００から層間接続導体を形成することができる。
このようにして層間接続導体を形成することにより、複数の複雑な工程を経て形成されるビアホールを設ける必要がなく、モジュール製造にかかるコストや製造時間の削減を図ることができる。また、端子集合体１００を基板の一方主面に実装するだけで、複数の層間接続導体を一度に形成することが可能である。
特許第５７０８８１４号公報（段落００２１～００３０、図１参照）
しかしながら、上記した端子集合体１００を基板に実装する場合、端子１０１と基板との接続面積が小さいため、基板との接続が不安定になり、モジュールの信頼性が低下する恐れがある。また、基板に端子集合体１００を実装して連結部１０２を除去した後、端子１０１が封止樹脂層から抜けてしまう恐れもある。
本発明は、上記した課題に鑑みてなされたものであり、基板と端子部との接続面積を大きくして、モジュールの信頼性を向上させることができ、また端子部が封止樹脂層から抜けることを防止したモジュールを提供することを目的とする。
上記した目的を達成するために、本発明のモジュールは、基板と、前記基板の一方主面に実装された部品、および、配列されて樹脂製の端子ブロックにより一体化された複数の接続導体と、前記一方主面と前記部品と前記端子ブロックにより一体化された前記複数の接続導体とを被覆する第１封止樹脂層とを備え、前記複数の接続導体それぞれは、前記第１封止樹脂層内に立設された端子部と、前記接続導体の端部が屈曲されてなる基板接続部とを有し、前記複数の接続導体それぞれの前記端子部は、その端部が前記第１封止樹脂層の表面から露出し、前記複数の接続導体の前記基板接続部は同じ向きに配置されて前記基板の前記一方主面に接続され、前記複数の接続導体の隣接する前記端子部同士が面導体により接続されていることを特徴としている。
この構成によれば、接続導体は端部が屈曲されて形成された基板接続部を有するため、基板との接続面積を大きくすることができ、接続信頼性を向上させることができる。また、基板接続部があることにより、接続導体が第１封止樹脂層から抜けることを防止することができる。また、端子ブロックを組み合わせて基板に容易に実装することができるため、量産性に富んだモジュールを提供することができる。また、モジュール本体が大型化、複雑化、多端子化しても、端子ブロックを形成することで接続導体の基板への実装が容易になり、位置ずれによる接続不良を低減させることができ、端子接続の信頼性を向上させることができる。また、複数の接続導体の隣接する端子部同士が面導体により接続されているため、基板の内部に容易にシールド壁を形成することができる。
また、前記接続導体の前記端子部の前記端部が、外部接続端子を構成していてもよい。この構成によれば、端子部を外部接続端子として使用することができるため、別途ビアホールを設ける必要がなく、製造コストを削減することができるとともに、製造時間の短縮を図ることができる。
また、前記第１封止樹脂層の表面にシールド膜が形成され、前記端子部の前記端部が前記シールド膜に接続されていてもよい。この構成によれば、端子部をシールド膜に接続することで、端子部をモジュール内の部品に対するシールド壁として使用することができる。
また、複数の前記端子ブロックが前記部品を囲むように配置されていてもよい。この構成によれば、基板内部に実装された部品に対するシールド壁を容易に形成することができる。また、前記基板の他方主面に実装された部品と、前記他方主面と前記部品とを被覆する第２封止樹脂層とをさらに備えていてもよい。
また、前記基板の前記他方主面に他の部品とともに実装された他の接続導体と、前記他方主面と前記他の部品と前記他の接続導体とを被覆する第２封止樹脂層とをさらに備え、前記他の接続導体は、前記第２封止樹脂層内に立設された端子部と、前記他の接続導体の端部が屈曲されることにより形成された基板接続部とを有し、前記端子部は、その端部が前記第２封止樹脂層の表面から露出し、前記基板接続部が前記基板の前記他方主面に接続され、前記一方主面に実装された前記接続導体および前記他方主面に実装された前記他の接続導体の前記端子部の前記端部が外部接続端子を構成するようにしていてもよい。
この構成によると、基板の両面に部品が実装されている場合にも、部分的にシールド壁を形成することができる。また、モジュールの上下に露出した端子部の他端が外部接続端子を構成するため、両面実装のモジュールを積層することができる。
また、前記基板の他方主面に実装された他の部品および他の接続導体と、前記他方主面と前記他の部品と前記他の接続導体とを被覆する第２封止樹脂層と、前記第１封止樹脂層および前記第２封止樹脂層の表面に形成されたシールド膜とをさらに備え、前記他の接続導体は、前記第２封止樹脂層内に立設された端子部と、前記他の接続導体の端部が屈曲されてなる基板接続部とを有し、前記端子部は、その端部が前記第２封止樹脂層の表面から露出し、前記基板接続部が前記基板の前記他方主面に接続され、前記一方主面に実装された前記接続導体および前記他方主面に実装された前記他の接続導体のいずれか一方の前記端子部の前記端部が外部接続端子を構成し、他方の前記端子部の前記端部が前記シールド膜に接続されていてもよい。
この構成によると、基板の一方主面および他方主面の両面において、部分的にシールド壁を形成することができる。
また、本発明の部品内蔵モジュールの製造方法は、２つの接続導体の一方端部同士が連結部によって連結された接続端子連結体を複数有し、前記複数の接続端子連結体が配列された状態で樹脂により一体化された端子集合体を形成する端子集合体形成工程と、前記端子集合体および部品を基板の一方主面に実装する実装工程と、前記基板の前記一方主面と前記端子集合体と前記部品とを被覆する封止樹脂層を形成する樹脂層形成工程と、前記封止樹脂層の表面を研磨することにより、前記端子集合体の前記連結部を除去する研磨工程とを備え、前記端子集合体形成工程は、第１フレーム部に、前記複数の接続端子連結体それぞれを形成する複数のリード部の一端が接続されるとともに、第２フレーム部に、前記複数のリード部の他端が接続されたリードフレームを準備するリードフレーム準備工程と、前記複数のリード部それぞれの中央部分を凸状に曲げ加工することにより、前記複数のリード部それぞれにおいて、前記凸状の最も突出した箇所を前記連結部として、当該連結部の一端に一端が接続されて前記封止樹脂層に立設されてなる一方の端子部と、当該一方の端子部の他端に一端が連続し、前記第１フレーム部に他端が接続されてなる一方の基板接続部とを有する前記第１フレーム部側の前記接続導体を形成し、当該連結部の他端に一端が接続されて前記封止樹脂層に立設されてなり、前記一方の端子部に対向して配置された他方の端子部と、当該他方の端子部の他端に一端が連続し、前記第２フレーム部に他端が接続されてなる他方の基板接続部とを有する前記第２フレーム部側の前記接続導体を形成する前記複数の接続端子連結体の集合体形成工程と、前記第１フレーム部と前記第２フレーム部とに支持された前記複数のリード部を樹脂により封止する樹脂封止工程と、前記第１フレーム部および前記第２フレーム部を切断して除去するフレーム切断工程と、樹脂で封止された前記複数のリード部を切断し個片化する個片化工程とを有し、前記リードフレーム準備工程では、所定の前記リード部における、前記第１フレーム部側の前記接続導体の前記端子部に相当する箇所と、前記所定の前記リード部に隣接する前記リード部における、前記第１フレーム部側の前記接続導体の前記端子部に相当する箇所との間を面導体で接続することを特徴としている。
この構成によると、基板と接続導体との接続面積を大きくすることができるため、モジュールの信頼性を向上させることができる。さらに、端子部が封止樹脂層から抜けることを防止することができる。また、規格品として用意した端子集合体を組み合わせて実装することにより、複数の種類の部品内蔵モジュールに対して容易かつ同じ加工工程を適用することができる。また、端子集合体として基板に実装することで、加工工程を容易にすることができる。また、基板内部にシールドを設ける工程が容易になり、製造コストを削減することができる。
本発明によれば、外部接続端子やシールド壁を簡易な加工工程で形成することができ、量産性に富むモジュールを提供することができる。また、モジュール本体が大型化や多端子化されても、取扱いの容易な端子ブロックを実装することで、位置ずれを防止し、端子接続の信頼性を向上させることができる。
本発明の第１実施形態に係るモジュールの平面図および断面図である。 図１のモジュールの端子集合体の例を示す図である。 図１の端子集合体の別の例を示す図である。 図２の端子集合体の製造方法を示す図である。 図２の端子集合体の製造方法を示す図である。 図２の端子集合体の製造方法を示す図である。 図１のモジュールの製造方法を示す図である。 図１のモジュールの製造方法を示す図である。 図１のモジュールの変形例を示す図である。 本発明の第２実施形態に係るモジュールの平面図および断面図である。 本発明の第２実施形態に係るモジュールの平面図および断面図である。 図１０のモジュールの製造方法を示す図である。 図１０のモジュールの製造方法を示す図である。 図１０のモジュールの変形例を示す図である。 図１０のモジュールの変形例を示す図である。 本発明の第３実施形態に係るモジュールの断面図である。 本発明の第３実施形態に係るモジュールの断面図である。 従来のモジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態に係るモジュール１について図１～図３を参照して説明する。なお、図１（ａ）は第１実施形態に係るモジュール１の実装面側から見た平面図、図１（ｂ）はモジュール１のＡ－Ａ矢視断面図、図２および図３はモジュール１に実装される端子ブロックの例を示す図である。
第１実施形態に係るモジュール１は、図１に示すように、上面２ａ（本発明の「他方主面」に相当する）および下面２ｂ（本発明の「一方主面」に相当する）に複数の部品３が実装され、上面２ａに第２封止樹脂層４が積層され、下面２ｂに第１封止樹脂層５が積層された基板２と、基板２の下面２ｂに実装された複数の端子ブロック６と、第２封止樹脂層４の側面および上面４ａと第１封止樹脂層５の側面と基板２の側面とを被覆するシールド膜７とを備える。モジュール１は、例えば、電子機器のマザー基板８に搭載されるものである。
基板２は、例えば低温同時焼成セラミックスやガラスエポキシ樹脂等で形成される。基板２の上面２ａおよび下面２ｂには複数のランド電極９が形成され、基板２の表層および内層には複数のグランド電極（図示省略）、複数の配線電極（図示省略）、および複数のビア導体（図示省略）等が形成されている。なお、各グランド電極は、例えば、基板２の側面から露出するように形成されている。
各ランド電極９、各グランド電極、および各配線電極は、それぞれ、ＣｕやＡｇ、Ａｌ等の電極として一般的に採用される金属で形成されている。また、各ビア導体は、ＡｇやＣｕ等の金属で形成されている。
部品３は、例えば、インダクタ、コンデンサ、ＩＣ、パワーアンプ等の部品が挙げられる。各部品３は、接続端子（図示省略）が基板２の上面２ａおよび下面２ｂに形成されたランド電極９に半田により接続されることによって、基板２の上面２ａおよび下面２ｂに実装されている。
第２封止樹脂層４は、基板２の上面２ａと各部品３とを被覆するように基板２の上面２ａに設けられ、第１封止樹脂層５は、基板２の下面２ｂと各部品３と各端子ブロック６とを被覆するように基板２の下面２ｂに設けられる。両封止樹脂層４、５は、シリカフィラー入りのエポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成することができる。また、高熱伝導のため、アルミナフィラーなどの熱伝導率が高いフィラーを使用してもよい。
シールド膜７は、各部品３に対する外部からの電波を遮断するためのものであり、基板２のグランド電極に接続される。シールド膜７は、密着層と、密着層に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。密着層は、例えば、ＳＵＳなどの金属で形成することができる。また、密着層は、Ｔｉ、Ｃｒ、Ｎｉ、ＴｉＡｌ等であってもよい。導電膜は、シールド膜７の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌのうちいずれかの金属で形成することができる。保護膜は、導電膜が腐食したり、傷が付いたりするのを防止するために設けられたものであり、例えば、ＳＵＳで形成することができる。なお、保護膜は、Ｔｉ、Ｃｒ、Ｎｉ、ＴｉＡｌ等であってもよい。
端子ブロック６は、複数の接続導体１０が、一列または二列に配列されて樹脂６ａにより一体化されたものである。接続導体１０は、端子部１０ａと接続導体の一端が屈曲された基板接続部１０ｂとでＬ字状に形成された板状の導体である。この実施形態では、端子ブロック６は、８個の接続導体１０が２列に配列され、樹脂６ａにより一体化されている。なお、各列の基板接続部１０ｂは接続導体の一端が端子ブロック６の外側向きに屈曲されて形成されている。また、端子部１０ａの端部は第１封止樹脂層５の下面５ａから露出して、外部接続端子を構成し、基板接続部１０ｂは、基板２の下面２ｂに形成されたランド電極９に接続されている。基板２の下面２ｂに実装されている端子ブロック６のうち、隣接する端子部１０ａ同士が面導体で接続された端子ブロック６０は、基板２の下面２ｂに実装された部品３ａに対するシールド壁としても機能する。
端子ブロック６は、図２および図３に示すような端子集合体１１を基板２の下面２ｂに実装し、第１封止樹脂層５を積層して研磨または研削などの工程を経て、端子部１０ａ同士を連結する連結部１０ｃが除去されることにより形成することができる。なお、端子集合体１１の製造方法および端子集合体１１を基板２に実装した後、端子ブロック６を形成する方法の詳細については後述する。
ここで、端子集合体１１の各種形状について図２および図３を参照して説明する。端子集合体１１は、例えば、端子数、端子厚、端子幅、端子高、端子ピッチ等を、あらかじめ規格として設定して各種の形状を用意することができる。図２（ａ）の端子集合体１１は、端子部１０ａが２列に配列され、各列の向かいあう端子部１０ａ同士が連結部１０ｃにより連結されている。また、端子部１０ａの連結部１０ｃと反対側の端部が屈曲されて、基板接続部１０ｂが形成されている。端子集合体１１は、２つの端子部１０ａ同士が連結部１０ｃにより連結されてなる複数の金属板１０ｄが樹脂６ａにより被覆され、一体化された構造となっている。また、図２（ｂ）の端子集合体１１ａは、一方の列の隣接する一部の端子部１０ａ同士がシールド壁１０ｅにより接続されている形状である。また、図２（ｃ）の端子集合体１１ｂは、一方の列にシールド壁１０ｅが形成され、他方の列は端子部１０ａのみで形成されている。図２（ｄ）の端子集合体１１ｃは、さらに他方の列にもシールド壁１０ｅが形成されている。また、図３（ａ）の端子集合体１１ｄは、シールド壁１０ｅと連結部１０ｃとに挟まれた部分の樹脂が除去されているため、例えば、部品３を跨いで基板２の下面２ｂに実装することができる。また、図３（ｂ）の端子集合体１１ｅは、一方の列の端子部１０ａのうちの一部が除去され、他方の列にはシールド壁１０ｅが形成されている。また、図３（ｃ）の端子集合体１１ｆのように、隣接する端子部１０ａの上部のみが面導体で接続されて側面接続部１０ｆが形成されていてもよい。側面接続部１０ｆは、連結部１０ｃを除去する際の研磨の目安とすることができる。
（端子集合体の製造方法）
図４～図６を参照して、端子集合体１１の製造方法を説明する。
図４（ａ）に示すように、１対のフレーム部１２に複数のリード部１３が支持されたリードフレームを準備する。次に、図４（ｂ）に示すように、リードフレームに曲げ加工を施して、端子部１０ａ、基板接続部１０ｂ、および連結部１０ｃとなる部分を形成する。そして、図５（ａ）に示すように、曲げ加工を施したリードフレームの端子部１０ａおよび連結部１０ｃとなる部分を樹脂６ａにより封止する。ここで、樹脂６ａは、シリカフィラー入りのエポキシ樹脂等の封止樹脂として一般に採用される樹脂で形成することができる。また、高熱伝導のため、アルミナフィラーなどの熱伝導率が高いフィラーを使用してもよい。
次に、図５（ｂ）に示すように、フレーム部１２をカットする。最後に、図６に示すように、所定の長さに切断して個片化すると、端子集合体１１が完成する。
（モジュールの製造方法）
次に、端子集合体１１を使用したモジュールの製造方法を、図７および図８を参照して説明する。この第１実施形態では、複数のモジュール１の集合体を形成した後に、個片化することによりモジュール１を製造する。なお、図７および図８においては、基板２の上面２ａに実装された各部品３および第２封止樹脂層４が図示省略されている。
まず、図７（ａ）に示すように、その上面２ａおよび下面２ｂに複数のランド電極９が形成され、表層または内層に複数のグランド電極、複数の配線電極、および複数のビア導体等が形成された基板２を用意する。各ランド電極９、各グランド電極、および各配線電極については、ＣｕやＡｇ、Ａｌ等の金属を含有する導電性ペーストをスクリーン印刷するなどしてそれぞれ形成することができる。また、各ビア導体については、レーザー等を用いてビアホールを形成した後、周知の方法により形成することができる。そして、基板２の上面２ａに各部品３を、また、下面２ｂに各部品３および各端子集合体１１を周知の表面実装技術を用いて実装する。例えば、基板２の下面２ｂに形成されたランド電極９のうち、所望のランド電極９上に半田を形成しておき、半田が形成されているランド電極９のうち対応するランド電極９上に各部品３および各端子集合体１１を実装し、その後、リフロー処理を行う。なお、各端子集合体１１は、必要に応じて端子集合体１１ａ～１１ｆのいずれかに代えて実装してもよい。
次に、図７（ｂ）に示すように、基板２の上面２ａおよび下面２ｂに実装された各部品３および各端子集合体１１（１１ａ～１１ｆ）を被覆するように第２封止樹脂層４および第１封止樹脂層５を形成する。両封止樹脂層４、５は、例えば、トランスファーモールド方式、コンプレッションモールド方式、液状樹脂工法、シート樹脂工法等を用いて形成することができる。また、両封止樹脂層４、５には、一般的なシリカフィラー入りのエポキシ樹脂を用いることができる。なお、両封止樹脂層４、５に高い熱伝導性を持たせるために、アルミナフィラーなどの熱伝導率が高いフィラー入りのエポキシ樹脂を用いることもできる。なお、両封止樹脂層４、５の形成前に、必要に応じて基板２のプラズマ洗浄を行ってもよい。
次に、図８（ａ）に示すように、第１封止樹脂層５の下面を研磨または研削して、各端子集合体１１（１１ａ～１１ｆ）の連結部１０ｃを除去する。その後、図８（ｂ）に示すように、ダイサーまたはレーザー加工などの周知の方法により、モジュール１を個片化する。その後、スパッタ装置や真空蒸着装置を用いて、第２封止樹脂層４の表面および第１封止樹脂層５の側面と基板２の側面とを被覆するようにシールド膜７を成膜してモジュール１が完成する。
上記した実施形態によれば、あらかじめ設定した規格に基づいて種々の形状の端子集合体１１を用意しておけば、様々な種類のモジュールに対して同じ端子集合体１１を用いることができる。また、端子集合体１１は加工が容易で量産性も高いため、モジュールの製造コストを削減することが可能である。また、接続導体１０に基板接続部１０ｂを設けることにより、接続導体１０と基板２との接続面積を大きくすることができ、接続導体１０と基板２との接続信頼性を向上させることができる。
また、モジュール１が大型化、複雑化、多端子化されても、取扱いの容易な寸法や端子数の端子集合体１１を用意すれば、実装時の位置ずれによる接続不良を低減することができ、端子接続の信頼性を向上させることができる。
また、基板２の下面２ｂに枠状基板を搭載して、枠状基板の内周面にシールド膜を形成することにより、基板２の下面２ｂに実装された部品に対するシールド機能を実現する構造に比べて、本開示による構造は、基板２と枠状基板との熱膨張係数の差異等による反りの発生を抑制することができ、端子の接続不良や破断などにより、モジュールの信頼性が低下することを抑制することができる。また、シールド壁を有する端子集合体１１を組み合わせることで、枠状基板では加工工程が複雑になり形成することが難しい分割シールドや部分シールドを容易に形成することができる。
（モジュールの変形例）
モジュール１の変形例について、図９を参照して説明する。なお、図９（ａ）～（ｃ）は、モジュール１ａ～１ｃの断面図である。
図９（ａ）に示すように、モジュール１ａは、基板２の上面２ａに各部品３が実装されているが、第２封止樹脂層４が形成されていない。また、図９（ｂ）に示すように、モジュール１ｂは、基板２の上面２ａに部品３に代わり複数の配線／アンテナパターン１４が形成されている。また、図９（ｃ）に示すように、モジュール１ｃは、基板２の上面２ａに各部品３および各端子ブロック６が実装され、基板２の下面２ｂには配線／外部接続電極１４が形成されている。さらに、第２封止樹脂層４の表面の一部にはシールド膜７が形成されていない部分があり、シールド膜７が形成されていない部分には配線／外部接続電極１４が形成される。配線／外部接続電極１４には部品３が搭載されていてもよい。
＜第２実施形態＞
本発明の第２実施形態に係るモジュール１ｄおよびモジュール１ｅについて、図１０ないし図１３を参照して説明する。なお、図１０（ａ）は第２実施形態に係るモジュール１ｄの実装面側から見た平面図、図１０（ｂ）はモジュール１ｄのＡ－Ａ矢視断面図、図１１（ａ）は第２実施形態に係るモジュール１ｅの実装面側から見た平面図、図１１（ｂ）はモジュール１ｅのＡ－Ａ矢視断面図、図１２および図１３はモジュール１ｄおよびモジュール１ｅの製造方法を示す図である。
第２実施形態に係るモジュール１ｄ、１ｅが図１を用いて説明した第１実施形態に係るモジュール１と異なる点は、図１０および図１１に示すように、部品や他の端子ブロックを挟むように端子ブロックが配置されている点である。その他の構成は第１実施形態に係るモジュール１と同様であるため、同一符号を付すことによりその説明を省略する。
図１０に示すモジュール１ｄでは、基板２の下面２ｂに実装された部品３ａを挟むように２つの端子ブロック６ｂが配置されている。基板２の下面２ｂの略中央に配置されたシールド壁１０ｅを有する端子ブロック６０により、基板２の下面２ｂが２つの領域に仕切られており、さらに各端子ブロック６ｂもシールド壁１０ｅを有するため、２つに仕切られた領域のうちの一方の領域をさらに細かくシールド壁で仕切ることができる。
また、図１１に示すモジュール１ｅでは、基板２の下面２ｂの中央に配置された端子ブロック６０を挟むように２つの端子ブロック６ｃが配置されている。端子ブロック６ｃもシールド壁１０ｅを有するため、両端子ブロック６ｃにより、基板２の下面２ｂの略中央に位置する端子領域（端子ブロック６０が配置されている領域）と、部品が配置されている部品領域とに仕切ることができる。
（モジュールの製造方法）
モジュール１ｄまたはモジュール１ｅの製造方法を図１２および図１３を参照して説明する。なお、図１２および図１３において、基板２の上面２ａに実装された部品３および第２封止樹脂層４が図示省略されている。
まず、図１２（ａ）に示すように、その上面２ａおよび下面２ｂに複数のランド電極９が形成され、表層または内層に複数のグランド電極、複数の配線電極、および複数のビア導体等が形成された基板２を用意する。各ランド電極９、各グランド電極、および各配線電極については、ＣｕやＡｇ、Ａｌ等の金属を含有する導電性ペーストをスクリーン印刷するなどしてそれぞれ形成することができる。また、各ビア導体については、レーザー等を用いてビアホールを形成した後、周知の方法により形成することができる。そして、基板２の上面２ａに各部品３を、また、下面２ｂに各部品３、３ａと各端子集合体１１、１１０、１１ｄを周知の表面実装技術を用いて実装する。例えば、基板２の下面２ｂに形成されたランド電極９のうち、所望のランド電極９上に半田を形成しておき、半田が形成されているランド電極９のうち対応するランド電極９上に各部品３および各端子集合体１１を実装し、その後、リフロー処理を行う。このとき、部品３ａや低背の端子集合体１１０を跨ぐように端子集合体１１ｄを実装する。
次に、図１２（ｂ）に示すように、基板２の上面２ａおよび下面２ｂに実装された各部品３、３ａおよび各端子集合体１１、１１０、１１ｄを被覆するように第２封止樹脂層４および第１封止樹脂層５を形成する。両封止樹脂層４、５は、例えば、トランスファーモールド方式、コンプレッションモールド方式、液状樹脂工法、シート樹脂工法等を用いて形成することができる。また、両封止樹脂層４、５には、一般的なシリカフィラー入りのエポキシ樹脂を用いることができる。なお、両封止樹脂層４、５に高い熱伝導性を持たせるために、アルミナフィラーなどの熱伝導率が高いフィラー入りのエポキシ樹脂を用いることもできる。なお、両封止樹脂層４、５の形成前に、必要に応じて基板２のプラズマ洗浄を行ってもよい。
次に、図１３（ａ）に示すように、第１封止樹脂層５の下面を研磨または研削して、各端子集合体１１、１１０、１１ｄの連結部１０ｃを除去する。その後、図１３（ｂ）に示すように、ダイサーまたはレーザー加工などの周知の方法により、モジュール１を個片化する。その後、スパッタ装置や真空蒸着装置を用いて、第２封止樹脂層４の表面および第１封止樹脂層５の側面と基板２の側面とを被覆するようにシールド膜７を成膜してモジュール１ｄまたは１ｅが完成する。
なお、図１３（ｂ）に示すように、端子集合体１１０、１１ｄを分割するように個片化してもよい。この場合、図１４（ａ）、（ｂ）に示すモジュール１ｆの端子ブロック６ｄ、６ｅのように、端子集合体１１０が分割されて形成された端子ブロック６ｄが基板２の下面２ｂの端部に配置され、端子ブロック６ｄに隣接するように、端子集合体１１ｄが分割されて形成された端子ブロック６ｅが配置される。また、端子集合体１１を分割するように個片化した場合には、図１５に示すモジュール１ｇのように、端子集合体１１が分割されて形成された端子ブロック６ｆが基板２の下面２ｂの端部に配置される。
上記した実施形態によると、基板２の下面２ｂにおいて、シールド壁を有する端子ブロックを配置することにより、細かく領域を分割することができる。
＜第３実施形態＞
本発明の第３実施形態に係るモジュール１ｈないしモジュール１ｌについて、図１６および図１７を参照して説明する。なお、図１６（ａ）は第３実施形態に係るモジュール１ｈの断面図、図１６（ｂ）は３実施形態に係るモジュール１ｉの断面図、図１６（ｃ）は３実施形態に係るモジュール１ｊの断面図、図１７（ａ）は３実施形態に係るモジュール１ｋの断面図、図１７（ｂ）は３実施形態に係るモジュール１ｌの断面図である。
第３実施形態に係るモジュール１ｈないし１ｌが図１を用いて説明した第１実施形態に係るモジュール１と異なる点は、図１６および図１７に示すように、端子ブロック６が基板２の上面２ａおよび下面２ｂの両面に実装されている点である。その他の構成は第１実施形態に係るモジュール１と同様であるため、同一符号を付すことによりその説明を省略する。
図１６（ａ）に示すように、モジュール１ｈは、基板２の上面２ａに端子ブロック６ｂ、６ｆが実装され、下面２ｂに端子ブロック６が実装されている。基板２の上面２ａに実装された端子ブロック６ｂまたは６ｆの端子部１０ａの端部は、第２封止樹脂層４の上面４ａから露出して、シールド膜７に接続されている。なお、端子ブロック６ｂまたは６ｆの端子部１０ａは、シールド壁を含んでいてもよい。
また、図１６（ｂ）に示すように、モジュール１ｉは、基板２の上面２ａに実装された端子ブロック６の端子部１０ａの端部がシールド膜７に接続され、さらにシールド膜７が第２封止樹脂層４の上面４ａにおいて分割されており、端子ブロック６と関連して、複数の独立したシールド領域が形成されている。
また、図１６（ｃ）に示すように、モジュール１ｊは、第２封止樹脂層４の上面４ａの一部がシールド膜７で覆われておらず、そこに配線／外部接続電極１４が配置され、部品３が搭載されている。また、端子ブロック６の端子部１０ａの端部が配線またはアンテナパターンに接続されている。
また、図１７に示すように、モジュール１ｋ、１ｌは、基板２の上面２ａおよび下面２ｂに端子ブロック６が実装され、各端子ブロック６の端子部１０ａの端部が外部接続端子を構成する。図１７（ａ）に示すモジュール１ｋは、端子ブロックの端子部１０ａの端部のみが両封止樹脂層４、５から露出して外部接続端子を構成しており、図１７（ｂ）に示すモジュール１ｌは、低背化のために、一部の部品３を両封止樹脂層４、５から露出させた構成である。
上記した実施形態によると、基板２の上面２ａおよび下面２ｂの両面において、部分シールドを形成することができる。また、図１７に示す構成の場合、基板２の上面２ａおよび下面２ｂの両面に部分シールドを形成したうえで、複数のモジュールを積層することが可能となる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行うことができる。
また、本発明は、基板に部品が実装され部品間にシールドが形成されたモジュールに広く適用することができる。
１、１ａ～１ｌ モジュール
２ 基板
２ａ 上面（他方主面）
２ｂ 下面（一方主面）
３ 部品
４ 第２封止樹脂層
５ 第１封止樹脂層
６、６ｂ～６ｆ 端子ブロック
７ シールド膜
１０ 接続導体
１０ａ 端子部
１０ｂ 基板接続部
１１、１１ａ～１１ｆ 端子集合体
１２ フレーム部
１３ リード部

Claims (14)

  1. 基板と、
    前記基板の一方主面に実装された部品、および、配列されて樹脂製の端子ブロックにより一体化された複数の接続導体と、
    前記一方主面と前記部品と前記端子ブロックにより一体化された前記複数の接続導体とを被覆する第１封止樹脂層とを備え、
    前記複数の接続導体それぞれは、前記第１封止樹脂層内に立設された端子部と、前記接続導体の端部が屈曲されてなる基板接続部とを有し、
    前記複数の接続導体それぞれの前記端子部は、その端部が前記第１封止樹脂層の表面から露出し、前記複数の接続導体の前記基板接続部は同じ向きに配置されて前記基板の前記一方主面に接続され、
    前記複数の接続導体の隣接する前記端子部同士が面導体により接続されている
    ことを特徴とする部品内蔵モジュール。
  2. 前記端子部の前記端部が、外部接続端子を構成することを特徴とする請求項１に記載の部品内蔵モジュール。
  3. 前記第１封止樹脂層の表面にシールド膜が形成され、前記端子部それぞれの前記端部が前記シールド膜に接続されていることを特徴とする請求項１に記載の部品内蔵モジュール。
  4. 複数の前記端子ブロックが前記部品を囲むように配置されていることを特徴とする請求項１ないし３のいずれか１項に記載の部品内蔵モジュール。
  5. 前記基板の他方主面に実装された部品と、
    前記他方主面と前記部品とを被覆する第２封止樹脂層と
    をさらに備えることを特徴とする請求項１ないし４のいずれか１項に記載の部品内蔵モジュール。
  6. 前記基板の他方主面に他の部品とともに実装された他の接続導体と、前記他方主面と前記他の部品と前記他の接続導体とを被覆する第２封止樹脂層とをさらに備え、前記他の接続導体は、前記第２封止樹脂層内に立設された端子部と、前記他の接続導体の端部が屈曲されてなる基板接続部とを有し、
    前記端子部は、その端部が前記第２封止樹脂層の表面から露出し、前記基板接続部が前記基板の前記他方主面に接続され、前記一方主面に実装された前記接続導体および前記他方主面に実装された前記他の接続導体の前記端子部の前記端部が外部接続端子を構成することを特徴とする請求項１に記載の部品内蔵モジュール。
  7. 複数の前記他の接続導体が、一列に配列されて樹脂製の端子ブロックにより一体化され、
    前記端子ブロックにより一体化された前記複数の他の接続導体の前記基板接続部は同じ向きに配置されている
    ことを特徴とする請求項６に記載の部品内蔵モジュール。
  8. 前記端子ブロックにより一体化された前記複数の他の接続導体の隣接する前記端子部同士が面導体により接続されていることを特徴とする請求項７に記載の部品内蔵モジュール。
  9. 複数の前記端子ブロックが前記他の部品を囲むように配置されていることを特徴とする請求項７または８に記載の部品内蔵モジュール。
  10. 前記基板の他方主面に実装された他の部品および他の接続導体と、前記他方主面と前記他の部品と前記他の接続導体とを被覆する第２封止樹脂層と、前記第１封止樹脂層および前記第２封止樹脂層の表面に形成されたシールド膜とをさらに備え、前記他の接続導体は、前記第２封止樹脂層内に立設された端子部と、前記他の接続導体の端部が屈曲されてなる基板接続部とを有し、
    前記端子部は、その端部が前記第２封止樹脂層の表面から露出し、前記基板接続部が前記基板の前記他方主面に接続され、前記一方主面に実装された前記接続導体および前記他方主面に実装された前記他の接続導体のいずれか一方の前記端子部の前記端部が外部接続端子を構成し、他方の前記端子部の前記端部が前記シールド膜に接続されることを特徴とする請求項１に記載の部品内蔵モジュール。
  11. 複数の前記他の接続導体が、一列に配列されて樹脂製の端子ブロックにより一体化され、
    前記端子ブロックにより一体化された前記複数の他の接続導体の前記基板接続部は同じ向きに配置されている
    ことを特徴とする請求項１０に記載の部品内蔵モジュール。
  12. 前記端子ブロックにより一体化された前記複数の他の接続導体の隣接する前記端子部同士が面導体により接続されていることを特徴とする請求項１１に記載の部品内蔵モジュール。
  13. 複数の前記端子ブロックが前記他の部品を囲むように配置されていることを特徴とする請求項１１または１２に記載の部品内蔵モジュール。
  14. ２つの接続導体の一方端部同士が連結部によって連結された接続端子連結体を複数有し、前記複数の接続端子連結体が配列された状態で樹脂により一体化された端子集合体を形成する端子集合体形成工程と、
    前記端子集合体および部品を基板の一方主面に実装する実装工程と、
    前記基板の前記一方主面と前記端子集合体と前記部品とを被覆する封止樹脂層を形成する樹脂層形成工程と、
    前記封止樹脂層の表面を研磨することにより、前記端子集合体の前記連結部を除去する研磨工程とを備え、
    前記端子集合体形成工程は、
    第１フレーム部に、前記複数の接続端子連結体それぞれを形成する複数のリード部の一端が接続されるとともに、第２フレーム部に、前記複数のリード部の他端が接続されたリードフレームを準備するリードフレーム準備工程と、
    前記複数のリード部それぞれの中央部分を凸状に曲げ加工することにより、前記複数のリード部それぞれにおいて、前記凸状の最も突出した箇所を前記連結部として、当該連結部の一端に一端が接続されて前記封止樹脂層に立設されてなる一方の端子部と、当該一方の端子部の他端に一端が連続し、前記第１フレーム部に他端が接続されてなる一方の基板接続部とを有する前記第１フレーム部側の前記接続導体を形成し、当該連結部の他端に一端が接続されて前記封止樹脂層に立設されてなり、前記一方の端子部に対向して配置された他方の端子部と、当該他方の端子部の他端に一端が連続し、前記第２フレーム部に他端が接続されてなる他方の基板接続部とを有する前記第２フレーム部側の前記接続導体を形成する前記複数の接続端子連結体の集合体形成工程と、
    前記第１フレーム部と前記第２フレーム部とに支持された前記複数のリード部を樹脂により封止する樹脂封止工程と、
    前記第１フレーム部および前記第２フレーム部を切断して除去するフレーム切断工程と、
    樹脂で封止された前記複数のリード部を切断し個片化する個片化工程とを有し、
    前記リードフレーム準備工程では、所定の前記リード部における、前記第１フレーム部側の前記接続導体の前記端子部に相当する箇所と、前記所定の前記リード部に隣接する前記リード部における、前記第１フレーム部側の前記接続導体の前記端子部に相当する箇所との間を面導体で接続する
    ことを特徴とする部品内蔵モジュールの製造方法。
JP2019564634A 2018-01-11 2018-12-27 部品内蔵モジュールおよびその製造方法 Active JP7167945B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018002371 2018-01-11
JP2018002371 2018-01-11
PCT/JP2018/047997 WO2019138895A1 (ja) 2018-01-11 2018-12-27 部品内蔵モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2019138895A1 JPWO2019138895A1 (ja) 2020-12-10
JP7167945B2 true JP7167945B2 (ja) 2022-11-09

Family

ID=67219017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019564634A Active JP7167945B2 (ja) 2018-01-11 2018-12-27 部品内蔵モジュールおよびその製造方法

Country Status (4)

Country Link
US (1) US11682597B2 (ja)
JP (1) JP7167945B2 (ja)
CN (1) CN111566805B (ja)
WO (1) WO2019138895A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113544843B (zh) * 2019-04-03 2024-09-13 株式会社村田制作所 模块、端子集合体以及模块的制造方法
WO2021049521A1 (ja) * 2019-09-13 2021-03-18 株式会社村田製作所 モジュール
CN114868244A (zh) * 2019-12-27 2022-08-05 株式会社村田制作所 模块
CN114868245A (zh) * 2019-12-27 2022-08-05 株式会社村田制作所 模块
WO2021131774A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
CN114938682A (zh) * 2020-01-10 2022-08-23 株式会社村田制作所 模块
JP7325384B2 (ja) * 2020-07-22 2023-08-14 三菱電機株式会社 半導体装置の製造方法
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device
US20230369234A1 (en) * 2022-05-11 2023-11-16 Qualcomm Incorporated Package comprising a substrate and an interconnection die configured for high density interconnection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217514A (ja) 2001-01-16 2002-08-02 Denso Corp マルチチップ半導体装置
WO2007132612A1 (ja) 2006-05-17 2007-11-22 Murata Manufacturing Co., Ltd. 複合基板及びその製造方法
WO2011111318A1 (ja) 2010-03-09 2011-09-15 パナソニック株式会社 モジュール
US20120139089A1 (en) 2010-12-03 2012-06-07 Azurewave Technologies, Inc. Module ic package structure and method for making the same
WO2013035716A1 (ja) 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法
US20170033039A1 (en) 2015-07-31 2017-02-02 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230837A (ja) * 1994-02-18 1995-08-29 Fuji Xerox Co Ltd 混成集積回路基板用端子
JPH10189861A (ja) * 1996-12-25 1998-07-21 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2006196857A (ja) * 2004-12-16 2006-07-27 Murata Mfg Co Ltd ケース付き複合回路基板及びその製造方法
CN102792785A (zh) 2010-04-13 2012-11-21 株式会社村田制作所 模块基板、模块基板的制造方法、以及端子连接基板
JP2012028486A (ja) * 2010-07-22 2012-02-09 Panasonic Corp 樹脂封止基板装置と、それらの製造方法
US10050013B2 (en) * 2015-12-29 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging methods
JP6891965B2 (ja) * 2017-09-04 2021-06-18 株式会社村田製作所 高周波モジュールおよびその製造方法
US10636774B2 (en) * 2017-09-06 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D integrated system-in-package module
US11587903B2 (en) * 2018-04-23 2023-02-21 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US11302650B2 (en) * 2020-01-21 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217514A (ja) 2001-01-16 2002-08-02 Denso Corp マルチチップ半導体装置
WO2007132612A1 (ja) 2006-05-17 2007-11-22 Murata Manufacturing Co., Ltd. 複合基板及びその製造方法
WO2011111318A1 (ja) 2010-03-09 2011-09-15 パナソニック株式会社 モジュール
US20120139089A1 (en) 2010-12-03 2012-06-07 Azurewave Technologies, Inc. Module ic package structure and method for making the same
WO2013035716A1 (ja) 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法
US20170033039A1 (en) 2015-07-31 2017-02-02 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
US20200343151A1 (en) 2020-10-29
WO2019138895A1 (ja) 2019-07-18
CN111566805A (zh) 2020-08-21
US11682597B2 (en) 2023-06-20
CN111566805B (zh) 2023-11-14
JPWO2019138895A1 (ja) 2020-12-10

Similar Documents

Publication Publication Date Title
JP7167945B2 (ja) 部品内蔵モジュールおよびその製造方法
CN110036469B (zh) 高频模块
US10916496B2 (en) Circuit module
US11895769B2 (en) Module, terminal assembly, and method for producing module
US9781828B2 (en) Module substrate and method for manufacturing module substrate
US9832871B2 (en) Module
WO2019045088A1 (ja) 高周波モジュールおよびその製造方法
JP6981537B2 (ja) 高周波モジュール
JP2006352617A (ja) 電子部品の製造方法
WO2019216300A1 (ja) 高周波モジュール
US11322472B2 (en) Module
JP6360678B2 (ja) モジュールおよびその製造方法
WO2018181871A1 (ja) モジュール
US11153967B2 (en) High-frequency module
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
US11056635B2 (en) Electronic component housing package, electronic device, and electronic module
JP3538774B2 (ja) 配線基板
JP2013110299A (ja) 複合モジュール
US20240063107A1 (en) Crack arrest features for miultilevel package substrate
JP3777131B2 (ja) 電子部品実装方法
JP2007157859A (ja) セラミック・パッケージ、集合基板、及び電子デバイス
JP2006135357A (ja) 多連配線基板
JP2022149755A (ja) 多数個取り基板及び配線基板並びに電子部品
JP2002353573A (ja) 多数個取りセラミック配線基板
JP2005108895A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221010

R150 Certificate of patent or registration of utility model

Ref document number: 7167945

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150