JP6891965B2 - 高周波モジュールおよびその製造方法 - Google Patents
高周波モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP6891965B2 JP6891965B2 JP2019539696A JP2019539696A JP6891965B2 JP 6891965 B2 JP6891965 B2 JP 6891965B2 JP 2019539696 A JP2019539696 A JP 2019539696A JP 2019539696 A JP2019539696 A JP 2019539696A JP 6891965 B2 JP6891965 B2 JP 6891965B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- resin layer
- substrate
- main surface
- facing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 187
- 229920005989 resin Polymers 0.000 claims description 151
- 239000011347 resin Substances 0.000 claims description 151
- 238000007789 sealing Methods 0.000 claims description 148
- 239000004020 conductor Substances 0.000 claims description 119
- 238000000034 method Methods 0.000 claims description 21
- 230000008878 coupling Effects 0.000 claims description 13
- 238000010168 coupling process Methods 0.000 claims description 13
- 238000005859 coupling reaction Methods 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 168
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002313 adhesive film Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 229910010038 TiAl Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910002482 Cu–Ni Inorganic materials 0.000 description 1
- 229910017827 Cu—Fe Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
前記基板集合体を個々の前記基板に個片化する個片化工程とを備え、前記実装工程では、前記導体ピン結合体の一方の前記第4部分を、隣接する前記基板のうちの一方に接続させるとともに、他方の前記第4部分を、隣接する前記基板のうちの他方に接続させることにより、前記導体ピン結合体が隣接する前記基板を跨ぐように実装し、前記個片化工程では、前記第1封止樹脂層、前記第2封止樹脂層、および前記基板集合体を切断する際に、前記導体ピン結合体のうち、前記2つの導体ピンの接続部分を合わせて切断して接続導体とし、前記第2封止樹脂層の前記側面から、前記接続導体の前記第3部分の一部を露出させることを特徴としている。
本発明の第1実施形態に係る高周波モジュール1について図1および図2を参照して説明する。なお、図1は第1実施形態に係る高周波モジュール1の断面図、図2は図1の高周波モジュールの裏面図である。
次に、高周波モジュール1の製造方法について説明する。この第1実施形態では、複数の高周波モジュール1の集合体を形成した後に、個片化することにより高周波モジュール1を製造する。
導体ピン8の変形例について、図3を参照して説明する。なお、図3は高周波モジュール1aの側面図である。
本発明の第2実施形態に係る高周波モジュール1bについて、図4および図5を参照して説明する。なお、図4は第2実施形態に係る高周波モジュール1bの断面図、図5は図4の高周波モジュール1bの製造方法を示す断面図である。
図5を参照して、高周波モジュール1bの製造方法について説明する。第2実施形態では、複数の高周波モジュール1bの集合体10bを形成した後に、個片化することにより高周波モジュール1bを製造する。なお、図5(a)は個片化する前の高周波モジュール1bの集合体10bを示す断面図、図5(b)は個片化した高周波モジュール1bを示す断面図である。
本発明の第3実施形態に係る高周波モジュール1cについて、図6および図7を参照して説明する。なお、図6は第3実施形態に係る高周波モジュール1cの断面図、図7は図6の高周波モジュール1cの裏面図である。
本発明の第4実施形態に係る高周波モジュール1dについて、図8を参照して説明する。なお、図8は第4実施形態に係る高周波モジュール1dの断面図である。
導体ピン86の変形例について、図9を参照して説明する。なお、図9は高周波モジュール1eの断面図である。
2 基板
2a 上面(一方主面)
2b 下面(他方主面)
4 第1部品
5 第2部品
6 上側封止樹脂層(第1封止樹脂層)
7 下側封止樹脂層(第2封止樹脂層)
8、80、81、84、86、87 導体ピン(接続導体)
81a 水平部分(第3部分)
81b 垂直部分(第4部分)
83 導体ピン結合体
87a 水平部分(第1部分)
87b 垂直部分(第2部分)
9 シールド層
Claims (7)
- 基板と、
前記基板の一方主面に実装された第1部品と、
前記一方主面と前記第1部品とを封止する第1封止樹脂層と、
前記基板の他方主面に積層され、前記基板の前記他方主面と当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有する第2封止樹脂層と、
前記第2封止樹脂層に配設された接続導体と、
前記第1封止樹脂層の表面と、前記第2封止樹脂層の前記側面と、前記基板の前記一方主面と前記他方主面の端縁同士をつなぐ側面とを少なくとも被覆するシールド層とを備え、
前記接続導体は、前記第2封止樹脂層の前記側面から露出して前記シールド層に接続する部分と、前記第2封止樹脂層の前記対向面から露出して外部基板のグランド電極に接続される部分と、前記基板の前記他方主面に接触する部分とを有する
ことを特徴とする高周波モジュール。 - 基板と、
前記基板の一方主面に実装された第1部品と、
前記一方主面と前記第1部品とを封止する第1封止樹脂層と、
前記基板の他方主面に積層され、前記基板の前記他方主面と当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有する第2封止樹脂層と、
前記第2封止樹脂層に配設された接続導体と、
前記第1封止樹脂層の表面と、前記第2封止樹脂層の前記側面と、前記基板の前記一方主面と前記他方主面の端縁同士をつなぐ側面とを少なくとも被覆するシールド層とを備え、
前記接続導体は、前記第2封止樹脂層の前記側面から露出して前記シールド層に接続する部分と、前記第2封止樹脂層の前記対向面から露出して外部基板のグランド電極に接続される部分と、一端が前記基板の前記他方主面に接続された状態で、当該他方主面に立設された一対の脚部と、前記一対の脚部の他端同士をつなぐ橋絡部とを有し、
前記接続導体のうち、
前記橋絡部は、前記第2封止樹脂層の前記側面から露出する部分と前記対向面から露出する部分とがあり、
前記脚部それぞれは、前記第2封止樹脂層の前記側面から露出する部分があることを特徴とする高周波モジュール。 - 前記接続導体は、
一端が前記第2封止樹脂層の前記側面から露出した状態で前記基板の前記他方主面と平行な方向に伸びる第1部分と、
前記第1部分の他端から前記第2封止樹脂層の前記対向面に向けて延設し、端部が当該対向面から露出する第2部分とを有する
ことを特徴とする請求項1に記載の高周波モジュール。 - 前記接続導体は、
前記第2封止樹脂層の前記対向面と平行な方向に伸びた第3部分と、
前記第3部分の一端から前記基板の前記他方主面に向けて延設された第4部分とを有し、
前記第3部分は、前記第2封止樹脂層の前記側面から露出する部分と、前記第2封止樹脂層の前記対向面から露出する部分とを有する
ことを特徴とする請求項1に記載の高周波モジュール。 - 前記接続導体は、前記他方主面に設けられたランド電極と接触されることを特徴とする請求項1に記載の高周波モジュール。
- 基板と、
前記基板の一方主面に実装された第1部品と、
前記一方主面と前記第1部品とを封止する第1封止樹脂層と、
前記基板の他方主面に積層され、前記基板の前記他方主面と当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有する第2封止樹脂層と、
前記第2封止樹脂層に配設された接続導体と、
前記第1封止樹脂層の表面と、前記第2封止樹脂層の前記側面と、前記基板の前記一方主面と前記他方主面の端縁同士をつなぐ側面とを少なくとも被覆するシールド層と、
前記基板の前記他方主面に実装された第2部品とを備え、
前記接続導体は、前記第2封止樹脂層の前記側面から露出して前記シールド層に接続する部分と、前記第2封止樹脂層の前記対向面から露出して外部基板のグランド電極に接続される部分とを有し、前記基板に接続していないことと、前記第2部品に接することを特徴とする高周波モジュール。 - 基板と、
前記基板の一方主面に実装された第1部品と、
前記一方主面と前記第1部品とを封止する第1封止樹脂層と、
前記基板の他方主面に積層され、前記基板の前記他方主面と当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有する第2封止樹脂層と、
前記第2封止樹脂層に配設された接続導体と、
前記第1封止樹脂層の表面と、前記第2封止樹脂層の前記側面と、前記基板の前記一方主面と前記他方主面の端縁同士をつなぐ側面とを少なくとも被覆するシールド層とを備え、
前記接続導体は、前記第2封止樹脂層の前記側面から露出して前記シールド層に接続する部分と、前記第2封止樹脂層の前記対向面から露出して外部基板のグランド電極に接続される部分とを有し、
前記接続導体は、前記第2封止樹脂層の前記対向面と平行な方向に伸びた第3部分と、前記第3部分の一端から前記基板の前記他方主面に向けて延設された第4部分とを有し、
前記第3部分は、前記第2封止樹脂層の前記側面から露出する部分と、前記第2封止樹脂層の前記対向面から露出する部分とを有する高周波モジュールの製造方法において、
複数の前記基板がマトリクス状に配列されてなる基板集合体を準備する基板集合体準備工程と、
前記複数の基板それぞれの前記一方主面に前記第1部品を実装するとともに、前記複数の基板の前記他方主面側において、2つの導体ピンの前記第3部分の他端同士が接続されてなる導体ピン結合体を、隣接する前記基板を跨ぐように実装する実装工程と、
前記複数の基板それぞれに実装された前記第1部品と、前記複数の基板それぞれの前記一方主面を封止する前記第1封止樹脂層を形成するとともに、前記複数の基板それぞれに実装された前記導体ピン結合体と、前記複数の基板それぞれの前記他方主面を封止する前記第2封止樹脂層を形成する封止樹脂層形成工程と、
前記第2封止樹脂層の前記対向面を研磨または研削することにより、前記第2封止樹脂層の前記対向面から前記導体ピン結合体の一部を露出させる露出工程と、
前記基板集合体を個々の前記基板に個片化する個片化工程とを備え、
前記実装工程では、前記導体ピン結合体の一方の前記第4部分を、隣接する前記基板のうちの一方に接続させるとともに、他方の前記第4部分を、隣接する前記基板のうちの他方に接続させることにより、前記導体ピン結合体が隣接する前記基板を跨ぐように実装し、
前記個片化工程では、前記第1封止樹脂層、前記第2封止樹脂層、および前記基板集合体を切断する際に、前記導体ピン結合体のうち、前記2つの導体ピンの接続部分を合わせて切断して接続導体とし、前記第2封止樹脂層の前記側面から、前記接続導体の前記第3部分の一部を露出させる
ことを特徴とする高周波モジュールの製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017169274 | 2017-09-04 | ||
JP2017169274 | 2017-09-04 | ||
PCT/JP2018/032529 WO2019045088A1 (ja) | 2017-09-04 | 2018-09-03 | 高周波モジュールおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019045088A1 JPWO2019045088A1 (ja) | 2020-07-27 |
JP6891965B2 true JP6891965B2 (ja) | 2021-06-18 |
Family
ID=65527421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019539696A Active JP6891965B2 (ja) | 2017-09-04 | 2018-09-03 | 高周波モジュールおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11335645B2 (ja) |
JP (1) | JP6891965B2 (ja) |
CN (1) | CN111033722B (ja) |
WO (1) | WO2019045088A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6775597B2 (ja) * | 2016-11-11 | 2020-10-28 | 三菱電機株式会社 | 半導体装置およびその製造方法ならびに無線通信機器 |
CN111566805B (zh) * | 2018-01-11 | 2023-11-14 | 株式会社村田制作所 | 部件内置模块及其制造方法 |
WO2021002157A1 (ja) | 2019-07-03 | 2021-01-07 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
JP7151906B2 (ja) * | 2019-09-12 | 2022-10-12 | 株式会社村田製作所 | 電子部品モジュール、および、電子部品モジュールの製造方法 |
CN114868244A (zh) * | 2019-12-27 | 2022-08-05 | 株式会社村田制作所 | 模块 |
US11658102B2 (en) * | 2020-01-22 | 2023-05-23 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
CN111554674B (zh) * | 2020-05-15 | 2022-02-08 | 甬矽电子(宁波)股份有限公司 | 具有电磁屏蔽功能的封装体和封装工艺 |
US20220066036A1 (en) * | 2020-08-25 | 2022-03-03 | Lumentum Operations Llc | Package for a time of flight device |
CN220189616U (zh) * | 2020-10-16 | 2023-12-15 | 株式会社村田制作所 | 电子部件模块、子模块 |
WO2022230683A1 (ja) * | 2021-04-26 | 2022-11-03 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
WO2023157748A1 (ja) * | 2022-02-16 | 2023-08-24 | 株式会社村田製作所 | 回路モジュール |
WO2023157747A1 (ja) * | 2022-02-16 | 2023-08-24 | 株式会社村田製作所 | 回路モジュール |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005078796A1 (ja) * | 2004-02-13 | 2005-08-25 | Murata Manufacturing Co., Ltd. | 電子部品及びその製造方法 |
JP2006196857A (ja) * | 2004-12-16 | 2006-07-27 | Murata Mfg Co Ltd | ケース付き複合回路基板及びその製造方法 |
JP5146019B2 (ja) * | 2008-03-07 | 2013-02-20 | パナソニック株式会社 | 高周波モジュールとこれを用いた電子機器 |
JP2012028486A (ja) * | 2010-07-22 | 2012-02-09 | Panasonic Corp | 樹脂封止基板装置と、それらの製造方法 |
JP5532141B2 (ja) | 2010-10-26 | 2014-06-25 | 株式会社村田製作所 | モジュール基板及びモジュール基板の製造方法 |
JP5400094B2 (ja) * | 2011-06-02 | 2014-01-29 | 力成科技股▲分▼有限公司 | 半導体パッケージ及びその実装方法 |
WO2013035714A1 (ja) | 2011-09-07 | 2013-03-14 | 株式会社村田製作所 | モジュールの製造方法および端子集合体 |
KR101274460B1 (ko) * | 2011-11-22 | 2013-06-18 | 삼성전기주식회사 | 반도체 패키지 및 그 제조 방법 |
WO2016121491A1 (ja) * | 2015-01-30 | 2016-08-04 | 株式会社村田製作所 | 電子回路モジュール |
WO2017026430A1 (ja) * | 2015-08-11 | 2017-02-16 | 株式会社村田製作所 | 高周波モジュールおよびその製造方法 |
US10727082B2 (en) * | 2015-08-28 | 2020-07-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
-
2018
- 2018-09-03 CN CN201880053669.3A patent/CN111033722B/zh active Active
- 2018-09-03 WO PCT/JP2018/032529 patent/WO2019045088A1/ja active Application Filing
- 2018-09-03 JP JP2019539696A patent/JP6891965B2/ja active Active
-
2020
- 2020-03-03 US US16/807,370 patent/US11335645B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2019045088A1 (ja) | 2020-07-27 |
US20200203288A1 (en) | 2020-06-25 |
US11335645B2 (en) | 2022-05-17 |
WO2019045088A1 (ja) | 2019-03-07 |
CN111033722B (zh) | 2023-12-12 |
CN111033722A (zh) | 2020-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6891965B2 (ja) | 高周波モジュールおよびその製造方法 | |
JP6837432B2 (ja) | 高周波モジュール | |
JP6753514B2 (ja) | 高周波モジュール | |
JP4842346B2 (ja) | 電子部品モジュールおよびその製造方法 | |
JP6119845B2 (ja) | 高周波部品およびこれを備える高周波モジュール | |
JP6962371B2 (ja) | 高周波モジュール | |
US11895769B2 (en) | Module, terminal assembly, and method for producing module | |
WO2014129008A1 (ja) | モジュールおよび該モジュールを構成するモジュール部品並びにこのモジュールの製造方法 | |
JP6911917B2 (ja) | モジュール | |
US20060043562A1 (en) | Circuit device and manufacture method for circuit device | |
JP7067609B2 (ja) | 高周波モジュール | |
JP6981537B2 (ja) | 高周波モジュール | |
WO2018164159A1 (ja) | モジュール | |
US11322472B2 (en) | Module | |
JP2010123839A (ja) | 半導体モジュール | |
JP7320923B2 (ja) | モジュール | |
JP5791283B2 (ja) | 電子部品収納用パッケージ、およびそれを備えた電子装置 | |
JP6323622B2 (ja) | 部品実装基板 | |
US11121048B1 (en) | System and method for a device package | |
JP6511947B2 (ja) | 高周波モジュール | |
JP6939982B2 (ja) | 高周波モジュール | |
JP5481701B2 (ja) | 電子装置および電子装置の製造方法 | |
JP6504270B2 (ja) | インダクタ部品およびその製造方法 | |
JP6680634B2 (ja) | 半導体素子実装用基板および半導体装置 | |
JP2016163006A (ja) | マイクロ波半導体パッケージ及びマイクロ波半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210510 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6891965 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |