CN111554674B - 具有电磁屏蔽功能的封装体和封装工艺 - Google Patents
具有电磁屏蔽功能的封装体和封装工艺 Download PDFInfo
- Publication number
- CN111554674B CN111554674B CN202010414111.2A CN202010414111A CN111554674B CN 111554674 B CN111554674 B CN 111554674B CN 202010414111 A CN202010414111 A CN 202010414111A CN 111554674 B CN111554674 B CN 111554674B
- Authority
- CN
- China
- Prior art keywords
- mounting surface
- groove
- chip
- packaging
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012858 packaging process Methods 0.000 title claims abstract description 34
- 238000004806 packaging method and process Methods 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000000465 moulding Methods 0.000 claims description 40
- 238000005507 spraying Methods 0.000 claims description 18
- 238000007639 printing Methods 0.000 claims description 15
- 150000001875 compounds Chemical class 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000004891 communication Methods 0.000 abstract description 8
- 238000003466 welding Methods 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 28
- 238000000034 method Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 20
- 229910000679 solder Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- GSDQYSSLIKJJOG-UHFFFAOYSA-N 4-chloro-2-(3-chloroanilino)benzoic acid Chemical compound OC(=O)C1=CC=C(Cl)C=C1NC1=CC=CC(Cl)=C1 GSDQYSSLIKJJOG-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000001746 injection moulding Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910000831 Steel Inorganic materials 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供了一种具有电磁屏蔽功能的封装体和封装工艺，涉及电子产品领域。该封装体包括封装基板、第一芯片、第二芯片、第一塑封件、第二塑封件和屏蔽层。封装基板包括相对设置的第一安装面和第二安装面，第一芯片设于第一安装面，第二芯片设于第二安装面；第一塑封件设于第一安装面以塑封第一芯片，第二塑封件设于第二安装面以塑封第二芯片。第一安装面设有至少一个接地焊盘，第二安装面设有植球焊盘；屏蔽层罩设于第一塑封件和封装基板，接地焊盘和屏蔽层连接，能实现良好的电磁屏蔽功能，满足通信领域高频信号的产品需求。
Description
技术领域
本发明涉及电子产品领域，具体而言，涉及一种具有电磁屏蔽功能的封装体和封装工艺。
背景技术
在电子器件领域里，有很多对电磁干扰较为敏感的集成电路芯片(IntegratedCircuit，简称：IC)，例如射频芯片，尤其是高频射频芯片，这些芯片在工作前必须对其做好电磁屏蔽，否则受电磁干扰，难以进行正常工作。
随着半导体行业的快速发展，电子产品微型化越来越高密度，功能越来越多，产品尺寸越来越小，因此，双面芯片封装结构广泛应用于半导体行业中。它将不同功能的芯片封装在基板双面(正面/背面)，具有高密度集成、封装产品尺寸小、产品性能优越等优势，双面芯片封装产品主要应用于微型化和薄型化的通信终端产品上。
现有的双面芯片封装结构以及方法中，无法实现电磁屏蔽功能，故难以满足通信领域中高频信号的产品需求。
发明内容
本发明的目的包括，例如，提供了一种具有电磁屏蔽功能的封装体，其能够实现良好的电磁屏蔽功能，抗干扰能力好，产品应用范围广。
本发明的目的包括，例如，提供了一种封装工艺，有利于提高封装体质量，并且具有良好的电磁屏蔽功能。
本发明的实施例可以这样实现：
第一方面，本发明实施例提供一种具有电磁屏蔽功能的封装体，包括封装基板、第一芯片、第二芯片、第一塑封件、第二塑封件和屏蔽层；
所述封装基板包括相对设置的第一安装面和第二安装面，所述第一芯片设于所述第一安装面，所述第二芯片设于所述第二安装面；所述第一塑封件设于所述第一安装面以塑封所述第一芯片，所述第二塑封件设于所述第二安装面以塑封所述第二芯片；
所述第一安装面设有至少一个接地焊盘，所述第二安装面设有植球焊盘；所述屏蔽层罩设于所述第一塑封件和所述封装基板，所述接地焊盘和所述屏蔽层连接。
在可选的实施方式中，所述封装基板还包括依次相连的第一侧面、第二侧面、第三侧面和第四侧面，所述第一侧面、所述第二侧面、所述第三侧面和所述第四侧面均设于所述第一安装面和所述第二安装面之间，并分别与所述第一安装面和所述第二安装面相连；
所述屏蔽层覆设于所述第一安装面、所述第一侧面、所述第二侧面、所述第三侧面和所述第四侧面。
在可选的实施方式中，所述屏蔽层还覆设于所述第二安装面，且与所述植球焊盘间隔设置。
在可选的实施方式中，所述第一安装面设有第一凹槽，所述第一芯片安装于所述第一凹槽，所述第一塑封件设于所述第一凹槽内；所述第二安装面设有第二凹槽，所述第二芯片安装于所述第二凹槽，所述第二塑封件设于所述第二凹槽内；所述接地焊盘设于所述第一凹槽之外，所述植球焊盘设于所述第二凹槽之外。
在可选的实施方式中，所述第一塑封件远离所述第一凹槽的槽底的一面低于所述第一凹槽的槽口，所述第二塑封件远离所述第二凹槽的槽底的一面低于所述第二凹槽的槽口。
在可选的实施方式中，所述第一塑封件远离所述第一凹槽的槽底的一面设有所述屏蔽层。
第二方面，本发明实施例提供一种封装工艺，包括：
提供一封装基板：所述封装基板包括相对设置的第一安装面和第二安装面，所述第一安装面设有至少一个接地焊盘，所述第二安装面设有植球焊盘；
封装第一芯片：所述第一芯片设于所述第一安装面，对所述第一芯片进行封装；
封装第二芯片：所述第二芯片设于所述第二安装面，对所述第二芯片进行封装；
制作屏蔽层：在所述封装基板表面覆设屏蔽层，且所述屏蔽层与所述接地焊盘连接。
在可选的实施方式中，所述制作屏蔽层的步骤包括：
采用整体喷涂方式，在所述封装基板表面形成屏蔽层。
在可选的实施方式中，所述提供一封装基板的步骤还包括：
在所述封装基板的第一表面设置第一凹槽，所述接地焊盘位于所述第一凹槽之外；在所述封装基板的第二表面设置第二凹槽，所述植球焊盘位于所述第二凹槽之外。
在可选的实施方式中，所述封装第一芯片的步骤包括：
在所述第一凹槽内安装所述第一芯片，采用印刷方式在所述第一凹槽内形成第一塑封件，且所述第一塑封件低于所述第一凹槽的槽口；
在所述第二凹槽内安装所述第二芯片，采用印刷方式在所述第二凹槽内形成第二塑封件，且所述第二塑封件低于所述第二凹槽的槽口。
本发明实施例提供的具有电磁屏蔽功能的封装体和封装工艺，其有益效果包括，例如：
该具有电磁屏蔽功能的封装体包括封装基板、第一芯片、第二芯片、第一塑封件、第二塑封件和屏蔽层。封装基板包括相对设置的第一安装面和第二安装面，在第一安装面设有至少一个接地焊盘，在第二安装面设有植球焊盘；屏蔽层罩设于第一塑封件和封装基板，并且接地焊盘和屏蔽层连接，能实现良好的电磁屏蔽功能，能够满足通信领域高频信号的产品需求，抗干扰能力强，产品质量更高。
本发明实施例提供的封装工艺，分别在封装基板的第一安装面和第二安装面上设置接地焊盘和植球焊盘，并在封装基板表面设置屏蔽层，通过接地焊盘和屏蔽层连接，实现电磁屏蔽功能，抗干扰能力强，该封装工艺有利于提高封装体的质量。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的具有电磁屏蔽功能的封装体的整体结构示意图；
图2为本发明实施例提供的具有电磁屏蔽功能的封装体的封装基板的结构示意图；
图3为本发明实施例提供的封装工艺的主要步骤示意框图；
图4为本发明实施例提供的封装工艺中，安装第二芯片的示意图；
图5为本发明实施例提供的封装工艺中，封装第二芯片的示意图；
图6为本发明实施例提供的封装工艺中，安装第一芯片的示意图；
图7为本发明实施例提供的封装工艺中，封装第一芯片的示意图；
图8为本发明实施例提供的封装工艺中，制作屏蔽层的示意图；
图9为本发明实施例提供的封装工艺中植球的示意图；
图10为本发明实施例提供的封装工艺中冲压前部分封装产品的结构示意图。
图标：100-具有电磁屏蔽功能的封装体；101-导线；110-封装基板；111-接地焊盘；113-植球焊盘；115-第一安装面；116-第二安装面；117-第一凹槽；118-第二凹槽；120-第一芯片；121-第一塑封件；130-第二芯片；131-第二塑封件；140-屏蔽层；150-金属焊球。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
随着电子产品运用于通信领域，尤其是高频信号产品，做好电磁屏蔽干扰相当重要。若电子产品具备电磁屏蔽结构，可以有效防止各种芯片和元器件互相产生的电磁干扰，产品品质更好。
现有的双面封装结构和工艺中，大多还无法实现电磁屏蔽功能。为了克服现有技术的缺陷，本申请提出的具有电磁屏蔽功能的封装体100，可以应用于通信领域，满足通信领域中高频信号的产品需求，抗干扰能力强，产品应用范围广。
图1为本发明实施例提供的具有电磁屏蔽功能的封装体100的整体结构示意图，图2为本发明实施例提供的具有电磁屏蔽功能的封装体100的封装基板110的结构示意图，请参考图1和图2。
本发明实施例提供一种具有电磁屏蔽功能的封装体100，包括封装基板110、第一芯片120、第二芯片130、第一塑封件121、第二塑封件131和屏蔽层140。封装基板110包括相对设置的第一安装面115和第二安装面116，第一芯片120设于第一安装面115，第二芯片130设于第二安装面116；第一塑封件121设于第一安装面115，以塑封第一芯片120，第二塑封件131设于第二安装面116，以塑封第二芯片130。第一安装面115设有至少一个接地焊盘111，第二安装面116设有植球焊盘113；屏蔽层140罩设于第一塑封件121和封装基板110，接地焊盘111和屏蔽层140连接。通过在第一安装面115上设置接地焊盘111，且接地焊盘111与屏蔽层140连接，实现良好的电磁屏蔽功能。
可选地，本实施例中，屏蔽层140采用金属层。金属层可以采用喷涂、镀设或增设金属外壳的方式进行设置，本实施例中，采用喷涂工艺在封装基板110上形成金属层。接地焊盘111通过封装基板110上的线路接地后，再与金属层相连，以实现电磁屏蔽功能。接地焊盘111的数量可以是一个或多个，至少一个接地焊盘111通过封装基板110的布线实现线路接地，并与屏蔽层140连接即可，这里不作具体限定。植球焊盘113用于设置金属焊球150，植球焊盘113的数量可以是一个或多个，根据实际封装产品而定。可选的，其中一个植球焊盘113可与接地焊盘111连接，以提高封装产品的性能，增加接地保护功能，提高电磁屏蔽效果。
进一步地，封装基板110还包括依次相连的第一侧面、第二侧面、第三侧面和第四侧面，即封装基板110的四个外侧面。其中，第一侧面、第二侧面、第三侧面和第四侧面均设于第一安装面115和第二安装面116之间，并分别与第一安装面115和第二安装面116相连。若屏蔽层140覆设于封装基板110的第一安装面115、第一侧面、第二侧面、第三侧面和第四侧面，即可实现良好的电磁屏蔽功能，提高封装体的抗电磁干扰能力。容易理解，第一塑封件121设于第一安装面115上，在第一安装面115喷涂设置屏蔽层140时，在第一塑封件121的表面也会形成金属层。即在整个封装体的具有接地焊盘111的一表面以及四个侧面形成的外周面均设有屏蔽层140，实现电磁屏蔽功能。
可选地，屏蔽层140还覆设于第二安装面116，即设有植球焊盘113的一面，且与植球焊盘113间隔设置，这样，在整个封装体的外表面，除植球焊盘113外，其余地方均设有屏蔽层140，电磁屏蔽效果更好。需要说明的是，在喷涂屏蔽层140时，需要将植球焊盘113保护起来，再进行金属层的喷涂，避免植球焊盘113与屏蔽层140连接。
本实施例中，第一安装面115设有第一凹槽117，第一芯片120安装于第一凹槽117，第一塑封件121设于第一凹槽117内；第二安装面116设有第二凹槽118，第二芯片130安装于第二凹槽118，第二塑封件131设于第二凹槽118内。可选地，第一芯片120设置在第一凹槽117的槽底，并与封装基板110电连接。第二芯片130设置在第二凹槽118的槽底，并与封装基板110电连接。通过在封装基板110上分别设置第一凹槽117和第二凹槽118，第一塑封件121形成于第一凹槽117内，第二塑封件131形成于第二凹槽118内，整个封装体的结构更加紧凑。可选地，接地焊盘111设于第一凹槽117之外，植球焊盘113设于第二凹槽118之外。这样设置，第一塑封件121形成后不会遮挡接地焊盘111，便于接地焊盘111与屏蔽层140连接。同理，第二塑封件131形成后不会遮挡植球焊盘113，便于在植球焊盘113上植球，植球工艺更加简化，有利于提高植球效率和植球质量。
进一步地，第一塑封件121远离第一凹槽117的槽底的一面低于第一凹槽117的槽口，第二塑封件131远离第二凹槽118的槽底的一面低于第二凹槽118的槽口。可选的，第一塑封件121的高度低于第一凹槽117槽口5微米至15微米，比如6微米、10微米和12微米等。第二塑封件131的高度低于第二凹槽118槽口5微米至15微米，比如6微米、10微米和12微米等。这样，在进行金属层喷涂时，金属层可以沉积在第一塑封件121远离第一凹槽117的槽底的一面，便于屏蔽层140的设置，电磁屏蔽效果更好。同理，在第二安装面116，金属层可以沉积在第二塑封件131远离第二凹槽118的槽底的一面，便于屏蔽层140的设置。
图3为本发明实施例提供的封装工艺的主要步骤示意框图，请参考图3。
本发明实施例还提供了一种封装工艺，用于制取上述的封装体，主要包括以下步骤：
S1：提供一封装基板110。
请结合图2，该封装基板110包括相对设置的第一安装面115和第二安装面116，第一安装面115设有至少一个接地焊盘111，第二安装面116设有植球焊盘113。可选地，在封装基板110的第一表面设置第一凹槽117，接地焊盘111位于第一凹槽117之外；在封装基板110的第二表面设置第二凹槽118，植球焊盘113位于第二凹槽118之外。可以理解，第一凹槽117的设置、第二凹槽118的设置、植球焊盘113、接地焊盘111以及封装基板110上的线路设置，均可在封装基板110生产厂内完成。
S2：封装第二芯片130。
图4为本发明实施例提供的封装工艺中，安装第二芯片130的示意图；图5为本发明实施例提供的封装工艺中，封装第二芯片130的示意图，请参照图4和图5。
如图4所示，将第二芯片130设于第二安装面116的第二凹槽118内，第二芯片130与封装基板110电连接。可选地，第二芯片130和封装基板110通过导线101连接。导线101的一端焊接在封装基板110的线路上，另一端焊接在第二芯片130上。当然，也可以采用其他方式实现封装基板110和第二芯片130的电连接，这里不作具体限定。之后，如图5所示，可以采用印刷方式在第二凹槽118内形成第二塑封件131，对第二芯片130进行保护。进一步地，利用印刷方式，使用钢网印刷液态塑封料，塑封料填充进第二凹槽118内，回流烘烤，将连接好的第二芯片130与封装基板110线路保护起来。成型后的第二塑封件131低于第二凹槽118的槽口。
S3：封装第一芯片120。
图6为本发明实施例提供的封装工艺中，安装第一芯片120的示意图；图7为本发明实施例提供的封装工艺中，封装第一芯片120的示意图，请参照图6和图7。
将封装基板110翻转180度，如图6所示，将第一芯片120设于第一安装面115的第一凹槽117内，第一芯片120与封装基板110电连接。可选地，第一芯片120和封装基板110通过导线101连接，导线101的一端焊接在封装基板110的线路上，另一端焊接在第一芯片120上。当然，也可以采用其他方式实现封装基板110和第一芯片120的电连接，这里不作具体限定。之后，如图7所示，可以采用印刷方式在第一凹槽117内形成第一塑封件121，对第一芯片120进行保护。进一步地，利用印刷方式，使用钢网印刷液态塑封料，塑封料填充进第一凹槽117内，回流烘烤，将连接好的第一芯片120与封装基板110线路保护起来。成型后的第一塑封件121低于第一凹槽117的槽口，以便于后续工艺中，在第一塑封件121远离第一凹槽117的槽底的一面喷涂屏蔽层140。
容易理解，第二芯片130的安装方式与第一芯片120的安装方式相似，第二塑封件131的成型方式与第一塑封件121的成型方式相似，上述步骤S2和步骤S3的描述内容可以相互补充、结合和参考，这里不再赘述。
S4：制作屏蔽层140。
图8为本发明实施例提供的封装工艺中，制作屏蔽层140的示意图，请参照图8。
在封装基板110表面覆设屏蔽层140，且屏蔽层140与接地焊盘111连接。可选地，将整个封装体表面进行金属层喷涂，以使接地焊盘111与金属层相连。在喷涂工艺中，整个封装体放置在工作台上，设有接地焊盘111的第一安装面115朝上，设有植球焊盘113的第二安装面116朝下，即植球焊盘113与工作台接触。由于第二塑封件131的高度低于第二凹槽118的深度，即封装基板110放置在工作台后，第二塑封体与工作台之间具有间隙。在进行整体喷涂金属层时，第一塑封体远离第一凹槽117槽底的一面、封装基板110的第一安装面115、第一侧面、第二侧面、第三侧面、第四侧面以及第二塑封体远离第二凹槽118的槽底的一面全部被喷涂，具有良好的电磁屏蔽效果。由于植球焊盘113与工作台接触，喷涂时不被喷到金属层，即植球焊盘113和金属层间隔设置，不会相连，不影响植球焊盘113的电路结构。
该屏蔽层140采用整体喷涂工艺，喷涂效率高。且第一塑封件121低于第一安装面115约10微米，形成沉台；第二塑封件131低于第二安装面116约10微米，形成沉台，该沉台结构便于容置金属层，金属层可填平该沉台，增加金属层的厚度，实现更好的电磁屏蔽功能。
S5：植球。
图9为本发明实施例提供的封装工艺中植球的示意图，请参照图9。
将封装体翻转180度，使具有植球焊盘113的第二安装面116朝上，在植球焊盘113上植上锡球后回流，形成表面锡球，即金属焊球150。
S6：印字。
之后，可对封装体进行印字。将所需字符采用激光刻字方式印刻在封装体的外表面。
S7：分离、打包。
图10为本发明实施例提供的封装工艺中冲压前部分封装产品的结构示意图，请参照图10。
利用冲压工艺，通过冲压机台将塑封好的产品分离成单颗，再将单颗成品进行打包输出。
需要说明的是，上述对第一芯片120的封装步骤S2和对第二芯片130的封装步骤S3可以调换。可以先封装第一芯片120，再封装第二芯片130；也可以先封装第二芯片130，再封装第一芯片120。考虑到喷涂工艺中，第二塑封件131需要朝下，第一塑封件121朝上，可以先封装第二芯片130，再封装第一芯片120，封装第一芯片120后，可直接进行喷涂操作，减少一次封装基板110翻转的步骤。此外，在冲压分离之前，所有步骤都可以进行批量制作，并非单颗产品制作，这样可大大提高封装效率，附图中为了清除表达结构，部分附图仅示出了单个封装体的结构，但实际工艺中多数情况下是多个封装体相连的，最终再利用冲压工艺进行单颗产品分离，再打包。
本实施例提供的一种封装工艺，至少具有以下优点：
首先，接地焊盘111通过封装基板110的布线实现线路接地，采用整体喷涂工艺喷涂金属层，实现电磁屏蔽效果。喷涂工艺操作更简单，喷涂效率更高。金属层与封装基板110紧密结合，结构紧凑，体积较小，并且将第一塑封件121低于第一安装面115设置，第二塑封件131低于第二安装面116设置，喷涂后的金属层结构可靠，不易脱落，电磁屏蔽效果好。传统工艺中常采用溅射方式，将切割后的单颗产品放在治具上，进行金属溅射，存在金属溅射层不均匀导致电磁屏蔽性能差，效率低等缺陷，且需额外准备溅射的治具，操作较繁琐，本实施例中采用喷涂工艺代替溅射方式，能避免现有技术的缺陷，提高生产效率以及提升屏蔽性能。
此外，传统制造工艺中，封装基板110上没有设置第一凹槽117和第二凹槽118，在第一塑封件121和第二塑封件131形成时就只能采用压力注塑工艺，而无法采用印刷方式。采用传统压力注塑工艺会存在合模压力大，压力和模流等工艺参数难控制的缺陷，导致胶体堵住模具、溢胶或线弧冲弯、翘曲等，影响封装质量。其次，传统压力注塑中，对于不同的封装尺寸需要更换不同的注塑模具，灵活性较低，成本高。本实施例中采用的印刷方式形成塑封件，不受封装尺寸的限制，灵活性更好。
其次，由于传统工艺中没有设置第一凹槽117和第二凹槽118，需要先在植球焊盘113上植球，形成低温锡球。再采用压力注塑在两侧分别形成塑封件对两侧芯片进行封装，封装两侧的芯片后，低温锡球被封装在塑封件里，还需在塑封件上开槽，以使低温锡球露出，并将低温锡球融化，再次植球，形成新的锡球。这种方式采用两次植球工艺，工艺繁琐，并且高低温锡球融化时容易产生空洞或造成锡球隐裂等缺陷。如果植球数量为多个，则需在塑封件上多处挖槽，由于挖槽工艺限制，多处挖槽的尺寸和大小可能不一致，导致后续二次植球时植球大小和/或高度不一致，进而导致封装产品上板测试失效以及良率损失。
综上所述，本发明实施例提供了一种具有电磁屏蔽功能的封装体100和封装工艺，具有以下几个方面的有益效果：
该具有电磁屏蔽功能的封装体100，通过在封装基板110表面设置接地焊盘111，接地焊盘111通过封装基本的布线实现线路接地，再在封装基本外表面设置金属屏蔽层140，屏蔽层140与接地焊盘111连接，实现良好的电磁屏蔽功能，该封装体抗电磁干扰能力强，能够满足通信领域的高频信号产品需求，应用范围广。
该封装工艺采用喷涂工艺对封装基板110整体喷涂，喷涂效率高。通过在第一安装面115和第二安装面116设置第一凹槽117和第二凹槽118，可以采用印刷方式对第一芯片120和第二芯片130进行封装。采用印刷方式不受塑封尺寸的限制，通用性好，且印刷工艺难度交底，易于掌控，提高封装质量。进一步地，第一塑封件121的高度低于第一凹槽117的槽口，第二塑封件131的高度低于第二凹槽118的槽口，有利于屏蔽层140的设置。通过整体喷涂后，屏蔽层140喷涂于第一塑封件121表面和第二塑封件131表面，以填平第一凹槽117和第二凹槽118，屏蔽层140结构更加稳定，抗电磁干扰能力更强。此外，通过将接地焊盘111设置在第一凹槽117的外围，植球焊盘113设置在第二凹槽118的外围，封装后接地焊盘111不被第一塑封件121遮挡，便于与金属层相连。植球焊盘113不会被第二塑封件131遮挡，整个封装工艺中只需采用一次植球即可，大大简化了植球流程，植球效率高，质量好，从而提升了整个封装效率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种具有电磁屏蔽功能的封装体，其特征在于，包括封装基板、第一芯片、第二芯片、第一塑封件、第二塑封件和屏蔽层；
所述封装基板包括相对设置的第一安装面和第二安装面，所述第一芯片设于所述第一安装面，所述第二芯片设于所述第二安装面；所述第一塑封件设于所述第一安装面以塑封所述第一芯片，所述第二塑封件设于所述第二安装面以塑封所述第二芯片；
所述第一安装面设有至少一个接地焊盘，所述第二安装面设有植球焊盘；所述屏蔽层罩设于所述第一塑封件和所述封装基板，所述接地焊盘和所述屏蔽层连接；
所述封装基板还包括依次相连的第一侧面、第二侧面、第三侧面和第四侧面，所述第一侧面、所述第二侧面、所述第三侧面和所述第四侧面均设于所述第一安装面和所述第二安装面之间，并分别与所述第一安装面和所述第二安装面相连；
所述屏蔽层覆设于所述第一安装面、所述第一侧面、所述第二侧面、所述第三侧面和所述第四侧面。
2.根据权利要求1所述的具有电磁屏蔽功能的封装体，其特征在于，所述屏蔽层还覆设于所述第二安装面，且与所述植球焊盘间隔设置。
3.根据权利要求1所述的具有电磁屏蔽功能的封装体，其特征在于，所述第一安装面设有第一凹槽，所述第一芯片安装于所述第一凹槽，所述第一塑封件设于所述第一凹槽内；所述第二安装面设有第二凹槽，所述第二芯片安装于所述第二凹槽，所述第二塑封件设于所述第二凹槽内；所述接地焊盘设于所述第一凹槽之外，所述植球焊盘设于所述第二凹槽之外。
4.根据权利要求3所述的具有电磁屏蔽功能的封装体，其特征在于，所述第一塑封件远离所述第一凹槽的槽底的一面低于所述第一凹槽的槽口，所述第二塑封件远离所述第二凹槽的槽底的一面低于所述第二凹槽的槽口。
5.根据权利要求4所述的具有电磁屏蔽功能的封装体，其特征在于，所述第一塑封件远离所述第一凹槽的槽底的一面设有所述屏蔽层。
6.一种封装工艺，其特征在于，包括：
提供一封装基板：所述封装基板包括相对设置的第一安装面和第二安装面，所述第一安装面设有至少一个接地焊盘，所述第二安装面设有植球焊盘；
封装第一芯片：所述第一芯片设于所述第一安装面，对所述第一芯片进行封装；
封装第二芯片：所述第二芯片设于所述第二安装面，对所述第二芯片进行封装；
制作屏蔽层：在所述封装基板表面覆设屏蔽层，且所述屏蔽层与所述接地焊盘连接；
其中，所述封装基板还包括依次相连的第一侧面、第二侧面、第三侧面和第四侧面，所述第一侧面、所述第二侧面、所述第三侧面和所述第四侧面均设于所述第一安装面和所述第二安装面之间，并分别与所述第一安装面和所述第二安装面相连；所述屏蔽层覆设于所述第一安装面、所述第一侧面、所述第二侧面、所述第三侧面和所述第四侧面。
7.根据权利要求6所述的封装工艺，其特征在于，所述制作屏蔽层的步骤包括：
采用整体喷涂方式，在所述封装基板表面形成屏蔽层。
8.根据权利要求6所述的封装工艺，其特征在于，所述提供一封装基板的步骤还包括：
在所述封装基板的第一表面设置第一凹槽，所述接地焊盘位于所述第一凹槽之外；在所述封装基板的第二表面设置第二凹槽，所述植球焊盘位于所述第二凹槽之外。
9.根据权利要求8所述的封装工艺，其特征在于，所述封装第一芯片的步骤包括：
在所述第一凹槽内安装所述第一芯片，采用印刷方式在所述第一凹槽内形成第一塑封件，且所述第一塑封件低于所述第一凹槽的槽口；
在所述第二凹槽内安装所述第二芯片，采用印刷方式在所述第二凹槽内形成第二塑封件，且所述第二塑封件低于所述第二凹槽的槽口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010414111.2A CN111554674B (zh) | 2020-05-15 | 2020-05-15 | 具有电磁屏蔽功能的封装体和封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010414111.2A CN111554674B (zh) | 2020-05-15 | 2020-05-15 | 具有电磁屏蔽功能的封装体和封装工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111554674A CN111554674A (zh) | 2020-08-18 |
| CN111554674B true CN111554674B (zh) | 2022-02-08 |
Family
ID=72001942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010414111.2A Active CN111554674B (zh) | 2020-05-15 | 2020-05-15 | 具有电磁屏蔽功能的封装体和封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111554674B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380762B (zh) * | 2021-06-04 | 2022-08-30 | 长江存储科技有限责任公司 | 芯片封装结构及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102760667A (zh) * | 2011-04-29 | 2012-10-31 | 力成科技股份有限公司 | 形成双面电磁屏蔽层的半导体封装方法及构造 |
| CN103311226A (zh) * | 2012-03-16 | 2013-09-18 | 株式会社东芝 | 半导体装置及其制造方法 |
| CN107393836A (zh) * | 2017-06-19 | 2017-11-24 | 矽力杰半导体技术(杭州)有限公司 | 芯片封装方法及封装结构 |
| KR20180101832A (ko) * | 2017-03-06 | 2018-09-14 | 삼성전기주식회사 | 전자 소자 모듈 및 그 제조 방법 |
| CN109390324A (zh) * | 2017-08-11 | 2019-02-26 | 三星电子株式会社 | 半导体封装及其制造方法 |
| CN110707072A (zh) * | 2019-09-06 | 2020-01-17 | 华为机器有限公司 | 系统级封装模块及终端设备 |
| CN110828442A (zh) * | 2019-11-04 | 2020-02-21 | 弘凯光电(深圳)有限公司 | 封装结构及其制作方法 |
| CN111033722A (zh) * | 2017-09-04 | 2020-04-17 | 株式会社村田制作所 | 高频模块及其制造方法 |
-
2020
- 2020-05-15 CN CN202010414111.2A patent/CN111554674B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102760667A (zh) * | 2011-04-29 | 2012-10-31 | 力成科技股份有限公司 | 形成双面电磁屏蔽层的半导体封装方法及构造 |
| CN103311226A (zh) * | 2012-03-16 | 2013-09-18 | 株式会社东芝 | 半导体装置及其制造方法 |
| KR20180101832A (ko) * | 2017-03-06 | 2018-09-14 | 삼성전기주식회사 | 전자 소자 모듈 및 그 제조 방법 |
| CN107393836A (zh) * | 2017-06-19 | 2017-11-24 | 矽力杰半导体技术(杭州)有限公司 | 芯片封装方法及封装结构 |
| CN109390324A (zh) * | 2017-08-11 | 2019-02-26 | 三星电子株式会社 | 半导体封装及其制造方法 |
| CN111033722A (zh) * | 2017-09-04 | 2020-04-17 | 株式会社村田制作所 | 高频模块及其制造方法 |
| CN110707072A (zh) * | 2019-09-06 | 2020-01-17 | 华为机器有限公司 | 系统级封装模块及终端设备 |
| CN110828442A (zh) * | 2019-11-04 | 2020-02-21 | 弘凯光电(深圳)有限公司 | 封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111554674A (zh) | 2020-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8093690B2 (en) | Chip package and manufacturing method thereof | |
| CN102543937B (zh) | 一种芯片上倒装芯片封装及制造方法 | |
| CN202042472U (zh) | 具有用于高电流、高频和热量耗散的穿透硅通孔的半导体器件 | |
| CN112234048B (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
| CN112234047B (zh) | 分层电磁屏蔽封装结构和封装结构制作方法 | |
| US9653414B2 (en) | Shielded QFN package and method of making | |
| CN112103196B (zh) | 电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法 | |
| CN110797325A (zh) | 一种具有电磁屏蔽功能的封装结构及其封装方法 | |
| CN110854083B (zh) | 半导体芯片的封装结构及其封装工艺 | |
| CN102244069A (zh) | 具有凹部的半导体结构及其制造方法 | |
| CN111554674B (zh) | 具有电磁屏蔽功能的封装体和封装工艺 | |
| CN112018055B (zh) | 电磁屏蔽散热封装结构及其制备方法 | |
| US20080237821A1 (en) | Package structure and manufacturing method thereof | |
| CN106328620B (zh) | 集成电路封装体及其制造方法 | |
| KR20230054602A (ko) | 히트 스프레더 및 emi 차폐를 위한 구획 리드를 갖는 패키지 | |
| US20220139846A1 (en) | Region shielding within a package of a microelectronic device | |
| CN210575938U (zh) | 一种用于lga封装的基板结构 | |
| CN108461456A (zh) | 电子封装构件及其制作方法 | |
| CN108063130B (zh) | 具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺 | |
| CN110890284A (zh) | 一种芯片堆叠封装结构及其工艺方法 | |
| CN113348551A (zh) | 一种芯片封装、终端设备及制备方法 | |
| CN212342619U (zh) | 一种圆片级芯片扇出三维堆叠封装结构 | |
| CN212461680U (zh) | 一种圆片级芯片扇出三维堆叠封装结构 | |
| CN220829959U (zh) | 一种射频模组和射频器件 | |
| KR100390453B1 (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |