CN110707072A - 系统级封装模块及终端设备 - Google Patents
系统级封装模块及终端设备 Download PDFInfo
- Publication number
- CN110707072A CN110707072A CN201910840129.6A CN201910840129A CN110707072A CN 110707072 A CN110707072 A CN 110707072A CN 201910840129 A CN201910840129 A CN 201910840129A CN 110707072 A CN110707072 A CN 110707072A
- Authority
- CN
- China
- Prior art keywords
- package module
- electronic components
- slot
- conductive
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004033 plastic Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000003292 glue Substances 0.000 claims description 38
- 239000000945 filler Substances 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 10
- 238000000465 moulding Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 42
- 239000010410 layer Substances 0.000 description 85
- 238000000034 method Methods 0.000 description 58
- 238000004806 packaging method and process Methods 0.000 description 23
- 239000000463 material Substances 0.000 description 17
- 229910001220 stainless steel Inorganic materials 0.000 description 16
- 239000010935 stainless steel Substances 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 14
- 239000010949 copper Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 238000013461 design Methods 0.000 description 11
- 238000005507 spraying Methods 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 239000000084 colloidal system Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000005022 packaging material Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 239000012811 non-conductive material Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- WZZBNLYBHUDSHF-DHLKQENFSA-N 1-[(3s,4s)-4-[8-(2-chloro-4-pyrimidin-2-yloxyphenyl)-7-fluoro-2-methylimidazo[4,5-c]quinolin-1-yl]-3-fluoropiperidin-1-yl]-2-hydroxyethanone Chemical compound CC1=NC2=CN=C3C=C(F)C(C=4C(=CC(OC=5N=CC=CN=5)=CC=4)Cl)=CC3=C2N1[C@H]1CCN(C(=O)CO)C[C@@H]1F WZZBNLYBHUDSHF-DHLKQENFSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请提供一种系统级封装模块及终端设备，所述系统级封装模块包括：基板、至少两个电子元器件、塑封体、开槽、导电屏蔽层和填充体；至少两个所述电子元器件设置在所述基板上，所述塑封体位于所述基板上且包裹至少两个所述电子元器件，所述开槽贯穿所述塑封体的上下表面且位于相邻两个电子元器件之间，所述导电屏蔽层覆盖在所述塑封体的上表面以及所述开槽的内表面上，所述填充体填充在所述开槽内。本申请提供一种系统级封装模块及终端设备，可提高系统级封装模块内部各电子元器件之间的电磁屏蔽效果以及系统级封装模块和外部电子元器件之间的电磁屏蔽效果。
Description
技术领域
本申请涉及电子设备技术领域，尤其涉及一种系统级封装模块及终端设备。
背景技术
系统级封装SIP(System In Package)，是将多种功能芯片和元器件集成在一个封装内，从而实现一个完整的功能。SIP是一种新型封装技术，具有开发周期短，功能更多，功耗更低，性能更优良、成本价格更低，体积更小，质量轻等优点。对于复杂的SIP封装，将射频和主芯片等集成在一起，封装内部各子系统之间也会相互电磁干扰，需要在封装内部进行电磁隔离。
相关技术中，在封装内部进行电磁隔离的主要方法为采用分腔屏蔽，基板上具有数个电子组件，封胶体位于基板的表面上且覆盖电子组件，封胶体上开设有贯穿封胶体上下表面的沟槽，沟槽位于电子组件之间，且沟槽内填充有内屏蔽体，遮蔽层覆盖在封胶体和内屏蔽体的上表面。
上述相关技术中，内屏蔽体的设置可以使得电子组件之间具有低电磁干扰以及高电磁容忍性，但是，内屏蔽体需要通过导电胶水填充沟槽形成，导电胶水流动性差，不容易填满沟槽，点胶工艺复杂，容易产生空洞、分层等缺陷，不仅影响内屏蔽体的屏蔽效果，使得对系统级封装模块内部各电子组件之间相互电磁干扰的屏蔽效果差，且影响遮蔽层的覆盖效果，使得对封装模块和外部电子元器件之间的干扰屏蔽效果差。
发明内容
本申请实施例提供一种系统级封装模块及终端设备，可提高系统级封装模块内部各电子元器件之间的电磁屏蔽效果以及系统级封装模块和外部电子元器件之间的电磁屏蔽效果。
第一方面，本申请实施例提供一种系统级封装模块，包括：基板、至少两个电子元器件、塑封体、开槽、导电屏蔽层和填充体；
至少两个所述电子元器件设置在所述基板上，所述塑封体位于所述基板上且包裹至少两个所述电子元器件，所述开槽贯穿所述塑封体的上下表面且位于相邻两个电子元器件之间，所述导电屏蔽层覆盖在所述塑封体的上表面以及所述开槽的内表面上，所述填充体填充在所述开槽内。
本申请实施例提供的系统级封装模块，通过设置表层屏蔽和分腔屏蔽，可解决系统级封装模块内部电子元器件之间的相互电磁干扰，同时也可解决系统级封装模块和外部电子元器件的干扰。
在一种可能的实施方式中，所述导电屏蔽层覆盖所述开槽的全部内表面，所述填充体为非导电体。
采用如上设计，导电屏蔽层与基板导通，可实现系统级封装模块的上下电导通，同时，导电屏蔽层可实现系统级封装模块内部电子元器件之间的屏蔽，以及系统级封装模块表面的屏蔽，即实现系统级封装模块和外部电子元器件之间的屏蔽。
本实施例方式中，所述开槽的横截面形状为倒梯形。
采用如上设计，倒梯形的开槽结构简单，容易实现。
本实施方式中，所述填充体包括非导电胶水。
采用如上设计，非导电胶水工艺难度和成本低，可降低系统级封装模块的工艺难度和成本。
采用如上设计，导电屏蔽层可同时实现对系统级封装模块表面和腔体之间的屏蔽，且系统级封装模块内部的分腔屏蔽不依赖于导电胶水，非导电材料也可以作为填充体填充开槽，可有效降低工艺难度和成本。
本实施例提供的系统级封装模块，通过设置表层屏蔽和分腔屏蔽，可解决系统级封装模块内部电子元器件之间的相互电磁干扰，同时也可解决系统级封装模块和外部电子元器件的干扰，实现内部电子元器件之间电磁屏蔽效果达到20-40dB，系统级封装模块和外部电子元器件的电磁屏蔽效果达到30-40dB。进一步地，填充体在导电屏蔽层之后形成，可有效保证屏蔽效果。
在另一种可能的实施方式中，所述导电屏蔽层覆盖所述开槽的部分内表面，所述填充体为导电体。
采用如上设计，导电屏蔽层通过填充体与基板未导通，从而实现系统级封装模块的上下电导通，导电屏蔽层和填充体共同实现系统级封装模块内部电子元器件之间的屏蔽，以及实现系统级封装模块和外部电子元器件之间的屏蔽。
本实施方式中，所述开槽的横截面形状为T形。
采用如上设计，T形开槽的宽度更窄，电子元器件之间的距离更近，系统级封装模块的整体尺寸可以进一步减小。
本实施方式中，所述填充体包括导电胶水。
采用如上设计，导电胶水可通过点胶操作方便地填充到开槽内。
本实施例提供的系统级封装模块，通过设置表层屏蔽和分腔屏蔽，可解决系统级封装模块内部电子元器件之间的相互电磁干扰，同时也可解决系统级封装模块和外部电子元器件的干扰，实现内部电子元器件之间电磁屏蔽效果达到30dB以上，系统级封装模块和外部电子元器件的电磁屏蔽效果达到30dB以上。进一步地，填充体在导电屏蔽层之后形成，可有效保证屏蔽效果。
在一种可能的实施方式中，所述开槽和所述系统级封装模块的边沿共同将一个所述电子元器件围设在内；或者，所述开槽包括环形凹槽，一个所述电子元器件位于所述环形凹槽内。
采用如上设计，可根据电子元器件的位置，利用系统级封装模块的边沿，规划出较短的开槽路线，在使开槽起到较佳的隔断作用的同时，尽量减小系统级封装模块整体的尺寸，节省材料和工艺成本。
在一种可能的实施方式中，所述填充体的上表面与所述塑封体上方的导电屏蔽层的上表面平齐。
采用如上设计，可使得系统级封装模块的表面齐整。
在一种可能的实施方式中，所述系统级封装模块还包括：接地焊盘；所述接地焊盘设置在所述基板上，且位于所述开槽的底部。
采用如上设计，接地焊盘可提高系统级封装模块的安全性。
在一种可能的实施方式中，所述电子元器件包括：射频芯片、逻辑芯片或者被动元器件的一种或多种。
采用如上设计，不同功能和不同尺寸的电子元器件可应用于系统级封装模块中。
第二方面，本申请提供一种终端设备，包括：如上所述的系统级封装模块。
本实施例提供的终端设备，采用一种系统级封装模块，该系统级封装模块通过设置表层屏蔽和分腔屏蔽，可解决系统级封装模块内部电子元器件之间的相互电磁干扰，同时也可解决系统级封装模块和外部电子元器件的干扰，实现内部电子元器件之间电磁屏蔽效果达到20-30dB，系统级封装模块和外部电子元器件的电磁屏蔽效果达到30-40dB。进一步地，填充体在导电屏蔽层之后形成，可有效保证屏蔽效果。
附图说明
图1是本申请实施例一提供的系统级封装模块的局部横截面结构示意图；
图2是本申请实施例一提供的系统级封装模块的立体结构示意图；
图3是本申请实施例一提供的系统级封装模块的俯视示意图；
图4是本申请实施例一提供的系统级封装模块在模块内部的电子元器件之间的电磁屏蔽效果的示意图；
图5是本申请实施例一提供的系统级封装模块在模块内部和外部电子元器件之间电磁屏蔽效果的示意图；
图6是本申请实施例一提供的又一种系统级封装模块的俯视示意图；
图7是本申请实施例一提供的系统级封装模块的封装方法流程图；
图8是本申请实施例一提供的封装方法的过程结构示意图一；
图9是本申请实施例一提供的封装方法的过程结构示意图二；
图10是本申请实施例一提供的封装方法的过程结构示意图三；
图11是本申请实施例二提供的系统级封装模块的局部横截面结构示意图；
图12是本申请实施例二提供的封装方法的过程结构示意图一；
图13是本申请实施例二提供的封装方法的过程结构示意图二。
附图标记说明：
10-基板；
20-电子元器件；
30-塑封体；
40-开槽；
50-导电屏蔽层；
60-填充体；
70-接地焊盘。
具体实施方式
下面对本申请中涉及到的关键术语进行解释说明：
表层屏蔽(Conformal Shielding)：在塑封料的表面形成导电屏蔽,实现整个塑封模块的屏蔽；
分腔屏蔽(Compartment Shielding)：在塑封料的内部通过导电材料进行隔离，实现塑封体内部各腔体的屏蔽；
系统级封装SIP(System In Package)：将多种功能芯片和元器件集成在一个封装内，从而实现一个完整的功能。与片上系统SOC(System on Chip)相对应，不同的是系统级封装是采用不同芯片进行并排或叠加的封装方式，而片上系统则是高度集成的芯片产品；
电磁干扰EMI(Electromagnetic interference)：指的是电子产品工作时会对周边的其它电子产品造成干扰，电磁干扰种类包括传导干扰和辐射干扰。
下面结合附图和具体实施例对本申请提供的系统级封装模块及终端设备进行说明。
实施例一
图1是本申请实施例一提供的系统级封装模块的局部横截面结构示意图，图2是本申请实施例一提供的系统级封装模块的立体结构示意图，图3是本申请实施例一提供的系统级封装模块的俯视示意图，参考图1-图3所示，本申请实施例一提供一种系统级封装模块。
本申请实施例一提供的系统级封装模块，包括：基板10、至少两个电子元器件20、塑封体30、开槽40、导电屏蔽层50和填充体60。至少两个电子元器件20设置在基板10上。塑封体30位于基板10上且覆盖基板10的表面，至少两个电子元器件20被包裹在塑封体30内。开槽40贯穿塑封体30的上下表面且以相邻两个电子元器件20之间的路线作为切割路径，或开槽40位于相邻两个电子元器件20之间。导电屏蔽层50覆盖在塑封体30的上表面以及开槽40的内表面上。填充体60填充在开槽40内。
本实施例中，塑封体30主要用于保护电子元器件20。电子元器件20互相之间存在电磁干扰，开槽40可实现电子元器件20相互之间的电磁屏蔽，导电屏蔽层50可实现封装结构内部和外部电子元器件的电磁屏蔽，填充体60填充在开槽40内以实现封装结构的模块化，上述封装结构形成系统级封装模块。
其中，基板10一般为PCB(Printed Circuit Board，印刷电路板)，基板10的厚度大约为0.35mm，一般采用四层至十二层叠层板材的结构。
电子元器件20包括：射频芯片、逻辑芯片或者被动元器件的一种或多种，至少两个电子元器件20通过表贴的方式组装在基板10的焊盘上。射频芯片和逻辑芯片的尺寸不同，一般射频芯片的尺寸是5x7mm，逻辑芯片的尺寸是14x14mm。
可选地，塑封体30通过塑封工艺将塑封材料加工形成，塑封材料包括环氧树脂和氧化硅填充料，氧化硅填充料用于增加塑封材料的强度，其一般为直径大小在5-50μm的球形填充料。
开槽40用于隔断相邻两个存在电磁干扰的电子元器件20，为了起到隔断作用，开槽40设置在相邻两个电子元器件20之间，且贯穿塑封体30的上下表面。开槽40将系统级封装模块分成了多个腔体，分腔屏蔽能解决内部各个电子元器件之间的干扰，实现内部隔离，同时，分腔屏蔽将屏蔽腔划分成了多个小腔体，减少了屏蔽腔的尺寸，可避免电磁共振，从而使得系统更加稳定。
可选地，导电屏蔽层50采用喷涂机通过喷涂工艺形成，喷涂材料包括含40-60％的微米级和亚微米级银颗粒以及40-50％的高分子材料溶剂的银浆材料；或者，导电屏蔽层50采用磁控溅射设备通过溅射工艺形成，导电屏蔽层50为叠层结构，叠层结构包括底部不锈钢层、中间铜层和顶部不锈钢层，三层厚度分别为100-300nm、3-9μm、100-300nm，底部不锈钢的主要作用是增加铜和塑封材料的结合力，中间层铜101b的主要作用是实现电磁屏蔽功能，顶部不锈钢101a的主要作用是保护中间层铜不被空气氧化。
可选地，填充体60通过气压式点胶机点胶形成。采用点胶机在开槽40内填充基于环氧树脂的胶水，直至填平开槽40，然后加热并静置一段时间使胶水固化形成填充体60。
具体地，填充体60的上表面与塑封体30上方的导电屏蔽层50的上表面平齐，以使系统级封装模块表面齐整。
本实施例中，填充体60填充在开槽40内，开槽40的内表面覆盖有导电屏蔽层50，导电屏蔽层50起到主要的屏蔽效果，填充体60即使出现空洞、分层等缺陷，对屏蔽效果的影响也不大，并且填充体60上无遮挡，出现空洞、分层等缺陷后容易补救。
在上述实施例的基础上，系统级封装模块还包括：接地焊盘70；接地焊盘70设置在基板10上，且位于开槽40的底部。开槽40贯穿塑封体30的上下表面时，接地焊盘70可以被暴露出，接地焊盘70与导电屏蔽层50之间电连接，或者，在填充体60为导电材料时，接地焊盘70与填充体60导通电连接。
继续参考图1所示，在一种可行的实施方式中，导电屏蔽层50覆盖开槽40的全部内表面，填充体60为非导电体。
此时，导电屏蔽层50与基板10导通，可实现系统级封装模块的上下电导通，同时，导电屏蔽层50可实现系统级封装模块内部电子元器件之间的屏蔽，以及系统级封装模块表面的屏蔽，即实现系统级封装模块和外部电子元器件之间的屏蔽。
此时，由于导电屏蔽层50已起到与基板10导通的作用，因此填充体60可以为非导电材料，仅起到填充开槽40以形成系统级封装模块的作用。由于非导电材料的工艺难度和成本低于导电材料，因此本实施例可降低系统级封装模块的工艺难度和成本。
进一步地，本实施例中，开槽40的横截面形状为倒梯形。此时，通过喷涂或者溅射工艺可在倒梯形开槽的全部内表面覆盖一层导电屏蔽层50。倒梯形开槽的上表面开槽宽度为200-600μm，底部开槽宽度为50-300μm，开槽深度为700-1000μm。
进一步地，本实施例中，填充体60包括非导电胶水。非导电胶水具体为基于环氧树脂的胶水，胶水的型号可以为非导电胶水。由于非导电胶水工艺难度和成本低，可降低系统级封装模块的工艺难度和成本。
图4是本申请实施例提供的系统级封装模块在模块内部的电子元器件之间的电磁屏蔽效果的示意图，如图4所示，当工作频率为0.1GHz时，电磁屏蔽效果大约达到22dB，当工作频率为1GHz时，电磁屏蔽效果大约达到45dB。工作频率处于500M-10GHz之间时，电磁屏蔽效果均达到40dB及以上。
图5是本申请实施例提供的系统级封装模块在模块内部和外部电子元器件之间电磁屏蔽效果的示意图，参考图5所示，当工作频率为0.1GHz时，电磁屏蔽效果大约达到40dB，当工作频率为1GHz时，电磁屏蔽效果大约达到24dB。工作频率处于700M-6GHz之间时，电磁屏蔽效果均达到40dB及以上。
图4和图5中，坐标系的横轴代表电场或磁场的频率，单位是GHz，坐标系的纵轴代表屏蔽效能SE，单位是dB，反应屏蔽前后电场或者磁场的大小变化。屏蔽效能的值与电磁屏蔽前的电磁场强和屏蔽后的电磁场强的比值有关。
其中，屏蔽效能的测试是通过近场扫描的方法(近场扫描仪)来测试得到的，扫描的范围是100MHz-10GHz,扫描的范围是25x25mm,近场扫描探头沿着XY方向分别测试500个点。
因此本实施例提供的系统级封装模块的效果为，在系统级封装模块内部电子元器件之间的电磁屏蔽，屏蔽效能在500M-10GHz达到40dB；以及在系统级封装模块内部和外部电子元器件之间的电磁屏蔽，屏蔽效能在频率700M-6GHz达到40dB。
图6是本申请实施例一提供的又一种系统级封装模块的俯视示意图，参考图3和6所示，开槽40切割路径存在多种可能，开槽40的延伸起始点和终点均位于系统级封装模块的边沿位置，开槽40和系统级封装模块的边沿共同将一个电子元器件20围设在内；或者，开槽40包括环形凹槽，一个电子元器件20位于环形凹槽内。
具体地，开槽40贯穿塑封体30的上下表面且以相邻两个电子元器件20之间的路线作为切割路径，以起到隔断相邻两个电子元器件20的作用。图3中，开槽40呈L型，L型开槽40和系统级封装模块的两条边共同将一个电子元器件20围设在内，而图6中，一个系统级封装模块上具有多个电子元器件20，包括射频、WiFi、蓝牙、导航GPS、电源和主芯片(逻辑芯片)等种类，不同功能的电子元器件20的大小不同，它们在系统级封装模块上分布时，相邻的两个电子元器件20需要通过开槽40分隔开，使它们相互之间没有干扰。此时，每一个电子元器件20周围的开槽40呈L型、U型或者口字型，即环形凹槽。
需要理解的是，一个系统级封装模块内一般设置有多个电子元器件20，且电子元器件20的尺寸和位置不同，为了使开槽40可以起到较佳的隔断作用，同时尽量减小系统级封装模块整体的尺寸，在设置开槽40的形状时，应当根据电子元器件20的位置，利用系统级封装模块的边沿，规划出较短的开槽路线，以节省材料和工艺成本。
为了便于对上述系统级封装模块的结构的理解，下面，通过具体实施例对封装方法进行详细说明。
图7是本申请实施例一提供的封装方法流程图，参考图7所示，本申请实施例一提供的系统级封装模块的封装方法，包括以下步骤：
S101、在基板10上形成塑封体30，以将基板10上设置的至少两个电子元器件20覆盖在塑封体30内。
其中，基板10一般为PCB(Printed Circuit Board，印刷电路板)，基板10的厚度大约为0.2-1mm，一般采用四至十二层的叠层板材的结构。电子元器件20包括：射频芯片、逻辑芯片或者被动元器件的一种或多种，至少两个电子元器件20通过表贴的方式组装在基板10的焊盘上。
图8是本申请实施例一提供的封装方法的过程结构示意图一，参考图8所示，在基板10上敷设塑封体30具体包括：将包括环氧树脂和氧化硅填充料的塑封材料加热并通过注塑成型工艺敷设在基板10上以形成塑封体30。
氧化硅填充料用于增加塑封材料的强度，其一般为直径大小在5-50μm的球形填充料。塑封工艺过程中塑封材料会被加热到175℃，然后通过注塑成型形成系统级封装模块需要的形状和尺寸。
S102、以相邻两个电子元器件20之间的路线作为切割路径对塑封体30进行开槽处理，且开槽40贯穿塑封体30的上下表面。
图9是本申请实施例提供的封装方法的过程结构示意图二，参考图9所示，以相邻两个电子元器件20之间的路线作为切割路径对塑封体30进行开槽40处理具体包括：通过纳秒或皮秒激光设备对塑封体30进行开槽40处理。
激光设备可以为紫外450nm或者绿光550nm的纳秒激光设备或者皮秒激光设备，激光设备的功率一般为10-40W，通过激光设备切割塑封体30，以形成一定路线和形状的开槽40。
S103、在塑封体30的上表面和开槽40的内表面上形成一层导电屏蔽层50。
图10是本申请实施例提供的封装方法的过程结构示意图三，参考图10所示，在塑封体30的上表面和开槽40的内表面上形成一层导电屏蔽层50具体包括：采用喷涂机通过喷涂工艺形成导电屏蔽层50，喷涂材料包括含40-60％的微米级和亚微米级银颗粒以及40-50％的高分子材料溶剂的银浆材料；或者，采用磁控溅射设备通过溅射工艺形成导电屏蔽层50，溅射材料为叠层结构，叠层结构包括底部不锈钢层、中间铜层和顶部不锈钢层。
采用溅射工艺形成导电屏蔽层50时，依次溅射形成底部不锈钢层、中间铜层和顶部不锈钢层，三层厚度分别为100-300nm、3-9μm、100-300nm，底部不锈钢的主要作用是增加铜和塑封材料的结合力，中间层铜101b的主要作用是实现电磁屏蔽功能，顶部不锈钢101a的主要作用是保护中间层铜不被空气氧化。本实施例中，导电屏蔽层50形成后，可以一次性实现系统级封装模块表面和系统级封装模块内部各个电子元器件之间的屏蔽，较现有的方案可提高生产效率。
S104、将填充体60填充在开槽40内。
参考图1所示，将填充体60填充在开槽40内具体包括：通过点胶机在开槽40内填充胶水直至胶水填平开槽40，加热并持续一段时间，以使胶水固化形成填充体60。
本实施例中，开槽40的横截面形状为倒梯形。倒梯形开槽的上表面开槽宽度为600μm，底部开槽宽度为100-300μm，开槽深度为700-1000μm。
此时，填充体60为非导电胶水。非导电胶水具体为基于环氧树脂的胶水，胶水的型号可以为非导电胶水，点胶气压压力为50psi，点胶至将倒梯形开槽填平后，加热到150℃，静置一小时时间以固化胶水，形成填充体60。非导电胶水工艺难度和成本低，可降低系统级封装模块的工艺难度和成本。
本实施例提供的系统级封装模块，通过设置表层屏蔽和分腔屏蔽，可解决系统级封装模块内部电子元器件之间的相互电磁干扰，同时也可解决系统级封装模块和外部电子元器件的干扰，实现内部电子元器件之间电磁屏蔽效果达到20-40dB，系统级封装模块和外部电子元器件的电磁屏蔽效果达到30-40dB。进一步地，填充体在导电屏蔽层之后形成，可有效保证屏蔽效果。
实施例二
本申请实施例二提供的系统级封装模块，包括：基板10、至少两个电子元器件20、塑封体30、开槽40、导电屏蔽层50和填充体60。至少两个电子元器件20设置在基板10上。塑封体30位于基板10上且覆盖基板10的表面，至少两个电子元器件20被包裹在塑封体30内。开槽40贯穿塑封体30的上下表面且以相邻两个电子元器件20之间的路线作为切割路径，或开槽40位于相邻两个电子元器件20之间。导电屏蔽层50覆盖在塑封体30的上表面以及开槽40的内表面上。填充体60填充在开槽40内。
图11是本申请实施例二提供的系统级封装模块的局部横截面结构示意图，参考图11所示，在另一种可行的实施方式中，导电屏蔽层50覆盖开槽40的部分内表面，填充体60为导电材料。
此时，若导电屏蔽层50未覆盖开槽40的底面，则导电屏蔽层50与基板10未直接导通，设置填充体60为导电材料，则导电屏蔽层50通过填充体60与基板10导通，从而实现系统级封装模块的上下电导通。且导电屏蔽层50未覆盖开槽40的全部内表面，系统级封装模块的内部分腔屏蔽效果较差，通过设置导电材料作为填充体60，填充体60可进一步起到分腔屏蔽的效果。
进一步地，本实施例中，开槽40的横截面形状为T形。此时，通过喷涂或者溅射工艺可在T形开槽的内表面覆盖导电屏蔽层50时，T形开槽竖直方向的内表面不能全部覆盖导电屏蔽层50，因此还需在T形开槽内填充导电材料以起到导电作用和屏蔽作用。
相比于上述实施例一中的倒梯形开槽，本实施例二中的T形开槽宽度为50-200μm，使得电子元器件20之间的距离可以更加接近，进而减小系统级封装模块的整体尺寸。
进一步地，本实施例中，填充体60包括导电胶水。点胶至将T形开槽填平后，加热到150℃，静置一小时时间以固化胶水，形成填充体60。
继续参考图7所示，本申请实施例二提供的系统级封装模块的封装方法，包括以下步骤：
S101、在基板10上形成塑封体30，以将基板10上设置的至少两个电子元器件20覆盖在塑封体30内。
其中，基板10一般为PCB(Printed Circuit Board，印刷电路板)，基板10的厚度大约为0.2-1mm，一般采用四至十二层的叠层板材的结构。电子元器件20包括：射频芯片、逻辑芯片或者被动元器件的一种或多种，至少两个电子元器件20通过表贴的方式组装在基板10的焊盘上。
继续参考图8所示，在基板10上形成塑封体30具体包括：将包括环氧树脂和氧化硅填充料的塑封材料加热并通过注塑成型工艺敷设在基板10上以形成塑封体30。
氧化硅填充料用于增加塑封材料的强度，其一般为直径大小在5-50μm的球形填充料。塑封工艺过程中塑封材料会被加热到175℃，然后通过注塑成型形成系统级封装模块需要的形状和尺寸。
S102、以相邻两个电子元器件20之间的路线作为切割路径对塑封体30进行开槽处理，且开槽40贯穿塑封体30的上下表面。
图12是本申请实施例二提供的封装方法的过程结构示意图一，参考图12所示，以相邻两个电子元器件20之间的路线作为切割路径对塑封体30进行开槽40处理具体包括：通过纳秒或皮秒激光设备对塑封体30进行开槽40处理。
激光设备可以为紫外450nm或者绿光550nm的纳秒激光设备或者皮秒激光设备，激光设备的功率一般为10-40W，通过激光设备切割塑封体30，以形成一定路线和形状的开槽40。
其中，开槽40的横截面形状为T形。相比于上述实施例一中的倒梯形开槽，本实施例二中的T形开槽宽度为50-200μm，使得电子元器件20之间的距离可以更加接近，进而减小系统级封装模块的整体尺寸。
S103、在塑封体30的上表面和开槽40的内表面上形成一层导电屏蔽层50。
图13是本申请实施例二提供的封装方法的过程结构示意图二，参考图13所示，在塑封体30的上表面和开槽40的内表面上形成一层导电屏蔽层50具体包括：采用喷涂机通过喷涂工艺形成导电屏蔽层50，喷涂材料包括含40-60％的微米级和亚微米级银颗粒以及40-50％的高分子材料溶剂的银浆材料；或者，采用磁控溅射设备通过溅射工艺形成导电屏蔽层50，溅射材料为叠层结构，叠层结构包括底部不锈钢层、中间铜层和顶部不锈钢层。
采用溅射工艺形成导电屏蔽层50时，依次溅射形成底部不锈钢层、中间铜层和顶部不锈钢层，三层厚度分别为100-300nm、3-9μm、100-300nm，底部不锈钢的主要作用是增加铜和塑封材料的结合力，中间层铜101b的主要作用是实现电磁屏蔽功能，顶部不锈钢101a的主要作用是保护中间层铜不被空气氧化。
通过喷涂或者溅射工艺在T形开槽的内表面覆盖导电屏蔽层50后，T形开槽竖直方向的内表面不能全部覆盖导电屏蔽层50，因此还需在T形开槽内填充导电材料以起到导电作用和屏蔽作用。
S104、将填充体60填充在开槽40内。
参考图11所示，将填充体60填充在开槽40内具体包括：通过点胶机在开槽40内填充胶水直至胶水填平开槽40，加热并持续一段时间，以使胶水固化形成填充体60。
本实施例中，填充体60为导电胶水。点胶至将T形开槽填平后，加热到150℃，静置一小时时间以固化胶水，形成填充体60。
通过近场扫描的方法(近场扫描仪)来测试得到屏蔽效能，可得到，本实施例提供的系统级封装模块的效果为，在系统级封装模块内部电子元器件之间的电磁屏蔽，屏蔽效能在500M-6GHz达到30dB以上；以及在系统级封装模块内部和外部电子元器件之间的电磁屏蔽，屏蔽效能在频率500M-6GHz达到30dB以上。
本实施例提供的系统级封装模块，通过设置表层屏蔽和分腔屏蔽，可解决系统级封装模块内部电子元器件之间的相互电磁干扰，同时也可解决系统级封装模块和外部电子元器件的干扰，实现内部电子元器件之间电磁屏蔽效果达到30dB以上，系统级封装模块和外部电子元器件的电磁屏蔽效果达到30dB以上。进一步地，填充体在导电屏蔽层之后形成，可有效保证屏蔽效果。
实施例三
本申请实施例三提供一种终端设备，包括：如上实施例一和实施例二所述的系统级封装模块。
本申请实施例三涉及的终端设备可以包括手机、手表、平板电脑、个人数字助理(Personal Digital Assistant，PDA)、销售终端(Point of Sales，POS)、车载电脑等电子设备。
本实施例提供的终端设备，采用一种系统级封装模块，该系统级封装模块通过设置表层屏蔽和分腔屏蔽，可解决系统级封装模块内部电子元器件之间的相互电磁干扰，同时也可解决系统级封装模块和外部电子元器件的干扰，实现内部电子元器件之间电磁屏蔽效果达到20-30dB，系统级封装模块和外部电子元器件的电磁屏蔽效果达到30-40dB。进一步地，填充体在导电屏蔽层之后形成，可有效保证屏蔽效果。
Claims (12)
1.一种系统级封装模块，其特征在于，包括：基板、至少两个电子元器件、塑封体、开槽、导电屏蔽层和填充体；
至少两个所述电子元器件设置在所述基板上，所述塑封体位于所述基板上且包裹至少两个所述电子元器件，所述开槽贯穿所述塑封体的上下表面且位于相邻两个电子元器件之间，所述导电屏蔽层覆盖在所述塑封体的上表面以及所述开槽的内表面上，所述填充体填充在所述开槽内。
2.根据权利要求1所述的系统级封装模块，其特征在于，所述导电屏蔽层覆盖所述开槽的全部内表面，所述填充体为非导电体。
3.根据权利要求2所述的系统级封装模块，其特征在于，所述开槽的横截面形状为倒梯形。
4.根据权利要求2所述的系统级封装模块，其特征在于，所述填充体包括非导电胶水。
5.根据权利要求1所述的系统级封装模块，其特征在于，所述导电屏蔽层覆盖所述开槽的部分内表面，所述填充体为导电体。
6.根据权利要求5所述的系统级封装模块，其特征在于，所述开槽的横截面形状为T形。
7.根据权利要求5所述的系统级封装模块，其特征在于，所述填充体包括导电胶水。
8.根据权利要求1所述的系统级封装模块，其特征在于，所述开槽和所述系统级封装模块的边沿共同将一个所述电子元器件围设在内；或者，
所述开槽包括环形凹槽，一个所述电子元器件位于所述环形凹槽内。
9.根据权利要求1所述的系统级封装模块，其特征在于，所述填充体的上表面与所述塑封体上方的导电屏蔽层的上表面平齐。
10.根据权利要求1所述的系统级封装模块，其特征在于，还包括：接地焊盘；所述接地焊盘设置在所述基板上，且位于所述开槽的底部。
11.根据权利要求1所述的系统级封装模块，其特征在于，所述电子元器件包括：射频芯片、逻辑芯片或者被动元器件的一种或多种。
12.一种终端设备，其特征在于，包括：如权利要求1-11任一项所述的系统级封装模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910840129.6A CN110707072B (zh) | 2019-09-06 | 2019-09-06 | 系统级封装模块及终端设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910840129.6A CN110707072B (zh) | 2019-09-06 | 2019-09-06 | 系统级封装模块及终端设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110707072A true CN110707072A (zh) | 2020-01-17 |
| CN110707072B CN110707072B (zh) | 2022-06-14 |
Family
ID=69194689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910840129.6A Active CN110707072B (zh) | 2019-09-06 | 2019-09-06 | 系统级封装模块及终端设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110707072B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111554674A (zh) * | 2020-05-15 | 2020-08-18 | 甬矽电子(宁波)股份有限公司 | 具有电磁屏蔽功能的封装体和封装工艺 |
| CN113125859A (zh) * | 2021-03-10 | 2021-07-16 | 青岛歌尔智能传感器有限公司 | 一种用于测试屏蔽效能的封装结构和屏蔽效能的测试方法 |
| CN113990812A (zh) * | 2020-07-27 | 2022-01-28 | 华为技术有限公司 | 一种电子封装模块及其制备方法 |
| CN114068493A (zh) * | 2020-07-31 | 2022-02-18 | 华为技术有限公司 | 一种封装模组及其封装方法、电子设备 |
| CN114220795A (zh) * | 2021-11-30 | 2022-03-22 | 展讯通信（上海）有限公司 | Sip封装组件及其封装方法、制作方法 |
| CN114375111A (zh) * | 2020-10-14 | 2022-04-19 | 华为技术有限公司 | 一种封装模块、封装方法及电子设备 |
| CN115064521A (zh) * | 2022-06-02 | 2022-09-16 | 江苏卓胜微电子股份有限公司 | 射频模组封装结构、制造方法及射频设备 |
| CN115394660A (zh) * | 2021-05-05 | 2022-11-25 | 星科金朋私人有限公司 | 在emi屏蔽中形成具有改进的去除深度的槽的半导体器件和方法 |
| US11527487B2 (en) | 2020-07-14 | 2022-12-13 | Luxshare Electronic Technology (Kunshan) Ltd. | Package structure and method of manufacturing the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681625A (zh) * | 2012-09-24 | 2014-03-26 | 环旭电子股份有限公司 | 电子模块以及其制造方法 |
| CN104347595A (zh) * | 2013-07-31 | 2015-02-11 | 环旭电子股份有限公司 | 电子封装模块及其制造方法 |
| CN104602366A (zh) * | 2013-10-30 | 2015-05-06 | 太阳诱电株式会社 | 通信模块 |
| CN107104094A (zh) * | 2016-02-22 | 2017-08-29 | 矽品精密工业股份有限公司 | 封装结构及其制法 |
| CN108573964A (zh) * | 2017-03-17 | 2018-09-25 | 日月光半导体制造股份有限公司 | 半导体封装装置及制造半导体封装装置的方法 |
| CN109390324A (zh) * | 2017-08-11 | 2019-02-26 | 三星电子株式会社 | 半导体封装及其制造方法 |
-
2019
- 2019-09-06 CN CN201910840129.6A patent/CN110707072B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681625A (zh) * | 2012-09-24 | 2014-03-26 | 环旭电子股份有限公司 | 电子模块以及其制造方法 |
| CN104347595A (zh) * | 2013-07-31 | 2015-02-11 | 环旭电子股份有限公司 | 电子封装模块及其制造方法 |
| CN104602366A (zh) * | 2013-10-30 | 2015-05-06 | 太阳诱电株式会社 | 通信模块 |
| CN107104094A (zh) * | 2016-02-22 | 2017-08-29 | 矽品精密工业股份有限公司 | 封装结构及其制法 |
| CN108573964A (zh) * | 2017-03-17 | 2018-09-25 | 日月光半导体制造股份有限公司 | 半导体封装装置及制造半导体封装装置的方法 |
| CN109390324A (zh) * | 2017-08-11 | 2019-02-26 | 三星电子株式会社 | 半导体封装及其制造方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111554674A (zh) * | 2020-05-15 | 2020-08-18 | 甬矽电子(宁波)股份有限公司 | 具有电磁屏蔽功能的封装体和封装工艺 |
| CN111554674B (zh) * | 2020-05-15 | 2022-02-08 | 甬矽电子(宁波)股份有限公司 | 具有电磁屏蔽功能的封装体和封装工艺 |
| US11527487B2 (en) | 2020-07-14 | 2022-12-13 | Luxshare Electronic Technology (Kunshan) Ltd. | Package structure and method of manufacturing the same |
| CN113990812A (zh) * | 2020-07-27 | 2022-01-28 | 华为技术有限公司 | 一种电子封装模块及其制备方法 |
| CN114068493A (zh) * | 2020-07-31 | 2022-02-18 | 华为技术有限公司 | 一种封装模组及其封装方法、电子设备 |
| CN114375111A (zh) * | 2020-10-14 | 2022-04-19 | 华为技术有限公司 | 一种封装模块、封装方法及电子设备 |
| WO2022078129A1 (zh) * | 2020-10-14 | 2022-04-21 | 华为技术有限公司 | 一种封装模块、封装方法及电子设备 |
| CN114375111B (zh) * | 2020-10-14 | 2023-06-02 | 华为技术有限公司 | 一种封装模块、封装方法及电子设备 |
| CN113125859A (zh) * | 2021-03-10 | 2021-07-16 | 青岛歌尔智能传感器有限公司 | 一种用于测试屏蔽效能的封装结构和屏蔽效能的测试方法 |
| CN115394660A (zh) * | 2021-05-05 | 2022-11-25 | 星科金朋私人有限公司 | 在emi屏蔽中形成具有改进的去除深度的槽的半导体器件和方法 |
| CN114220795A (zh) * | 2021-11-30 | 2022-03-22 | 展讯通信（上海）有限公司 | Sip封装组件及其封装方法、制作方法 |
| WO2023098517A1 (zh) * | 2021-11-30 | 2023-06-08 | 展讯通信（上海）有限公司 | Sip封装组件及其封装方法、制作方法 |
| CN114220795B (zh) * | 2021-11-30 | 2024-07-09 | 展讯通信（上海）有限公司 | Sip封装组件及其封装方法、制作方法 |
| CN115064521A (zh) * | 2022-06-02 | 2022-09-16 | 江苏卓胜微电子股份有限公司 | 射频模组封装结构、制造方法及射频设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110707072B (zh) | 2022-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110707072B (zh) | 系统级封装模块及终端设备 | |
| US9070693B2 (en) | Semiconductor package and manufacturing method thereof | |
| CN105304582B (zh) | 封装结构及其制法 | |
| CN102176438B (zh) | 双面封装结构及应用其的无线通信系统 | |
| CN105101634B (zh) | 电子器件模块及电子器件模块的制造方法 | |
| US8199518B1 (en) | Top feature package and method | |
| US20120140423A1 (en) | Printed Circuit Board With Integral Radio-Frequency Shields | |
| US20110298111A1 (en) | Semiconductor package and manufactring method thereof | |
| KR101332332B1 (ko) | 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법 | |
| CN108735716B (zh) | 封装结构 | |
| US20220102286A1 (en) | Semiconductor encapsulation structure and encapsulation method | |
| US20130037923A1 (en) | Semiconductor package and method of manufacturing the same | |
| US20140198459A1 (en) | Stacked package device and manufacturing method thereof | |
| US11929542B2 (en) | Sputtered SiP antenna | |
| JP2019212979A (ja) | 無線モジュールおよびその製造方法並びに電子装置 | |
| KR20170097345A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| CN110729176A (zh) | 一种用于通信模块产品的emi屏蔽工艺和通信模块产品 | |
| TWI797695B (zh) | 一種封裝模組及其封裝方法、電子設備 | |
| CN112259528A (zh) | 具有双面选择性电磁屏蔽封装的sip结构及其制备方法 | |
| CN102446870A (zh) | 具有静电放电及防电磁波干扰的封装件 | |
| CN117012765A (zh) | 电磁屏蔽结构和电磁屏蔽结构制作方法 | |
| US20130170172A1 (en) | Method for producing a plurality of electronic devices having electromagnetic shielding and in particular having heat dissipation and electronic device having electromagnetic shielding and in particular having heat dissipation | |
| CN107452696A (zh) | 电磁屏蔽封装体以及制造方法 | |
| CN104409447A (zh) | 包含嵌入式电容器的半导体封装件及其制备方法 | |
| CN116053220A (zh) | 一种无线系统级封装模组 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240301 Address after: 518083, Building 8-106, Jinyu Jiuyue Garden (South District), Fumin Community, Fucheng Street, Longhua District, Shenzhen City, Guangdong Province Patentee after: Huawei Precision Manufacturing Co.,Ltd. Country or region after: China Address before: 523808, 2, Xincheng Road, Songshan science and Technology Industrial Park, Guangdong, Dongguan Patentee before: Huawei Machine Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |