CN117012765A - 电磁屏蔽结构和电磁屏蔽结构制作方法 - Google Patents
电磁屏蔽结构和电磁屏蔽结构制作方法 Download PDFInfo
- Publication number
- CN117012765A CN117012765A CN202310984905.6A CN202310984905A CN117012765A CN 117012765 A CN117012765 A CN 117012765A CN 202310984905 A CN202310984905 A CN 202310984905A CN 117012765 A CN117012765 A CN 117012765A
- Authority
- CN
- China
- Prior art keywords
- shielding
- layer
- metal
- substrate
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 228
- 229910052751 metal Inorganic materials 0.000 claims abstract description 228
- 230000004888 barrier function Effects 0.000 claims abstract description 147
- 239000000758 substrate Substances 0.000 claims abstract description 117
- 230000003014 reinforcing effect Effects 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 18
- 239000003292 glue Substances 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000013461 design Methods 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 28
- 238000004806 packaging method and process Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 12
- 230000001154 acute effect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000004804 winding Methods 0.000 description 5
- 229910003271 Ni-Fe Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000000084 colloidal system Substances 0.000 description 3
- 239000005022 packaging material Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- WWSYNEUATFTEFP-UHFFFAOYSA-N [Fe].[Cu].[Ag] Chemical compound [Fe].[Cu].[Ag] WWSYNEUATFTEFP-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIMFPAAAIVQRRD-BCGVJQADSA-N N-[2-[(3S,4R)-3-fluoro-4-methoxypiperidin-1-yl]pyrimidin-4-yl]-8-[(2R,3S)-2-methyl-3-(methylsulfonylmethyl)azetidin-1-yl]-5-propan-2-ylisoquinolin-3-amine Chemical compound F[C@H]1CN(CC[C@H]1OC)C1=NC=CC(=N1)NC=1N=CC2=C(C=CC(=C2C=1)C(C)C)N1[C@@H]([C@H](C1)CS(=O)(=O)C)C LIMFPAAAIVQRRD-BCGVJQADSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本公开提供的一种电磁屏蔽结构和电磁屏蔽结构制作方法,涉及半导体封装技术领域。该电磁屏蔽结构包括衬底、第一电子器件、屏蔽阻隔层、增强屏蔽层、塑封体和金属层,衬底上设有接地焊盘,第一电子器件设于衬底上,且与衬底电连接。第一电子器件位于屏蔽阻隔层围成的阻隔区域内;屏蔽阻隔层设有转角部;增强屏蔽层设于转角部,增强屏蔽层电连接于接地焊盘;塑封体设于衬底上,且包覆第一电子器件、屏蔽阻隔层和增强屏蔽层;金属层设于塑封体上,金属层分别与屏蔽阻隔层和增强屏蔽层电连接。该结构电磁屏蔽效果好,可有效防止杂波干扰。
Description
技术领域
本发明涉及半导体封装技术领域,具体而言,涉及一种电磁屏蔽结构和电磁屏蔽结构制作方法。
背景技术
随着半导体行业的快速发展,系统级封装(SIP)模组结构广泛应用于半导体行业中。它将不同功能芯片封装后进行堆叠,主要优势为高密度集成,封装产品尺寸小,产品性能优越,信号传输频率快等。随着电子产品运用于通信领域高频信号,故需求产品具备分区电磁屏蔽功能,防止发生各种芯片和元器件互相产生的电磁干扰现象。现有的分区EMI屏蔽技术主要包括利用打线或金属柱制作屏蔽结构,在屏蔽结构的边缘角落区域,具有波长X方向以及Y方向的绕线杂波,屏蔽结构在分割绕线波长时,绕线杂波容易在边角处形成聚集,聚集后的杂波可能穿过屏蔽结构,从而导致电磁屏蔽效果下降。
发明内容
本发明的目的包括,例如,提供了一种电磁屏蔽结构和电磁屏蔽结构制作方法,其能够增强电磁屏蔽效果,防止杂波干扰。
本发明的实施例可以这样实现:
第一方面,本发明提供一种电磁屏蔽结构,包括:
衬底,所述衬底上设有接地焊盘;
第一电子器件,所述第一电子器件设于所述衬底上,且与所述衬底电连接;
屏蔽阻隔层,所述第一电子器件位于所述屏蔽阻隔层围成的阻隔区域内;所述屏蔽阻隔层设有转角部;
增强屏蔽层,所述增强屏蔽层设于所述转角部,所述增强屏蔽层电连接于所述接地焊盘;
塑封体,所述塑封体设于所述衬底上,且包覆所述第一电子器件、所述屏蔽阻隔层和所述增强屏蔽层;
金属层,所述金属层设于所述塑封体上,所述金属层分别与所述屏蔽阻隔层和所述增强屏蔽层电连接。
在可选的实施方式中,所述屏蔽阻隔层包括多个均匀间隔设置的金属柱,所述金属柱沿至少两个不同的方向排列,所述转角部位于两个方向的交汇处。
在可选的实施方式中,所述增强屏蔽层包括第一屏蔽线弧,所述接地焊盘包括第一焊盘和第二焊盘,所述第一屏蔽线弧的一端连接所述第一焊盘,另一端连接所述第二焊盘。
在可选的实施方式中,所述第一屏蔽线弧位于所述转角部远离所述第一电子器件的一侧。
在可选的实施方式中,所述第一焊盘和所述屏蔽阻隔层在第一方向上的间距为第一距离,所述第二焊盘和所述屏蔽阻隔层在第二方向上的间距为第二距离,所述第一距离和所述第二距离相等;所述第一方向和所述第二方向不同。
在可选的实施方式中,相邻两个所述金属柱在所述第一方向上的间距为第一距离,相邻两个所述金属柱在所述第二方向上的间距为第一距离。
在可选的实施方式中,所述第一屏蔽线弧包括至少一个波峰,所述波峰的高度高于所述金属柱的高度。
在可选的实施方式中,所述第一屏蔽线弧包括至少一个波谷,所述波谷与所述衬底之间有预设距离。
在可选的实施方式中,所述增强屏蔽层还包括加强导电柱,所述加强导电柱位于所述转角部靠近所述第一电子器件的一侧;
和/或所述加强导电柱位于所述转角部远离所述第一电子器件的一侧。
在可选的实施方式中,所述增强屏蔽层还包括第二屏蔽线弧,所述第二屏蔽线弧位于所述转角部靠近所述第一电子器件的一侧。
在可选的实施方式中,所述金属层覆盖所述增强屏蔽层和所述屏蔽阻隔层。
在可选的实施方式中,所述屏蔽阻隔层与所述接地焊盘电连接。
在可选的实施方式中,还包括第二电子器件,所述第二电子器件设于所述衬底设有所述屏蔽阻隔层的一侧,和/或所述第二电子器件设于所述衬底远离所述屏蔽阻隔层的一侧。
在可选的实施方式中,所述衬底上还设有底部保护胶,所述底部保护胶用于保护所述屏蔽阻隔层靠近所述衬底的一端和所述增强屏蔽层靠近所述衬底的一端。
在可选的实施方式中,所述衬底上凸设有转接块,所述衬底上设有与所述屏蔽阻隔层连接的打线焊盘,所述接地焊盘和/或所述打线焊盘位于所述转接块上。
可选的,所述屏蔽阻隔层的至少一边采用双层设计,两层所述屏蔽阻隔层对齐或错位设置。
在可选的实施方式中,所述屏蔽阻隔层呈正方形、长方形、菱形、三角形或多边形围设于所述第一电子器件的外周。
可选的,所述塑封体上开设有凹槽,所述屏蔽阻隔层和/或所述增强屏蔽层露出于所述凹槽;所述凹槽内设有导电层,所述导电层分别与屏蔽阻隔层和/或所述增强屏蔽层连接;所述金属层和所述导电层电连接。
可选的,所述导电层部分或全部填充所述凹槽。
可选的,所述导电层沿所述凹槽的侧壁、底壁以及所述屏蔽阻隔层和/或所述增强屏蔽层的表面设置,以使所述导电层的表面呈凹凸状。
第二方面,本发明提供一种电磁屏蔽结构,包括:
衬底,所述衬底上设有接地焊盘;
第一电子器件,所述第一电子器件设于所述衬底上,且与所述衬底电连接;
屏蔽阻隔层,所述第一电子器件位于所述屏蔽阻隔层围成的阻隔区域内;所述屏蔽阻隔层设有转角部;所述屏蔽阻隔层包括多个间隔设置的金属柱,所述金属柱和所述接地焊盘连接;
所述转角部包括基准柱、第一金属柱和第二金属柱;所述基准柱和所述第一金属柱相距第一长度,所述基准柱和所述第二金属柱相距第二长度,所述第一金属柱和所述第二金属柱相距第三长度,所述第三长度小于或等于所述第一长度或所述第二长度;其中,所述第一金属柱为沿第一方向设置的多个金属柱中与所述基准柱相邻的金属柱,所述第二金属柱为沿第二方向设置的多个金属柱中与所述基准柱相邻的金属柱,所述基准柱位于所述第一方向和所述第二方向的交点;
塑封体,所述塑封体设于所述衬底上,且包覆所述第一电子器件和所述屏蔽阻隔层;
金属层,所述金属层设于所述塑封体上,所述金属层与所述屏蔽阻隔层电连接。
可选地,所述第一长度等于所述第二长度。
可选地,所述屏蔽阻隔层呈三角形。
可选地,所述转角部靠近和/或远离所述第一电子器件的一侧设有增强屏蔽层。
可选地,所述屏蔽阻隔层的至少一边采用双层设计,两层所述屏蔽阻隔层对齐或错位设置。
可选的,所述塑封体上开设有凹槽,所述屏蔽阻隔层和/或所述增强屏蔽层露出于所述凹槽;所述凹槽内设有导电层,所述导电层分别与屏蔽阻隔层和/或所述增强屏蔽层连接;所述金属层和所述导电层电连接。
可选的,所述导电层部分或全部填充所述凹槽。
可选的,所述导电层沿所述凹槽的侧壁、底壁以及所述屏蔽阻隔层和/或所述增强屏蔽层的表面设置,以使所述导电层的表面呈凹凸状。
第三方面,本发明提供一种电磁屏蔽结构制作方法,包括:
在衬底上贴装第一电子器件;其中,所述衬底上设有接地焊盘;
在第一电子器件的外周设置屏蔽阻隔层;其中,所述屏蔽阻隔层设有转角部;
在所述转角部设置所述增强屏蔽层;其中,所述增强屏蔽层电连接于所述接地焊盘;
在所述衬底上形成塑封体,以保护所述第一电子器件、所述屏蔽阻隔层和所述增强屏蔽层;
在所述塑封体上设置金属层;其中,所述金属层分别与所述屏蔽阻隔层和所述增强屏蔽层电连接。
在可选的实施方式中,所述接地焊盘包括第一焊盘和第二焊盘;在所述第一焊盘和所述第二焊盘上打线,以形成第一屏蔽线弧;其中,所述第一屏蔽线弧的高度不低于所述增强屏蔽层的高度。
可选的,研磨所述塑封体,以露出所述第一屏蔽线弧和所述屏蔽阻隔层。
在可选的实施方式中,还包括:在所述衬底远离所述塑封体的一侧植球;切割所述塑封体和所述衬底,形成单颗产品;在所述塑封体上设置金属层的步骤包括:在单颗产品上形成金属层。
在可选的实施方式中,所述衬底采用双排设置;所述方法还包括:在所述衬底远离所述塑封体的一侧植球;在所述塑封体上设置金属层;切割所述金属层、所述塑封体和所述衬底,形成单颗产品。
本发明实施例的有益效果包括,例如:
本发明实施例提供的电磁屏蔽结构及其制作方法,在屏蔽阻隔层的转角部设置增强屏蔽层,增强屏蔽层和衬底上的接地焊盘连接,可以有效防止杂波在转角部聚集后穿过屏蔽阻隔层,增强电磁屏蔽效果,阻止杂波对第一电子器件的干扰。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的电磁屏蔽结构的第一种结构示意图;
图2为本发明实施例提供的电磁屏蔽结构的俯视结构示意图;
图3为本发明实施例提供的第一屏蔽线弧的一种结构示意图;
图4为本发明实施例提供的第一屏蔽线弧的另一种结构示意图;
图5为本发明实施例提供的电磁屏蔽结构中第一屏蔽线弧采用多段线弧的结构示意图;
图6为本发明实施例提供的电磁屏蔽结构的第二种结构示意图;
图7为本发明实施例提供的电磁屏蔽结构的第三种结构示意图;
图8为本发明实施例提供的电磁屏蔽结构的第四种结构示意图;
图9为本发明实施例提供的电磁屏蔽结构的第五种结构示意图;
图10为本发明实施例提供的电磁屏蔽结构的第六种结构示意图;
图11为本发明实施例提供的电磁屏蔽结构的第七种结构示意图;
图12为本发明实施例提供的电磁屏蔽结构的屏蔽阻隔层呈三角形分布的结构示意图;
图13为本发明实施例提供的电磁屏蔽结构的屏蔽阻隔层呈三角形分布的另一结构示意图;
图14为本发明实施例提供的电磁屏蔽结构的屏蔽阻隔层呈三角形分布的双层结构示意图;
图15为本发明实施例提供的电磁屏蔽结构的屏蔽阻隔层呈平行四边形分布的结构示意图;
图16为本发明实施例提供的电磁屏蔽结构的第八种结构示意图;
图17为本发明实施例提供的电磁屏蔽结构的第九种结构示意图;
图18为本发明实施例提供的电磁屏蔽结构的第十种结构示意图;
图19为本发明实施例提供的电磁屏蔽结构的第十一种结构示意图;
图20为本发明实施例提供的电磁屏蔽结构的第十二种结构示意图;
图21和图22为本发明实施例提供的电磁屏蔽结构的制作流程示意图;
图23为本发明实施例提供的电磁屏蔽结构的另一种制作流程示意图。
图标:100-电磁屏蔽结构;110-衬底;111-接地焊盘;112-导电孔;113-第一焊盘;115-第二焊盘;116-打线焊盘;117-转接块;118-串联布线层;120-第一电子器件;121-第一芯片;123-第二芯片;130-屏蔽阻隔层;131-转角部;133-金属柱;135-基准柱;140-增强屏蔽层;141-第一屏蔽线弧;143-加强导电柱;150-塑封体;151-凹槽;153-导电层;160-金属层;170-底部保护胶;180-第二电子器件;190-锡球;191-接地线路层;193-接地点。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。在本发明的描述中,需要说明的是,若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,若出现术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
需要说明的是,在不冲突的情况下,本发明的实施例中的特征可以相互结合。
第一实施例
请参考图1和图2,本实施例提供了一种电磁屏蔽结构100,包括衬底110、第一电子器件120、屏蔽阻隔层130、增强屏蔽层140、塑封体150和金属层160,衬底110上设有接地焊盘111和打线焊盘116,第一电子器件120设于衬底110上,且与衬底110电连接。第一电子器件120位于屏蔽阻隔层130围成的阻隔区域内;屏蔽阻隔层130与打线焊盘116连接,屏蔽阻隔层130设有转角部131;增强屏蔽层140设于转角部131,增强屏蔽层140电连接于接地焊盘111;塑封体150设于衬底110上,且包覆第一电子器件120、屏蔽阻隔层130和增强屏蔽层140;金属层160设于塑封体150上,金属层160分别与屏蔽阻隔层130和增强屏蔽层140电连接。该结构电磁屏蔽效果好,可有效防止杂波干扰。
容易理解,衬底110上设有多个芯片或元器件等,根据功能和应用场景等,一些芯片和元器件有电磁屏蔽要求,需要进行分区屏蔽,即设置屏蔽结构。对于其余一些没有电磁屏蔽要求的芯片和元器件,则无需设置电磁屏蔽结构100。本实施例中的第一电子器件120是指有电磁屏蔽要求的电子器件,包括但不限于芯片、元器件和电子模块等,其中,元器件包括电容、电阻或电感等。根据实际需要,可以每个第一电子器件120设置一个屏蔽结构,也可以多个第一电子器件120共用一个屏蔽结构,对于第一电子器件120的数量和类型,这里不作具体限定。
一种实施方式中,第一电子器件120包括第一芯片121。衬底110上设有相互间隔的第一芯片121和第二芯片123,第一芯片121的外围设有屏蔽结构,即设有屏蔽阻隔层130和增强屏蔽层140。这样,第一芯片121不受外界杂波干扰,也不会受到第二芯片123的干扰。可以理解,屏蔽结构可以呈封闭环形结构对第一电子器件120的四周进行全包围。当然,也可以根据实际需要,将屏蔽结构设为开放式,如半圆形、U形、C形、直线形或L形,或其它任意异形等,对第一电子器件120进行部分包围,以对局部方向的电磁波进行屏蔽。优选地,若采用直线形,该直线形的屏蔽结构应设于第一芯片121靠近第二芯片123的一侧。若屏蔽结构采用具有开口的形状,则开口应位于第一芯片121远离第二芯片123的一侧。即在对屏蔽需求较低的位置可以不设置屏蔽阻隔层130和增强屏蔽层140。
若采用开放式的结构,屏蔽结构的开口可根据实际情况设于屏蔽阻隔层的任何位置,如转角处或任意一侧边上,开口的形状和大小不作限制。
屏蔽阻隔层130包括多个均匀间隔设置的金属柱133,金属柱133沿至少两个不同的方向排列,转角部131位于两个方向的交汇处。多个金属柱133的高度可以相等或不等。可选地,屏蔽阻隔层130呈矩形包围在第一芯片121的外周,屏蔽阻隔层130具有四个转角部131。以其中一个转角部131为例,一列金属柱133沿第一方向,即X方向间隔排列。另一列金属柱133沿第二方向,即Y方向间隔排列。其中,X方向上相邻两个金属柱133的间距为L2,Y方向上相邻两个金属柱133的间距为L2,这样可以有效防止波长大于L2的电磁波干扰。以顶角部处的金属柱133为基准柱135,X方向上靠近基准柱135的第一个金属柱B,Y方向上靠近基准柱135的第一个金属柱C,B和C两者间的距离为L1。
可选的,增强屏蔽层140包括第一屏蔽线弧141,接地焊盘111包括第一焊盘113和第二焊盘115,第一屏蔽线弧141的一端连接第一焊盘113,另一端连接第二焊盘115。以左下角的转角部131为例,第一焊盘113位于X方向的反方向上,第二焊盘115位于Y方向的反方向上,即第一屏蔽线弧141位于转角部131远离第一电子器件120的一侧。
可选地,第一焊盘113和屏蔽阻隔层130在第一方向上的间距为第一距离L3,第二焊盘115和屏蔽阻隔层130在第二方向上的间距为第二距离L4,第一距离和第二距离相等;第一方向和第二方向不同。第一方向和第二方向可以互成90度,也可以呈锐角或钝角设置,这里不作具体限定。本实施例中,相邻两个金属柱133在第一方向上的间距为第一距离,相邻两个金属柱133在第二方向上的间距为第一距离。即L2、L3和L4相等。第一焊盘113和第二焊盘115的直线距离约等于L1,即第一屏蔽线弧141的宽度约为L1,这样,可以有效防止杂波聚集后穿过屏蔽阻隔层130干扰第一芯片121。
可以理解,X方向以及Y方向的绕线杂波,其绕线杂波容易在边角处形成聚集,聚集后的波长容易形成L1波长的杂波,其杂波的波长L1远大于L2正常的短波长,因此杂波容易导致电磁屏蔽效果下降。
需要说明的是,每个屏蔽阻隔层130可能有多个转角部131,每个转角部131均设有增强屏蔽层140,各个转角部131上的增强屏蔽层140的结构相似,这里不作具体描述。
结合图3,可选地,第一屏蔽线弧141包括至少一个波峰,波峰的高度高于金属柱133的高度。这样设置,可以有效避免金属柱133和第一屏蔽线弧141桥接。因为若桥接可能会改变金属柱133之间的间距,从而影响电磁屏蔽效果。此外,在后续的金属层160形成工艺中,需要对塑封体150进行研磨,将第一屏蔽线弧141的高度高于金属柱133的高度,可以实现分层研磨,减小研磨面积,提高研磨效率。
结合图4和图5,可选地,第一屏蔽线弧141包括至少一个波谷,波谷与衬底110之间有预设距离,防止第一屏蔽线弧141触碰到衬底110。第一屏蔽线弧141具有多个波峰或波谷,可以进一步加大线弧密度,从而提高电磁屏蔽效果。该第一屏蔽线弧141可以是规则的或不规则的任意线弧,这里不作具体限定。优选地,第一屏蔽线弧141包括两条垂直于衬底110的垂直线段和连接该两条垂直线段的圆弧线段。两条垂直线段中,其中一个垂直连接于第一焊盘113,另一个垂直连接于第二焊盘115。这样设置,在后续工艺中,研磨去掉圆弧线段,保留垂直线段,起到增强屏蔽性能的作用。垂直线段的高度和金属柱133的高度不同,可以呈高低柱结构。当然,也可以通过研磨后保持两者高度一致。同一个第一屏蔽线弧141中两段垂直线段可以相等或不等。多个第一屏蔽线弧141中的垂直线段可以相等或不等。
作为优选,基准柱135位于第一焊盘113和第二焊盘115的连线的中线上,这样可实现更好的电磁屏蔽效果,防止杂波干扰的效果更好。
结合图6,在一些实施方式中,增强屏蔽层140还包括加强导电柱143,加强导电柱143位于转角部131靠近第一电子器件120的一侧;和/或,加强导电柱143位于转角部131远离第一电子器件120的一侧。换言之,加强导电柱143可以设于转角部131的内侧,也可以设于转角部131的外侧,或者,转角部131的内侧和外侧分别设有加强导电柱143。可以理解,加强导电柱143位于内侧时,加强导电柱143、金属柱B、金属柱C和基准柱135刚好位于正方形的四个顶角处。若加强导电柱143位于外侧,则加强导电柱143、第一焊盘113、第二焊盘115和基准柱135刚好位于正方形的四个顶角处。加强导电柱143、金属柱133、垂直线段可以呈高低柱结构或等高柱结构。
可选地,增强屏蔽层140还包括第二屏蔽线弧(图未示),第二屏蔽线弧位于转角部131靠近第一电子器件120的一侧,即转角部131的内侧。即第二屏蔽线弧位于转角部131的内侧,内侧设有具有接地特性的第三焊盘和第四焊盘,第二屏蔽线弧电连接于第三焊盘和第四焊盘。第二屏蔽线弧的结构和打线方式与第一屏蔽线弧141相似。
可以理解,在一些实施方式中,加强导电柱143、第二屏蔽线弧可以同时存在,第一屏蔽线弧141和第二屏蔽线弧可以同时存在,第一屏蔽线弧141和加强导电柱143可以同时存在,以提高电磁屏蔽效果。当然,上述多个特征还可以任意组合,形成更多的实施例,这里不作具体限定。
可以理解,接地焊盘111也可以设置在加强导电柱143的下方,或者设置在第一焊盘113、第二焊盘115、第三焊盘和第四焊盘的至少一者上,只要其中一个设为接地端即可。
屏蔽阻隔层130与接地焊盘111电连接。屏蔽阻隔层130与接地焊盘111可以直接电连接,也可以间接电连接。优选,本实施例中,采用间接连接的方式。如图7,比如,金属柱133通过塑封体150上的金属层160、第一屏蔽线弧141和衬底110上的接地焊盘111实现电连,起到电磁屏蔽作用。
或者,还有其他间接连接方式,比如,接地焊盘111和衬底110内的接地线路层191连接,打线焊盘116和接地焊盘111串联,实现屏蔽阻隔层130的接地。结合图8,接地线路层191的接地点193可以延伸至衬底110的侧壁,侧壁的接地点193和金属层160相连,金属层160分别与屏蔽阻隔层130和增强屏蔽层140连接,使得屏蔽阻隔层130和增强屏蔽层140接地,实现电磁屏蔽。
可以理解,接地焊盘111通过导电孔112连接接地线路层191,接地焊盘111与打线焊盘116通过串联布线层118相连,从而实现布线层走线更为简便。以及串联电路需要打线焊盘116和接地焊盘111同时连通起到电路导通。当然,接地点193也可以设计在布线层基板外层,通过切割后,露出接地点193,再溅射金属层160,实现电磁屏蔽。金属层160分别与打线焊盘116、接地焊盘111通过打线金属柱相连,这样,也可以不设计衬底110表面的接地焊盘111,只利用串联电路就行。
或者,在一些实施方式中,接地焊盘111、打线焊盘116和加强导电柱143下方的焊盘采用串联方式。
容易理解,结合图7和图8,本实施例中的第一焊盘113和第二焊盘115,可实现第一屏蔽线弧141接地,金属柱133不直接与接地焊盘111连接,即金属柱133不从接地焊盘111打线。这样,能减小接地布线层的走线距离,从而减少衬底110布线层的层数,减小封装尺寸,以及减小布线层距离,从而减小线路层之间的寄生电感以及寄生电容等问题。
研磨后的金属柱133和第一屏蔽线弧141可以是位于同一高度,并与塑封体150表面齐平。或者,结合图9,研磨后,金属柱133的高度和第一屏蔽线弧141的垂直线段高度不同,可以金属柱133更高,或金属柱133更低,这里不作具体限定。垂直线段和金属柱133中较高的一个与金属层160电连接,另一个与金属层160间隔设置。接地焊盘111和打线焊盘116通过串联布线层118实现串联,从而实现两者均有接地屏蔽的效果。
或者,多个垂直线段中,较高的一个或多个垂直线段与金属层160电连接。或者,多个金属柱133中,较高的一个或多个金属柱133与金属层160电连接。其接地设计方式不限于采用串联布线层118或接地焊盘111等,只要确保屏蔽效果即可。
金属层160可以覆盖整个塑封体150的上表面,也可以覆盖塑封体150的部分上表面,如图10所示,金属层160覆盖增强屏蔽层140和屏蔽阻隔层130形成的屏蔽区域。这样,既能实现局部的电磁屏蔽功能,同时又能减少金属层160原料的使用,节约成本,覆盖面积小,提高工艺效率,减轻产品重量,并且有利于提高散热性能。
结合图11,可选地,衬底110上还设有第二电子器件180,第二电子器件180设于衬底110设有屏蔽阻隔层130的一侧,和/或第二电子器件180设于衬底110远离屏蔽阻隔层130的一侧。可以理解,第二电子器件180和第一电子器件120位于同一侧,即实现衬底110单面封装。若第二电子器件180设于衬底110远离屏蔽阻隔层130的一侧,即可以实现衬底110的双面封装,提高集成度,结构更紧凑,功能更丰富。根据实际需要,衬底110的双面均可设置屏蔽结构,每一侧的屏蔽结构根据实际需要可以设置一个或多个。
衬底110上还设有底部保护胶170,底部保护胶170用于保护屏蔽阻隔层130靠近衬底110的一端和增强屏蔽层140靠近衬底110的一端。底部保护胶170沿屏蔽结构的一周划胶设置,可以提高屏蔽结构的稳定性和可靠性,提高结构强度。底部保护胶170固化后在转角部131形成阻挡块,有利于提高电磁屏蔽效果。底部保护胶170可以选择导电胶或非导电胶,这里不作具体限定。
需要说明的是,金属柱133可以采用垂直打线的方式形成。第一屏蔽线弧141的设置,能够减小塑封模流对金属柱133的冲击,防止金属柱133由于受模流冲击变形,导致金属柱133之间的间隙变大。若间隙变大,杂波易穿过其间隙,影响电磁屏蔽效果,尤其是在转角部131的间隙容易使得第一芯片121受到杂波干扰。此外,第一屏蔽线弧141的设置,可以提升底部保护胶170的毛细作用,提高胶体的流动性,填充性能更好,结构更可靠。
屏蔽阻隔层130可以呈正方形、长方形、菱形、三角形或任意多边形围设于第一电子器件120的外周,也可呈开放式结构设置。第一电子器件120位于屏蔽阻隔层130围成的屏蔽区域内,优选,第一电子器件120位于该屏蔽区域的中部,电磁屏蔽效果更好。当然,在一些实施方式中,第一电子器件120也可以位于该屏蔽区域内的其它任意位置。
结合图12,若屏蔽阻隔层130呈三角形设置,第一屏蔽线弧141分别位于三角形的三个顶点的外侧。以其中一个顶角为例,三角形的顶角处具有基准柱135、与基准柱135相邻的金属柱M和金属柱N,金属柱M、金属柱N和基准柱135位于一个等边三角形的三个顶点上。第一焊盘113和第二焊盘115关于基准柱135,分别与金属柱N和金属柱M对称设置。第一屏蔽线弧141电连于第一焊盘113和第二焊盘115上。这样设置,可以进一步提高屏蔽结构的电磁屏蔽效果,有效防止杂波穿入的干扰。
结合图13,若屏蔽阻隔层130呈锐角三角形设置,如等边三角形或等腰锐角三角形等,转角部131处的三个金属柱中,金属柱N和金属柱M之间的距离更小,小于等于L1,即小于或等于基准柱135与金属柱N之间的距离,也小于或等于基准柱135与金属柱M之间的距离。这样,屏蔽阻隔层130本身自带屏蔽增强效果,杂波无法绕过转角部131穿入屏蔽阻隔层130的内部,因此该情况下可以不设置增强屏蔽层140。接地点可以设置在金属柱133下方或基衬底110的侧壁上,以实现电磁屏蔽。
具体地,电磁屏蔽结构100包括屏蔽阻隔层130、衬底110、第一电子器件120、塑封体150和金属层160,衬底110上设有接地焊盘111。第一电子器件120设于衬底110上,且与衬底110电连接。第一电子器件120位于屏蔽阻隔层130围成的阻隔区域内。屏蔽阻隔层130设有转角部131。屏蔽阻隔层130包括多个间隔设置的金属柱133,金属柱133和接地焊盘111连接。转角部131包括基准柱135、第一金属柱M和第二金属柱N;基准柱135和第一金属柱M相距第一长度,基准柱135和第二金属柱N相距第二长度,第一金属柱M和第二金属柱N相距第三长度,第三长度小于或等于第一长度或第二长度;即转角部131的顶角呈锐角,可以不设置增强屏蔽层140。其中,第一金属柱M为沿第一方向设置的多个金属柱133中与基准柱135相邻的金属柱133,第二金属柱N为沿第二方向设置的多个金属柱133中与基准柱135相邻的金属柱133,基准柱135位于第一方向和第二方向的交点。塑封体150设于衬底110上,且包覆第一电子器件120和屏蔽阻隔层130。金属层160设于塑封体150上,金属层160与屏蔽阻隔层130电连接。可选地,第一长度等于第二长度。
可以理解,在一些实施方式中,转角部131靠近和/或远离第一电子器件120的一侧设有增强屏蔽层140。即转角部131的内侧和外侧可以分别设置增强屏蔽层140,或者仅在一侧设置增强屏蔽层140。
可选地,结合图14,若屏蔽阻隔层130的至少一边可采用双排设计,即第一芯片121的至少一边上设有双层的屏蔽阻隔层130,两层屏蔽阻隔层130可以对齐设置,也可以交错错位设置,均可实现增强屏蔽性能的作用。优选两层屏蔽阻隔层130错位设置。
容易理解,本实施例中,设置增强屏蔽层140后,在转角部131的外侧设有至少两条打线(第一屏蔽线弧141的两条垂直线段),这样,整个屏蔽结构在转角部131的外侧可呈开放结构。
结合图15,若屏蔽阻隔层130呈平行四边形设置,优选呈菱形设置。在菱形的锐角顶点处,其增强屏蔽层140的设置与图中锐角三角形的设置相似,这里不再赘述。在菱形的钝角顶点处,以左上顶角为例,在转角部131远离第一芯片121的一侧,即外侧设置第一焊盘113和第二焊盘115,钝角顶点处具有基准柱135、与基准柱135相邻的金属柱H和金属柱K,其中,第一焊盘113位于第一方向的反方向上,第二焊盘115位于第二方向的延长线上。第一焊盘113、金属柱H和基准柱135刚好位于一个等边三角形的三个顶点上。第二焊盘115、金属柱K和基准柱135刚好位于一个等边三角形的三个顶点上。这样设置,可以进一步提高屏蔽结构的电磁屏蔽效果,有效防止杂波穿入的干扰。当然,以左上顶角为例,也可以在转角部131的内侧,即靠近第一芯片121的一侧设置加强导电柱143,这里不作具体限定。优选,加强导电柱143可以设于金属柱H和K连线的中线上,可与基准柱135关于金属柱H和K连线呈对称分布。
容易理解,本实施例中的电磁屏蔽结构100,若转角部131的顶角为锐角,可以不设置增强屏蔽层140。若转角部131的顶角为直角或钝角,则可在转角部131的外侧设置增强屏蔽层140,或在转角部131的内侧设置增强屏蔽层140,或分别在内侧和外侧设置增强屏蔽层140。
结合图16,可选地,衬底110上凸设有转接块117,接地焊盘111和打线焊盘116中的至少一者设于转接块117上,转接块117凸出衬底110的表面设置,成凸块结构,这样可以提高屏蔽结构的打线起点。本实施例中,接地焊盘111和打线焊盘116均位于转接块117上,可缩短金属柱133的打线高度,以及缩短第一屏蔽线弧141的打线高度。可选地,接地焊盘111和打线焊盘116可埋设于转接块117中,使得接地焊盘111和打线焊盘116的上表面分别与转接块117的上表面齐平,这样还可以对接地焊盘111和打线焊盘116起到保护作用。
结合图17,本实施例中的电磁屏蔽结构100,无论是上述提及的哪一种结构形式,可以在塑封体150上开设凹槽151,屏蔽阻隔层130和/或增强屏蔽层140露出于凹槽151;凹槽151内设有导电层153,导电层153分别与屏蔽阻隔层130和/或增强屏蔽层140连接;金属层160和导电层153电连接。可选地,屏蔽金属柱从凹槽151中露出。该屏蔽金属柱可以是屏蔽阻隔层130中的一个或多个金属柱133,也可以是第一屏蔽线弧141中研磨后保留的一条或多条垂直金属线。凹槽151的开设方向不限,可以是位于第一电子器件120的同一侧,也可以是跨越第一电子器件120的不同侧。并且凹槽151中露出的屏蔽金属柱的类型和数量不限。导电层153可以用于连接至少两个金属柱133,或者用于连接至少两个第一屏蔽线弧141,或者分别连接金属柱133和第一屏蔽线弧141。
导电层153部分或全部填充凹槽151。导电层153可以填充凹槽151的一部分,不填满,如图17和图18所示。也可以设计为导电层153填满整个凹槽151,使导电层153的表面与塑封体150表面齐平,如图19所示。凹槽151和导电层153的设置,能提高金属层160和塑封体150的结合力,能提高金属层160和屏蔽金属柱的电连稳定性和可靠性。并且,开设凹槽151后,有利于内部磁场的释放,可增强对低频信号的屏蔽效果,金属层160主要用于对高频信号的屏蔽。同时,凹槽151的设置也能释放塑封体150的部分结构应力,缓解翘曲。
可选地,结合图17,导电层153沿凹槽151的侧壁、底壁以及屏蔽阻隔层130和/或增强屏蔽层140的表面设置,以使导电层153的表面呈凹凸状。可采用金属溅射方式,覆盖多个屏蔽金属柱,提升屏蔽金属柱之间的导电性能,实现接地焊盘111与打线焊盘116的连接,以及导电层153可作为种子层,提升金属层溅射结合力,以及利用凹槽151结构提升金属层160的结合力。可选地,金属层160的表面可以是平整的表面,也可以是凹凸不平的表面。优选,金属层160表面的凹凸状和导电层153的凹凸状一致。
结合图18,导电层153采用金属溅射或者电镀或导电胶材料,填充凹槽151的底部,将其底部形成平台结构,即导电层153的表面为平面,低于塑封体150的表面,导电层153可起到保护露出的打线结构,即保护从凹槽151露出的屏蔽金属柱。同时也能提升电连稳定性和结合力。
结合图19,导电层153采用金属溅射或者电镀或导电胶材料,填充满整个凹槽151,导电层153的表面为平面,与塑封体150的表面齐平。导电层153可起到保护露出的打线结构,即保护从凹槽151露出的屏蔽金属柱。同时也能提升电连稳定性和结合力。
导电层153的材料,可以选择导电胶或金属材料,金属材料包括但不限于Ni-Fe合金、Cu-Ni-Fe合金、铜-银-铁等金属合金,金属层160可以选择类似的金属材料,如Ni-Fe合金、Cu-Ni-Fe合金、铜-银-铁等金属合金中的至少一种。
容易理解,凹槽151的开设可以在研磨塑封体150后进行,即研磨第一屏蔽线弧141后开设凹槽151。
结合图20,屏蔽阻隔层130和增强屏蔽层140露出于凹槽151的高度不一致,即露出凹槽151的金属柱133和第一屏蔽线弧141中垂直线段的高度不相等,呈高低柱结构。或屏蔽阻隔层130中的多个金属柱133在凹槽151中露出的高度不一致;或增强屏蔽层140中的多个垂直线段在凹槽151中露出的高度不一致。该实施方式中,可以设置导电层153,也可以不设置导电层153。若设置导电层153,则导电层153将高度不同的金属柱133和第一屏蔽线弧141连接,导电层153的表面也可以呈高低不平的凹凸结构。
应当理解,上述多种结构特征可以相互任意组合,以获得适用各种场景的电磁屏蔽结构100,这里不再一一详述。
第二实施例
结合图21和图22,本发明提供一种电磁屏蔽结构制作方法,包括:
S1:在衬底110上贴装第一电子器件120;其中,衬底110上设有接地焊盘111。
衬底110可以为基板、硅基板、PCB板、MIS基板或者陶瓷基板等,在衬底110的表面上需要进行分区屏蔽的区域设计有接地焊盘111以及打线焊盘116,接地焊盘111用于与屏蔽结构电连,打线焊盘116用于垂直打线以形成金属柱133。第一电子器件120可采用芯片,如需要具有屏蔽功能的射频芯片等,当然也可以是其他元器件。可以理解,衬底110上除了屏蔽区域外,还可以设置功能焊盘,用于贴装第一电子器件120、第二电子器件180,第二电子器件180为无需设置屏蔽功能的芯片和元器件等,如功率放大器芯片等。
S2:在第一电子器件120的外周设置屏蔽阻隔层130;其中,屏蔽阻隔层130设有转角部131。可选地,采用垂直打线的方式形成多个围设在第一电子器件120外侧的金属柱133。金属柱133排列方式可为矩形、三角形、平行四边形、U形、L形或T形等任意形状。
可选地,金属柱133可以采用打跨越线弧的方式形成,具体的,跨越线弧的两端分别连接在两个打线焊盘116上。跨越方向可以是任意方向,比如两个打线焊盘116可以是在第一芯片121的同一侧、相邻侧或相对侧,这里不作限定。优选,跨越线弧包括两条垂直线段和连接该两条垂直线段的圆弧线段,后续工艺中可采用研磨去除圆弧线段,保留垂直线段,形成间隔设置的金属柱133。
S3:在转角部131设置增强屏蔽层140;其中,增强屏蔽层140电连接于接地焊盘111。接地焊盘111包括第一焊盘113和第二焊盘115。可选地,第一焊盘113在第一方向的金属柱133排列的反向延长线上,第二焊盘115在第二方向的金属柱133排列的反向延长线上,即位于转角部131的外侧。在第一焊盘113和第二焊盘115上打线,形成第一屏蔽线弧141。优选第一屏蔽线弧141的最高点高于金属柱133。第一屏蔽线弧141的两端分别和具有接地特性的第一焊盘113和第二焊盘115连接。通过设置第一屏蔽线弧141,能提升转角部131的电磁屏蔽效果。第一焊盘113在第一方向的金属柱133排列的反向延长线上,第二焊盘115在第二方向的金属柱133排列的反向延长线上,从而在转角部131形成宽度为L1的第一屏蔽线弧141,有效阻挡转角部131的绕线杂波,提升电磁屏蔽效果。
S4:划胶。进行点胶工艺,点胶工艺沿着屏蔽阻隔层130和增强屏蔽层140进行点胶,在衬底110上形成底部保护胶170。利用胶体提升金属柱133和屏蔽线弧的打线强度,胶体在转角部131形成围墙,可进一步提升转角区域的电磁屏蔽效果。可以理解,第一屏蔽线弧141的设置,还能提高胶体毛细作用,提升胶体的流动性,提高点胶效率和质量。
S5:在衬底110上形成塑封体150,以保护第一电子器件120、屏蔽阻隔层130和增强屏蔽层140。采用塑封工艺进行封装,塑封料可采用高导热塑封料,如选用环氧基树脂(epoxy-based resin)或硅基树脂(silicone-based resin),并在其中添加高导热材料,例如氧化铝导热粉或纳米氧化铝等,以实现产品具有高导热特性。第一屏蔽线弧141的设置,能在塑封工艺中,阻挡塑封模流,防止金属柱133受到模流冲击而变形,有利于保持金属柱133的密度均匀以及稳定性,进而提高电磁屏蔽效果。
在衬底110远离塑封体150的一面进行植球工艺,形成背面的锡球190。容易理解,衬底110内设有接地线路层191,通过衬底110上的接地管脚实现对应锡球190的接地功能。衬底110上的锡球190中,一部分为接地锡球,一部分为功能连接锡球。
可选地,对塑封体150进行研磨,使第一屏蔽线弧141和金属柱133从塑封体150表面漏出。研磨时,研磨深度需达到研磨至切断第一屏蔽线弧141,即削去第一屏蔽线弧141的一部分波峰,从而将第一屏蔽线弧141分割成至少两条线弧结构。可以理解,将第一屏蔽线弧141的高度高于金属柱133,只需将两者的高度差部分研磨去除,即可同时露出屏蔽线弧和金属柱133。换言之,研磨后,金属柱133和第一屏蔽线弧141的高度一致,位于同一高度平面。若将第一屏蔽线弧141设为低于或等于金属柱133高度,则需先研磨金属柱133,再研磨第一屏蔽线弧141,增加研磨面积,降低研磨效率,还可能导致金属柱133变形,发生金属柱133和第一屏蔽线弧141的桥接问题,影响电磁屏蔽功能。而本实施例中,将第一屏蔽线弧141的高度高于金属柱133,可克服上述缺点。
可选地,研磨后,在塑封体150上开设凹槽151,屏蔽金属柱从凹糟151中露出,在凹槽151内设置导电层153,以连接多个屏蔽金属柱,再在塑封体150表面形成金属层160,金属层160与导电层153电连接。这样设置,可提高金属层160的结合力,可提高电连稳定性和可靠性,降低电阻,提升屏蔽效果,尤其可提升对低频信号的屏蔽效果。
切割塑封体150和衬底110,形成单颗产品。对单颗产品的塑封体150上表面和四个侧壁进行金属溅射,形成金属层160。其中,金属层160分别与屏蔽阻隔层130和增强屏蔽层140电连接。具体地,金属层160与金属柱133上端面以及研磨后的第一屏蔽线弧141相连,实现分区电磁屏蔽功能。
当然,具体制作方法并不仅限于上述描述内容。结合图23,在一些实施方式中,衬底110可采用双排设置。经过贴装芯片、打线、划胶、塑封、研磨、植球后,先在塑封体150上设置金属层160,再切割金属层160、塑封体150和衬底110,形成单颗产品。这样,可以大幅提高金属层160的设置效率,一次性完成整个衬底110上金属层160的设置。可以理解,双排设置的衬底110上,至少两组封装产品成对称分布,即一组的第一电子器件120和另一组的第一电子器件120对称分布;一组的第二电子器件180和另一组的第二电子器件180对称分布。
当然,金属层160可以通过溅射、电镀方式、贴装金属膜或导电膜等方式形成,这里不作具体限定。
本实施例中未提及的其它部分内容,与第一实施例中描述的内容相似,这里不再赘述。
综上所述,本发明实施例提供的电磁屏蔽结构100及其制作方法,具有以下几个方面的有益效果:
本发明实施例提供的电磁屏蔽结构100及其制作方法,在屏蔽阻隔层130的转角部131设置增强屏蔽层140,增强屏蔽层140和衬底110上的接地焊盘111连接,可以有效防止杂波在转角部131聚集后穿过屏蔽阻隔层130,增强电磁屏蔽效果,阻止杂波对第一电子器件120的干扰。并且,第一屏蔽线弧141能阻挡塑封模流对金属柱133的冲击变形,结构稳定,电磁屏蔽效果好。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (41)
1.一种电磁屏蔽结构,其特征在于,包括:
衬底,所述衬底上设有接地焊盘;
第一电子器件,所述第一电子器件设于所述衬底上,且与所述衬底电连接;
屏蔽阻隔层,所述第一电子器件位于所述屏蔽阻隔层围成的阻隔区域内;所述屏蔽阻隔层设有转角部;
增强屏蔽层,所述增强屏蔽层设于所述转角部,所述增强屏蔽层电连接于所述接地焊盘;
塑封体,所述塑封体设于所述衬底上,且包覆所述第一电子器件、所述屏蔽阻隔层和所述增强屏蔽层;
金属层,所述金属层设于所述塑封体上,所述金属层分别与所述屏蔽阻隔层和所述增强屏蔽层电连接。
2.根据权利要求1所述的电磁屏蔽结构,其特征在于,所述屏蔽阻隔层包括多个均匀间隔设置的金属柱,所述金属柱沿至少两个不同的方向排列,所述转角部位于两个方向的交汇处。
3.根据权利要求2所述的电磁屏蔽结构,其特征在于,多个所述金属柱的高度相等或不等。
4.根据权利要求2所述的电磁屏蔽结构,其特征在于,所述增强屏蔽层包括第一屏蔽线弧,所述接地焊盘包括第一焊盘和第二焊盘,所述第一屏蔽线弧的一端连接所述第一焊盘,另一端连接所述第二焊盘。
5.根据权利要求4所述的电磁屏蔽结构,其特征在于,所述第一屏蔽线弧位于所述转角部远离所述第一电子器件的一侧。
6.根据权利要求5所述的电磁屏蔽结构,其特征在于,所述第一焊盘和所述屏蔽阻隔层在第一方向上的间距为第一距离,所述第二焊盘和所述屏蔽阻隔层在第二方向上的间距为第二距离,所述第一距离和所述第二距离相等;所述第一方向和所述第二方向不同。
7.根据权利要求6所述的电磁屏蔽结构,其特征在于,相邻两个所述金属柱在所述第一方向上的间距为第一距离,相邻两个所述金属柱在所述第二方向上的间距为第一距离。
8.根据权利要求4所述的电磁屏蔽结构,其特征在于,所述第一屏蔽线弧包括至少一个波峰,所述波峰的高度高于所述金属柱的高度。
9.根据权利要求4所述的电磁屏蔽结构,其特征在于,所述第一屏蔽线弧包括至少一个波谷,所述波谷与所述衬底之间有预设距离。
10.根据权利要求4所述的电磁屏蔽结构,其特征在于,所述第一屏蔽线弧包括两条垂直于所述衬底的垂直线段和连接两条垂直线段的圆弧线段;所述垂直线段的高度和所述金属柱的高度不同。
11.根据权利要求10所述的电磁屏蔽结构,其特征在于,所述衬底设有打线焊盘,所述屏蔽阻隔层和所述打线焊盘电连接;所述垂直线段和所述金属柱两者中,较高的一者与所述金属层电连接,所述接地焊盘和所述打线焊盘通过串联布线层实现串联;
或者,多个所述垂直线段中,较高的一个或多个垂直线段与所述金属层电连接;
或者,多个所述金属柱中,较高的一个或多个金属柱与所述金属层电连接。
12.根据权利要求1所述的电磁屏蔽结构,其特征在于,所述增强屏蔽层还包括加强导电柱,所述加强导电柱位于所述转角部靠近所述第一电子器件的一侧;
和/或所述加强导电柱位于所述转角部远离所述第一电子器件的一侧。
13.根据权利要求1所述的电磁屏蔽结构,其特征在于,所述增强屏蔽层还包括第二屏蔽线弧,所述第二屏蔽线弧位于所述转角部靠近所述第一电子器件的一侧。
14.根据权利要求1所述的电磁屏蔽结构,其特征在于,所述金属层覆盖所述增强屏蔽层和所述屏蔽阻隔层。
15.根据权利要求1所述的电磁屏蔽结构,其特征在于,所述屏蔽阻隔层与所述接地焊盘电连接。
16.根据权利要求1所述的电磁屏蔽结构,其特征在于,还包括第二电子器件,所述第二电子器件设于所述衬底设有所述屏蔽阻隔层的一侧,和/或所述第二电子器件设于所述衬底远离所述屏蔽阻隔层的一侧。
17.根据权利要求1所述的电磁屏蔽结构,其特征在于,所述衬底上还设有底部保护胶,所述底部保护胶用于保护所述屏蔽阻隔层靠近所述衬底的一端和所述增强屏蔽层靠近所述衬底的一端。
18.根据权利要求1所述的电磁屏蔽结构,其特征在于,所述衬底上凸设有转接块,所述衬底上设有与所述屏蔽阻隔层连接的打线焊盘,所述接地焊盘和/或所述打线焊盘位于所述转接块上。
19.根据权利要求1所述的电磁屏蔽结构,其特征在于,所述屏蔽阻隔层的至少一边采用双层设计,两层所述屏蔽阻隔层对齐或错位设置。
20.根据权利要求1至19中任一项所述的电磁屏蔽结构,其特征在于,所述屏蔽阻隔层呈菱形、三角形或多边形围设于所述第一电子器件的外周。
21.根据权利要求1至19中任一项所述的电磁屏蔽结构,其特征在于,所述塑封体上开设有凹槽,所述屏蔽阻隔层和/或所述增强屏蔽层露出于所述凹槽。
22.根据权利要求21所述的电磁屏蔽结构,其特征在于,所述凹槽内设有导电层,所述导电层分别与屏蔽阻隔层和/或所述增强屏蔽层连接;所述金属层和所述导电层电连接。
23.根据权利要求22所述的电磁屏蔽结构,其特征在于,所述导电层部分或全部填充所述凹槽。
24.根据权利要求23所述的电磁屏蔽结构,其特征在于,所述导电层沿所述凹槽的侧壁、底壁以及所述屏蔽阻隔层和/或所述增强屏蔽层的表面设置,以使所述导电层的表面呈凹凸状。
25.根据权利要求24所述的电磁屏蔽结构,其特征在于,所述金属层的表面呈凹凸状设置,所述金属层的凹凸状与所述导电层的凹凸状一致。
26.根据权利要求21所述的电磁屏蔽结构,其特征在于,所述屏蔽阻隔层和所述增强屏蔽层露出于所述凹槽的高度不一致;或所述屏蔽阻隔层中的多个金属柱在所述凹槽中露出的高度不一致;或所述增强屏蔽层中的多个垂直线段在所述凹槽中露出的高度不一致。
27.一种电磁屏蔽结构,其特征在于,包括:
衬底,所述衬底上设有接地焊盘;
第一电子器件,所述第一电子器件设于所述衬底上,且与所述衬底电连接;
屏蔽阻隔层,所述第一电子器件位于所述屏蔽阻隔层围成的阻隔区域内;所述屏蔽阻隔层设有转角部;所述屏蔽阻隔层包括多个间隔设置的金属柱,所述金属柱和所述接地焊盘连接;
所述转角部包括基准柱、第一金属柱和第二金属柱;所述基准柱和所述第一金属柱相距第一长度,所述基准柱和所述第二金属柱相距第二长度,所述第一金属柱和所述第二金属柱相距第三长度,所述第三长度小于或等于所述第一长度或所述第二长度;其中,所述第一金属柱为沿第一方向设置的多个金属柱中与所述基准柱相邻的金属柱,所述第二金属柱为沿第二方向设置的多个金属柱中与所述基准柱相邻的金属柱,所述基准柱位于所述第一方向和所述第二方向的交点;
塑封体,所述塑封体设于所述衬底上,且包覆所述第一电子器件和所述屏蔽阻隔层;
金属层,所述金属层设于所述塑封体上,所述金属层与所述屏蔽阻隔层电连接。
28.根据权利要求27所述的电磁屏蔽结构,其特征在于,所述第一长度等于所述第二长度。
29.根据权利要求27所述的电磁屏蔽结构,其特征在于,所述屏蔽阻隔层呈三角形。
30.根据权利要求27所述的电磁屏蔽结构,其特征在于,所述屏蔽阻隔层的至少一边采用双层设计,两层所述屏蔽阻隔层对齐或错位设置。
31.根据权利要求27所述的电磁屏蔽结构,其特征在于,所述转角部靠近和/或远离所述第一电子器件的一侧设有增强屏蔽层。
32.根据权利要求31所述的电磁屏蔽结构,其特征在于,所述塑封体上开设有凹槽,所述屏蔽阻隔层和/或所述增强屏蔽层露出于所述凹槽。
33.根据权利要求32所述的电磁屏蔽结构,其特征在于,所述屏蔽阻隔层和所述增强屏蔽层露出于所述凹槽的高度不一致;或所述屏蔽阻隔层中的多个金属柱在所述凹槽中露出的高度不一致;或所述增强屏蔽层中的多个垂直线段在所述凹槽中露出的高度不一致。
34.根据权利要求32所述的电磁屏蔽结构,其特征在于,所述凹槽内设有导电层,所述导电层分别与所述屏蔽阻隔层和/或所述增强屏蔽层连接;所述金属层和所述导电层电连接。
35.根据权利要求34所述的电磁屏蔽结构,其特征在于,所述导电层部分或全部填充所述凹槽。
36.根据权利要求35所述的电磁屏蔽结构,其特征在于,所述导电层沿所述凹槽的侧壁、底壁以及所述屏蔽阻隔层和/或所述增强屏蔽层的表面设置,以使所述导电层的表面呈凹凸状。
37.一种电磁屏蔽结构制作方法,其特征在于,包括:
在衬底上贴装第一电子器件;其中,所述衬底上设有接地焊盘;
在第一电子器件的外周设置屏蔽阻隔层;其中,所述屏蔽阻隔层设有转角部;
在所述转角部设置增强屏蔽层;其中,所述增强屏蔽层电连接于所述接地焊盘;
在所述衬底上形成塑封体,以保护所述第一电子器件、所述屏蔽阻隔层和所述增强屏蔽层;
在所述塑封体上设置金属层;其中,所述金属层分别与所述屏蔽阻隔层和所述增强屏蔽层电连接。
38.根据权利要求37所述的电磁屏蔽结构制作方法,其特征在于,所述接地焊盘包括第一焊盘和第二焊盘;在所述转角部设置所述增强屏蔽层的步骤包括:
在所述第一焊盘和所述第二焊盘上打线,以形成第一屏蔽线弧;其中,所述第一屏蔽线弧的高度不低于所述增强屏蔽层的高度。
39.根据权利要求38所述的电磁屏蔽结构制作方法,其特征在于,所述第一屏蔽线弧的高度高于所述增强屏蔽层的高度;在所述衬底上形成塑封体的步骤后,研磨所述塑封体,以露出所述第一屏蔽线弧和所述屏蔽阻隔层。
40.根据权利要求37所述的电磁屏蔽结构制作方法,其特征在于,还包括:
在所述衬底远离所述塑封体的一侧植球;
切割所述塑封体和所述衬底,形成单颗产品;
在所述塑封体上设置金属层的步骤包括:在单颗产品上形成金属层。
41.根据权利要求37所述的电磁屏蔽结构制作方法,其特征在于,所述衬底采用双排设置;所述方法还包括:
在所述衬底远离所述塑封体的一侧植球;
在所述塑封体上设置金属层;
切割所述金属层、所述塑封体和所述衬底,形成单颗产品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310984905.6A CN117012765A (zh) | 2023-08-07 | 2023-08-07 | 电磁屏蔽结构和电磁屏蔽结构制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310984905.6A CN117012765A (zh) | 2023-08-07 | 2023-08-07 | 电磁屏蔽结构和电磁屏蔽结构制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117012765A true CN117012765A (zh) | 2023-11-07 |
Family
ID=88563166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310984905.6A Pending CN117012765A (zh) | 2023-08-07 | 2023-08-07 | 电磁屏蔽结构和电磁屏蔽结构制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117012765A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117438379A (zh) * | 2023-12-15 | 2024-01-23 | 北京七星华创微电子有限责任公司 | 一种基板类封装结构和基板类封装结构的制作方法 |
CN118335723A (zh) * | 2024-06-13 | 2024-07-12 | 成都嘉纳海威科技有限责任公司 | 一种高电磁隔离度的封装结构及制作方法 |
-
2023
- 2023-08-07 CN CN202310984905.6A patent/CN117012765A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117438379A (zh) * | 2023-12-15 | 2024-01-23 | 北京七星华创微电子有限责任公司 | 一种基板类封装结构和基板类封装结构的制作方法 |
CN117438379B (zh) * | 2023-12-15 | 2024-03-19 | 北京七星华创微电子有限责任公司 | 一种基板类封装结构和基板类封装结构的制作方法 |
CN118335723A (zh) * | 2024-06-13 | 2024-07-12 | 成都嘉纳海威科技有限责任公司 | 一种高电磁隔离度的封装结构及制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10522475B2 (en) | Vertical interconnects for self shielded system in package (SiP) modules | |
US10134663B2 (en) | Semiconductor device | |
US8377746B2 (en) | Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom | |
US6057601A (en) | Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate | |
US8178956B2 (en) | Integrated circuit package system for shielding electromagnetic interference | |
CN117012765A (zh) | 电磁屏蔽结构和电磁屏蔽结构制作方法 | |
US8093690B2 (en) | Chip package and manufacturing method thereof | |
US8525313B2 (en) | Chip assembly with frequency extending device | |
CN202042472U (zh) | 具有用于高电流、高频和热量耗散的穿透硅通孔的半导体器件 | |
US20140291821A1 (en) | Semiconductor package having grounding member and method of manufacturing the same | |
CN105304582A (zh) | 封装结构及其制法 | |
CN112234048B (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
CN110663113A (zh) | 经屏蔽的扇出型封装半导体装置及制造方法 | |
JP6737914B2 (ja) | インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法 | |
CN105097784A (zh) | 半导体封装件及其制法 | |
CN109755189A (zh) | 扇出型半导体封装件 | |
US20090145649A1 (en) | Multi-layered wiring substrate, method for producing the same, and semiconductor device | |
EP3678175B1 (en) | Semiconductor package with in-package compartmental shielding | |
CN102446870A (zh) | 具有静电放电及防电磁波干扰的封装件 | |
CN220710314U (zh) | 电磁屏蔽结构 | |
EP3660887A1 (en) | Method for forming a semiconductor package | |
CN114823557A (zh) | 扇出型双面封装结构和扇出型双面封装结构的制备方法 | |
CN221466579U (zh) | 芯片封装结构 | |
CN219476681U (zh) | 一种模组电磁屏蔽封装结构及电子产品 | |
KR102378155B1 (ko) | 패키지 내 구획 차폐물 및 능동 전자기 적합성 차폐물을 갖는 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |