CN114823557A - 扇出型双面封装结构和扇出型双面封装结构的制备方法 - Google Patents

扇出型双面封装结构和扇出型双面封装结构的制备方法 Download PDF

Info

Publication number
CN114823557A
CN114823557A CN202210358763.8A CN202210358763A CN114823557A CN 114823557 A CN114823557 A CN 114823557A CN 202210358763 A CN202210358763 A CN 202210358763A CN 114823557 A CN114823557 A CN 114823557A
Authority
CN
China
Prior art keywords
antenna
carrier
fan
chip
plastic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210358763.8A
Other languages
English (en)
Inventor
白胜清
王森民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yongsi Semiconductor Ningbo Co ltd
Original Assignee
Yongsi Semiconductor Ningbo Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yongsi Semiconductor Ningbo Co ltd filed Critical Yongsi Semiconductor Ningbo Co ltd
Priority to CN202210358763.8A priority Critical patent/CN114823557A/zh
Publication of CN114823557A publication Critical patent/CN114823557A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明的实施例提供了一种扇出型双面封装结构和扇出型双面封装结构的制备方法，涉及半导体封装技术领域，通过在第一载片上设置第一芯片，在第二载片上设置第二芯片，第一载片和第二载片相互贴合，从而实现了双面封装。并且，通过第一载片和第二载片的双面封装结构，能够实现良好的支撑性，并且第一塑封体和第二塑封体分别制作，能够解决应力分散问题，进一步减缓塑封翘曲问题。此外，通过在第一天线凹槽内的第二载片上设置第一天线结构，使得第一天线结构能够通过第一天线凹槽直接外露，保证了天线性能，并且第一天线结构直接设置在第二载片上，结构简单，避免了中间布线影响天线的性能。

Description

扇出型双面封装结构和扇出型双面封装结构的制备方法
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种扇出型双面封装结构和扇出型双面封装结构的制备方法。
背景技术
随着半导体行业的快速发展，扇出型晶圆级封装(Fan-out wafer levelpackage，FOWLP)封装结构广泛应用于半导体行业中。一般采用从晶圆切下单个芯片，然后到封装一个载体晶圆上，主要优势为高密度集成，封装产品尺寸小，产品性能优越，信号传输频率快等，随着5G/6G通信迅速发展，越来越多的产品设计有射频天线，通常是将天线贴装放置于衬底上以及在介质层上曝光显影形成天线层，通过外置天线作为辐射面，现有的天线层通常设计在外部介质层上，需要进行额外的布线动作，工艺复杂，并且由于介质层的存在，可能会使得天线性能受到影响，因此，如何提高天线封装结构的整合性能，将是这些电子装置所需克服的问题。此外，常规的双面封装结构，由于在单个衬底基板的两侧进行封装，基板支撑性较差，容易造成翘曲问题，进而使得芯片与塑封体之间或者塑封体与基板之间出现分层问题，影响封装结构的稳定性。
发明内容
本发明的目的包括，例如，提供了一种扇出型双面封装结构和扇出型双面封装结构的制备方法，其能够减缓塑封翘曲问题，并且结构简单，制作方便，能够避免天线性能受到封装结构的影响，提高了天线封装结构的整合性能。
本发明的实施例可以这样实现：
第一方面，本发明提供一种扇出型双面封装结构，包括：
第一载片；
设置在所述第一载片的一侧表面的第一芯片；
设置在所述第一载片一侧表面，并包覆在所述第一芯片外的第一塑封体；
贴合在所述第一载片另一侧表面的第二载片，且所述第一塑封体和第一载片上设置有贯通至所述第二载片的过渡凹槽；
设置在所述过渡凹槽中的第二塑封体；
贴装在所述第二载片远离所述第一载片一侧表面的第二芯片；
设置在所述第二载片远离所述第一载片一侧表面，并包覆在所述第二芯片外的第三塑封体；
以及，设置在所述第三塑封体远离所述第二载片一侧表面的扇出布线层；
其中，所述第二塑封体上设置有贯通至所述第二载片的第一天线凹槽，所述第一天线凹槽与所述第一芯片间隔设置，且所述第一天线凹槽内的所述第二载片上设置有第一天线结构。
在可选的实施方式中，所述第一载片内设置有第一布线层，所述第二载片内设置有第二布线层，所述第一芯片与所述第一布线层电连接，所述第二芯片与所述第二布线层电连接，所述第一布线层与所述第二布线层电连接，且所述扇出布线层与所述第二布线层电连接。
在可选的实施方式中，所述第三塑封体内设置有第一导电柱，所述第一导电柱的一端延伸至所述第二载片，并与所述第二布线层电连接，所述第一导电柱的另一端延伸至所述扇出布线层，并与所述扇出布线层电连接，以使所述扇出布线层与所述第二布线层电连接。
在可选的实施方式中，所述扇出布线层包括第一介质层、第二介质层、第一导电层、第二导电层和导电焊球，所述第一介质层设置在所述第三塑封体远离所述第二载片的一侧表面，所述第一导电层设置在所述第一介质层内，并与所述第一导电柱电连接，所述第二导电层设置在所述第一介质层上，所述第二导电层设置在所述第二介质层内，并与所述第一导电层电连接，所述导电焊球设置在所述第二介质层远离所述第二载片的一侧表面，并与所述第二导电层电连接。
在可选的实施方式中，所述扇出布线层和所述第三塑封体上设置有贯通至所述第二载片的第二天线凹槽，所述第二天线凹槽与相邻的所述第二芯片间隔设置，且所述第二天线凹槽内的所述第二载片上设置有第二天线结构。
在可选的实施方式中，所述第二天线凹槽与所述第一天线凹槽相对应，且所述第一天线结构为发射天线，所述第二天线结构为反馈天线。
在可选的实施方式中，所述第二天线凹槽与所述第一天线凹槽相错位，且所述第二天线凹槽与所述第一芯片相对设置，所述第一天线凹槽与所述第二芯片相对设置，所述第一天线结构和所述第二天线结构中的一个为发射天线，另一个为反馈天线。
在可选的实施方式中，所述第一天线凹槽内还设置有第二导电柱，所述第一天线凹槽内的所述第二载片上还设置有接地焊盘，所述第二导电柱与所述接地焊盘连接，所述第一塑封体上还设置有屏蔽层，所述屏蔽层延伸至所述第一天线凹槽，并与所述第二导电柱连接。
在可选的实施方式中，所述第二导电柱设置在所述第一天线凹槽内靠近所述第一芯片的一侧，且第二导电柱与所述第一天线凹槽的侧壁之间形成有安装间隙，所述屏蔽层延伸所述安装间隙。
第二方面，本发明提供一种扇出型双面封装结构的制备方法，用于制备如前述实施方式任一项所述的扇出型双面封装结构，所述制备方法包括：
在第一载片的一侧表面贴装第一芯片；
在所述第一载片的一侧表面形成包覆在所述第一芯片外的第一塑封体；
在所述第一载片的另一侧表面贴装第二载片；
在所述第一塑封体和所述第一载片上开槽，以形成贯通至所述第二载片的过渡凹槽；
在所述过渡凹槽内贴装牺牲保护块；
在所述过渡凹槽中形成第二塑封体，所述第二塑封体至少部分包覆所述牺牲保护块；
在所述第二载片远离所述第一载片一侧表面贴装第二芯片；
在所述第二载片远离所述第一载片的一侧表面形成包覆在所述第二芯片外的第三塑封体；
在所述第三塑封体远离所述第二载片的一侧表面形成扇出布线层；
去除所述牺牲保护块，以形成贯通至所述第二载片的第一天线凹槽；
其中，所述第一天线凹槽与所述第一芯片间隔设置，且所述第一天线凹槽内的所述第二载片上设置有第一天线结构。
本发明实施例的有益效果包括，例如：
本发明实施例提供的扇出型双面封装结构及其制备方法，通过在第一载片上设置第一芯片，在第二载片上设置第二芯片，第一载片和第二载片相互贴合，从而实现了双面封装。并且，通过第一载片和第二载片的双面封装结构，能够实现良好的支撑性，并且第一塑封体和第二塑封体分别制作，能够解决应力分散问题，进一步减缓塑封翘曲问题。此外，通过在第一天线凹槽内的第二载片上设置第一天线结构，使得第一天线结构能够通过第一天线凹槽直接外露，保证了天线性能，并且第一天线结构直接设置在第二载片上，结构简单，避免了中间布线影响天线的性能。相较于现有技术，本发明提供的扇出型双面封装结构，能够减缓塑封翘曲问题，并且结构简单，制作方便，能够避免天线性能受到封装结构的影响，提高了天线封装结构的整合性能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的扇出型双面封装结构的示意图；
图2至图11为本发明第一实施例提供的扇出型双面封装结构的制备方法的工艺流程图；
图12为本发明第二实施例提供的扇出型双面封装结构的示意图；
图13为本发明第三实施例提供的扇出型双面封装结构的示意图；
图14为本发明第四实施例提供的扇出型双面封装结构的示意图。
图标：100-扇出型双面封装结构；110-第一载片；111-第一布线层；113-第二导电柱；120-第一芯片；130-第一塑封体；131-屏蔽层；140-第二载片；141-第一天线结构；143-第二布线层；145-第二天线结构；150-第二塑封体；151-第一天线凹槽；160-第二芯片；170-第三塑封体；171-第一导电柱；173-第二天线凹槽；180-扇出布线层；181-第一介质层；183-第二介质层；185-第一导电层；187-第二导电层；189-导电焊球；200-牺牲保护块。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有技术中的天线封装结构，其通常是设置在介质层上，并通过中间布线与线路基板实现电气互连，这种方式虽然保证了天线外露，但是需要额外布线，工艺复杂，并且由于介质层的存在，可能会对天线性能造成影响。此外，常规的双面封装结构，由于在单个衬底基板的两侧进行封装，基板支撑性较差，容易造成翘曲问题，进而使得芯片与塑封体之间或者塑封体与基板之间出现分层问题，影响封装结构的稳定性。
并且，常规的天线封装结构，在制备天线结构时，由于在整个封装过程中天线结构均暴露在外，使得在制造过程中容易出现化学药剂对天线金属区腐蚀以及静电释放对天线金属击穿，导致天线金属层失效等问题。
为了解决上述问题，本发明提供了一种扇出型双面封装结构100及其制备方法，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
参见图1，本实施例提供了一种扇出型双面封装结构100，其能够减缓塑封翘曲问题，并且结构简单，制作方便，能够避免天线性能受到封装结构的影响，提高了天线封装结构的整合性能。
本实施例提供了一种扇出型双面封装结构100，包括第一载片110、第一芯片120、第一塑封体130、第二载片140、第二塑封体150、第二芯片160、第三塑封体170和扇出布线层180，第一芯片120设置在第一载片110的一侧表面，第一塑封体130设置在第一载片110的一侧表面，并包覆在第一芯片120外，第二载片140贴合在第一载片110的另一侧表面，且第一塑封体130和第一载片110上设置有贯通至第二载片140的过渡凹槽，第二塑封体150设置在过渡凹槽中，第二芯片160贴装在第二载片140远离第一载片110的一侧表面，第三塑封体170设置在第二载片140远离第一载片110的一侧表面，并包覆在第二芯片160外，扇出布线层180设置在第三塑封体170远离第二载片140的一侧表面，其中，第二塑封体150上设置有贯通至第二载片140的第一天线凹槽151，第一天线凹槽151与第一芯片120间隔设置，且第一天线凹槽151内的第二载片140上设置有第一天线结构141。
在本实施例中，第一天线凹槽151为开放式凹槽结构，从而使得第一天线结构141能够直接外露，从而保证天线性能。同时，第一天线凹槽151的范围应当小于过渡凹槽的范围，在实际制备时，可以首先在过渡凹槽内设置保护块，然后形成第二塑封体150，最后去除保护块，从而形成第一天线凹槽151。需要说明的是，本实施例中第一天线凹槽151位于第二塑封体150的中部区域，即保护块贴装在过渡凹槽的中间位置，在本发明其他较佳的实施例中，保护块的尺寸也可以较大，并拓展至过渡凹槽的边缘位置，使得第一天线凹槽151拓展至第二载片140的边缘位置，形成一侧开放式的凹槽结构，扩大了天线区域，从而能够适用于尺寸更大的天线结构。
需要说明的是，为了避免在制备过程中各种化学制剂对第一天线结构141的损坏，本实施例中可以将形成第一天线凹槽151的开槽动作放在最后，即清除完毕各种化学制剂后再在第二塑封体150上开槽，从而起到对第一天线结构141的保护作用。优选地，还可以在形成第二塑封体150时，在第一天线结构141的对应位置贴装保护块结构，并在后续开槽后去除，能够起到对第一天线结构141的保护作用。
在本实施例中，第一载片110内设置有第一布线层111，第二载片140内设置有第二布线层143，第一芯片120与第一布线层111电连接，第二芯片160与第二布线层143电连接，第一布线层111与第二布线层143电连接，且扇出布线层180与第二布线层143电连接。具体地，第一载片110与第二载片140相互贴合，并通过焊盘连接结构实现了第一布线层111和第二布线层143的电连接，同时，第一天线结构141设置在第二载片140上。本实施例中通过第一载片110和第二载片140来实现双面封装，并且第一载片110和第二载片140分别设置有第一布线层111和第二布线层143，能够大幅提升布线密集度，有利于多芯片的堆叠数量提升。
需要说明的是，在实际制备时，通过第一载片110和第二载片140共同来实现了双面封装结构，其中第一载片110和第二载片140能够起到良好的支撑作用，并且第一塑封体130和第二塑封体150并未一体制作，从而使得整个塑封结构应力更加分散和均匀，能够进一步减缓塑封翘曲问题。同时，通过在第一天线凹槽151内的第二载片140上设置第一天线结构141，使得第一天线结构141能够通过第一天线凹槽151直接外露，保证了天线性能，并且第一天线结构141直接设置在第二载片140上，结构简单，避免了中间布线影响天线的性能。
在本实施例中，第三塑封体170内设置有第一导电柱171，第一导电柱171的一端延伸至第二载片140，并与第二布线层143电连接，第一导电柱171的另一端延伸至扇出布线层180，并与扇出布线层180电连接，以使扇出布线层180与第二布线层143电连接。具体地，第一导电柱171可以是铜柱，其通过开槽后电镀的方式形成在第三塑封体170上，且第一导电柱171贯穿整个第三塑封体170，并且一端通过焊盘连接形式与第二布线层143电连接，另一端与扇出布线层180电性接触，实现了扇出布线层180与第二载片140之间的电连接。
需要说明的是，本实施例中第二芯片160为多个，优选为两个，两个第二芯片160间隔设置在第三塑封体170上，且每个第二芯片160的两侧均设置有第一导电柱171。
在本实施例中，扇出布线层180包括第一介质层181、第二介质层183、第一导电层185、第二导电层187和导电焊球189，第一介质层181设置在第三塑封体170远离第二载片140的一侧表面，第一导电层185设置在第一介质层181内，并与第一导电柱171电连接，第二导电层187设置在第一介质层181上，第二导电层187设置在第二介质层183内，并与第一导电层185电连接，导电焊球189设置在第二介质层183远离第二载片140的一侧表面，并与第二导电层187电连接。具体地，第一介质层181、第二介质层183依次形成，并通过开槽后电镀的方式形成第一导电层185和第二导电层187，其中，第一介质层181和第二介质层183均采用了绝缘介质材料，例如氮化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等。而第一导电层185和第二导电层187均采用了导电金属材料，例如铜或者银等，导电焊球189采用了SnAg、SnAgCu等焊接材料。其中，扇出布线层180的基本结构和形成工艺与常规的扇出型封装结构中一致，具体可以参考现有技术中的扇出型封装结构。
本实施例还提供了一种扇出型双面封装结构100的制备方法，用于制备前述的扇出型双面封装结构100，该制备方法包括以下步骤：
S1：在第一载片110的一侧表面贴装第一芯片120。
具体而言，结合参见图2，首先提供一完成布线的第一载片110，第一载片110内设置有第一布线层111，并且在正面和背面均设计有外接焊盘，将第一芯片120倒装设置在第一载片110上，并通过底部焊盘连接结构实现与第一布线层111的电连接。其中第一载具可以采用玻璃、氧化硅、金属等材料。
S2：在第一载片110的一侧表面形成包覆在第一芯片120外的第一塑封体130。
具体地，结合参见图3，在完成第一芯片120的贴装后，利用塑封工艺，在第一载片110的一侧表面形成第一塑封体130，第一塑封体130包覆在第一芯片120外，从而保护贴装结构。
S3：在第一载片110的另一侧表面贴装第二载片140。
具体地，结合参见图4，在形成第一塑封体130后，将第二载片140键合至第一载片110，其中第二载片140的正面和背面也均设计有外接焊盘，并且第二载片140提前完成布线动作，内置有第二布线层143，第一载片110和第二载片140通过外接焊盘相接合，其可以利用锡膏、粘合剂或采用焊盘高温退回焊接方式实现焊接结合。
需要说明的是，本实施例中第二载片140的预设位置还设计有第一天线结构141，其中第一天线结构141的基本原理和图案与常规的天线一致，在此不再详细介绍。
S4：在第一塑封体130和第一载片110上开槽，以形成贯通至第二载片140的过渡凹槽。
具体地，结合参见图5，在完成第二载片140的贴装后，利用蚀刻工艺或者激光切割工艺将第一塑封体130以及与天线区域对应位置的第一载片110去除，在开槽时不会影响第一芯片120，第一塑封体130能够对第一芯片120起到良好的保护作用，同时第二载片140可以起到支撑作用，避免蚀刻第一塑封体130后带来的翘曲问题。
S5：在过渡凹槽内贴装牺牲保护块200。
具体地，结合参见图6，在开槽完成后，在过渡凹槽内贴装牺牲保护块200，牺牲保护块200可以是树脂等具有一定缓冲特性的材料，且牺牲保护块200的贴合范围与第一天线结构141的范围相适配，从而能够覆盖第一天线结构141，起到对第一天线结构141的良好保护作用。其中，牺牲保护块200可以通过胶膜层贴装在第二载片140上。
S6：在过渡凹槽中形成第二塑封体150。
具体地，结合参见图7，第二塑封体150至少部分包覆牺牲保护块200。优选地，本实施例中牺牲保护块200的高度与第一塑封体130的表面高度相同，使得牺牲保护块200与第一塑封体130相平齐，第二塑封体150包覆在牺牲保护块200周围，使得牺牲保护块200远离第二载片140的一侧表面能够露出，从而方便后续的去除动作。此处可以直接对牺牲保护块200周围的过渡凹槽进行塑封料填充，固化后即形成了第二塑封体150。
需要说明的是，此处第一塑封体130和第二塑封体150共同覆盖第二载片140的表面，并且此处第一塑封体130和第二塑封体150先后制作，能够起到应力分散作用，从而使得整体塑封结构的应力分布更加均匀，有利于减缓翘曲问题。此外，此处第一塑封体130和第二塑封体150还可以根据翘曲度选择相同或者不同的材料，从而平衡整个双面封装结构的翘曲度，例如翘曲程度高的部位就旋转CTE变形量较小的材料进行平衡。
S7：在第二载片140远离第一载片110一侧表面贴装第二芯片160。
结合参见图8，具体地，在完成第二塑封体150的制备后，可以翻转封装结构，在第二载片140远离第一载片110的一侧表面贴装多个第二芯片160，多个第二芯片160分别与第一芯片120和牺牲保护块200对应设置，从而实现了芯片的双面堆叠。第二芯片160可以倒装设置在第二载片140上，并通过焊盘连接结构实现与第二布线层143的电连接。
S8：在第二载片140远离第一载片110的一侧表面形成包覆在第二芯片160外的第三塑封体170。
具体地，结合参见图9，在贴装完成第二芯片160后，在第二载片140上形成第三塑封体170，第三塑封体170包覆在第二芯片160外，起到保护作用。
在形成第三塑封体170后，需要完成第一导电柱171的制备。具体地，可以利用激光开槽工艺，在第三塑封体170的表面形成凹槽，然后利用电镀方式，在凹槽内电镀铜层，从而形成了第一导电柱171，此处第一导电柱171为铜柱。
S9：在第三塑封体170远离第二载片140的一侧表面形成扇出布线层180。
具体地，结合参见图10，在完成第三塑封体170和第一导电柱171的制备后，可以在第三塑封体170的表面旋涂介质材料，或者利用物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)等工艺沉积介质材料，以形成第一介质层181。然后再在第一介质层181进行图案化，形成开口槽后电镀金属材料，以在第一介质层181中形成第一导电层185，第一导电层185可以是铜层。此处第一导电层185作为线路层，可以完成布线，并且第一导电层185需要与第一导电柱171连接。然后再在第一介质层181上再次旋涂介质材料，或者利用物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)等工艺沉积介质材料，以形成第二介质层183。同样地，在第二介质层183上开槽后电镀金属材料，形成了第二导电层187，第二导电层187也可以是铜层，第二导电层187与第一导电层185电连接。然后再在第二导电层187上完成导电焊球189的制备。具体可以通过钢网印刷方式或者植球方式形成导电焊球189，其焊球材料可以为SnAg、SnAgCu等。其中介质材料可以是氮化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等。
S10：去除牺牲保护块200，以形成贯通至第二载片140的第一天线凹槽151。
具体地，结合参见图11，在完成扇出型布线结构，即完成扇出布线层180后，将胶膜层与第二载片140分离，去除牺牲保护块200，漏出第一天线结构141，从而形成了第一天线凹槽151。最后进行切割工艺，从而形成最终产品。
在本实施例中，第一天线凹槽151与第一芯片120间隔设置，且第一天线凹槽151内的第二载片140上设置有第一天线结构141。
综上所述，本实施例提供了一种扇出型双面封装结构100及其制备方法，通过在第一载片110上设置第一芯片120，在第二载片140上设置第二芯片160，第一载片110和第二载片140相互贴合，从而实现了双面封装。并且，通过第一载片110和第二载片140的双面封装结构，能够实现良好的支撑性，并且第一塑封体130和第二塑封体150分别制作，能够解决应力分散问题，进一步减缓塑封翘曲问题。此外，通过在第一天线凹槽151内的第二载片140上设置第一天线结构141，使得第一天线结构141能够通过第一天线凹槽151直接外露，保证了天线性能，并且第一天线结构141直接设置在第二载片140上，结构简单，避免了中间布线影响天线的性能。同时，通过在第一载片110和第二载片140上进行布线，形成第一布线层111和第二布线层143，相较于常规的单板结构，本实施例能够进一步提升布线密集度，提升堆叠集成度，有利于产品小型化以及芯片堆叠数量的提升。此外，通过在制备过程中增加牺牲保护块200的结构，使得在制作过程中避免了化学药剂对天线金属区腐蚀以及静电释放对天线金属击穿，导致天线金属层失效等问题。
第二实施例
参见图12，本实施例提供了一种扇出型双面封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，扇出布线层180和第三塑封体170上设置有贯通至第二载片140的第二天线凹槽173，第二天线凹槽173与相邻的第二芯片160间隔设置，且第二天线凹槽173内的第二载片140上设置有第二天线结构145。
在本实施例中，第二天线结构145对应的区域可以不贴装第二芯片160，在形成扇出布线层180后，在扇出布线层180和第三塑封体170上开槽形成第二天线凹槽173，第二天线凹槽173将第二天线结构145漏出，从而构成了双天线结构。
在本实施例中，第二天线凹槽173与第一天线凹槽151相对应，且第一天线结构141为发射天线，第二天线结构145为反馈天线。具体地，第一天线结构141和第二天线结构145分别设置在第二载片140的两侧表面，从而实现了双天线结构，其中第一天线结构141和第二天线结构145通过锡球焊接在主板上，底部采用空腔结构，可以起到放大功能，第二天线结构145为反馈天线，能够加大反馈信号，更好地实现闭环控制。
第三实施例
参见图13，本实施例提供了一种扇出型双面封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，扇出布线层180和第三塑封体170上设置有贯通至第二载片140的第二天线凹槽173，第二天线凹槽173与相邻的第二芯片160间隔设置，且第二天线凹槽173内的第二载片140上设置有第二天线结构145。
在本实施例中，第二天线凹槽173与第一天线凹槽151相错位，且第二天线凹槽173与第一芯片120相对设置，第一天线凹槽151与第二芯片160相对设置，第一天线结构141和第二天线结构145中的一个为发射天线，另一个为反馈天线。具体地，第二天线凹槽173设置在与第一芯片120相对的位置，第二芯片160则与第一天线凹槽151相对应，此时通过第一芯片120和第二芯片160双面设置实现了双面封装，同时第一天线凹槽151和第二天线凹槽173错位设置，可以大幅提高双面天线结构的射频信号。此外，采用错位开槽设置，使得封装结构的应力分布更加均衡，散热性能更好。
在本实施例中，第一天线凹槽151和第二天线凹槽173分别与第二芯片160和第一芯片120对应，从而能够通过凹槽空腔分别对第二芯片160和第一芯片120进行散热，提升了散热效果。同时，第一芯片120和第二芯片160分别对应一个天线发射区或反馈区，能够使得信号传输路径更短，进而实现高频传输。
第四实施例
参见图14，本实施例提供了一种扇出型双面封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，第一天线凹槽151内还设置有第二导电柱113，第一天线凹槽151内的第二载片140上还设置有接地焊盘，第二导电柱113与接地焊盘连接，第一塑封体130上还设置有屏蔽层131，屏蔽层131延伸至第一天线凹槽151，并与第二导电柱113连接。具体地，第二导电柱113的高度与第一载片110的高度一致，且可以同时制备，即在提供第一载片110时即完成了第二导电柱113的制备，在去除部分第一载片110时，能够将第二导电柱113保留在过渡凹槽中，并最终保留在第一天线凹槽151内。
在本实施例中，第二导电柱113设置在第一天线凹槽151内靠近第一芯片120的一侧，且第二导电柱113与第一天线凹槽151的侧壁之间形成有安装间隙，屏蔽层131延伸安装间隙。具体地，屏蔽层131采用金属材料，并通过溅镀金属形成，从而起到良好的电磁屏蔽效果。
在本实施例中，在形成第一天线凹槽151后，第二导电柱113保留在第一天线凹槽151内，此时通过溅镀金属形成屏蔽层131，具体地，屏蔽层131与第二导电柱113连接，且第二导电柱113底端设计接地点，从而实现电磁屏蔽效果。此外，通过将金属材料溅镀至第二导电柱113与第一天线凹槽151侧壁之间的安装间隙，能够增加第二塑封体150与第二导电柱113之间的侧壁结合力，使得屏蔽层131能够更加稳固地设置在第二塑封体150的表面。
当然，在本发明其他较佳的实施例中，第二导电柱113的高度也可以与第二塑封体150的高度一致，其具体可以在形成第一天线凹槽151后再次电镀铜柱形成。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种扇出型双面封装结构，其特征在于，包括：
第一载片；
设置在所述第一载片的一侧表面的第一芯片；
设置在所述第一载片一侧表面，并包覆在所述第一芯片外的第一塑封体；
贴合在所述第一载片另一侧表面的第二载片，且所述第一塑封体和第一载片上设置有贯通至所述第二载片的过渡凹槽；
设置在所述过渡凹槽中的第二塑封体；
贴装在所述第二载片远离所述第一载片一侧表面的第二芯片；
设置在所述第二载片远离所述第一载片一侧表面，并包覆在所述第二芯片外的第三塑封体；
以及，设置在所述第三塑封体远离所述第二载片一侧表面的扇出布线层；
其中，所述第二塑封体上设置有贯通至所述第二载片的第一天线凹槽，所述第一天线凹槽与所述第一芯片间隔设置，且所述第一天线凹槽内的所述第二载片上设置有第一天线结构。
2.根据权利要求1所述的扇出型双面封装结构，其特征在于，所述第一载片内设置有第一布线层，所述第二载片内设置有第二布线层，所述第一芯片与所述第一布线层电连接，所述第二芯片与所述第二布线层电连接，所述第一布线层与所述第二布线层电连接，且所述扇出布线层与所述第二布线层电连接。
3.根据权利要求2所述的扇出型双面封装结构，其特征在于，所述第三塑封体内设置有第一导电柱，所述第一导电柱的一端延伸至所述第二载片，并与所述第二布线层电连接，所述第一导电柱的另一端延伸至所述扇出布线层，并与所述扇出布线层电连接，以使所述扇出布线层与所述第二布线层电连接。
4.根据权利要求3所述的扇出型双面封装结构，其特征在于，所述扇出布线层包括第一介质层、第二介质层、第一导电层、第二导电层和导电焊球，所述第一介质层设置在所述第三塑封体远离所述第二载片的一侧表面，所述第一导电层设置在所述第一介质层内，并与所述第一导电柱电连接，所述第二导电层设置在所述第一介质层上，所述第二导电层设置在所述第二介质层内，并与所述第一导电层电连接，所述导电焊球设置在所述第二介质层远离所述第二载片的一侧表面，并与所述第二导电层电连接。
5.根据权利要求1所述的扇出型双面封装结构，其特征在于，所述扇出布线层和所述第三塑封体上设置有贯通至所述第二载片的第二天线凹槽，所述第二天线凹槽与相邻的所述第二芯片间隔设置，且所述第二天线凹槽内的所述第二载片上设置有第二天线结构。
6.根据权利要求5所述的扇出型双面封装结构，其特征在于，所述第二天线凹槽与所述第一天线凹槽相对应，且所述第一天线结构为发射天线，所述第二天线结构为反馈天线。
7.根据权利要求5所述的扇出型双面封装结构，其特征在于，所述第二天线凹槽与所述第一天线凹槽相错位，且所述第二天线凹槽与所述第一芯片相对设置，所述第一天线凹槽与所述第二芯片相对设置，所述第一天线结构和所述第二天线结构中的一个为发射天线，另一个为反馈天线。
8.根据权利要求1所述的扇出型双面封装结构，其特征在于，所述第一天线凹槽内还设置有第二导电柱，所述第一天线凹槽内的所述第二载片上还设置有接地焊盘，所述第二导电柱与所述接地焊盘连接，所述第一塑封体上还设置有屏蔽层，所述屏蔽层延伸至所述第一天线凹槽，并与所述第二导电柱连接。
9.根据权利要求8所述的扇出型双面封装结构，其特征在于，所述第二导电柱设置在所述第一天线凹槽内靠近所述第一芯片的一侧，且第二导电柱与所述第一天线凹槽的侧壁之间形成有安装间隙，所述屏蔽层延伸所述安装间隙。
10.一种扇出型双面封装结构的制备方法，其特征在于，用于制备如权利要求1-9任一项所述的扇出型双面封装结构，所述制备方法包括：
在第一载片的一侧表面贴装第一芯片；
在所述第一载片的一侧表面形成包覆在所述第一芯片外的第一塑封体；
在所述第一载片的另一侧表面贴装第二载片；
在所述第一塑封体和所述第一载片上开槽，以形成贯通至所述第二载片的过渡凹槽；
在所述过渡凹槽内贴装牺牲保护块；
在所述过渡凹槽中形成第二塑封体，所述第二塑封体至少部分包覆所述牺牲保护块；
在所述第二载片远离所述第一载片一侧表面贴装第二芯片；
在所述第二载片远离所述第一载片的一侧表面形成包覆在所述第二芯片外的第三塑封体；
在所述第三塑封体远离所述第二载片的一侧表面形成扇出布线层；
去除所述牺牲保护块，以形成贯通至所述第二载片的第一天线凹槽；
其中，所述第一天线凹槽与所述第一芯片间隔设置，且所述第一天线凹槽内的所述第二载片上设置有第一天线结构。
CN202210358763.8A 2022-04-06 2022-04-06 扇出型双面封装结构和扇出型双面封装结构的制备方法 Pending CN114823557A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210358763.8A CN114823557A (zh) 2022-04-06 2022-04-06 扇出型双面封装结构和扇出型双面封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210358763.8A CN114823557A (zh) 2022-04-06 2022-04-06 扇出型双面封装结构和扇出型双面封装结构的制备方法

Publications (1)

Publication Number Publication Date
CN114823557A true CN114823557A (zh) 2022-07-29

Family

ID=82535034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210358763.8A Pending CN114823557A (zh) 2022-04-06 2022-04-06 扇出型双面封装结构和扇出型双面封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN114823557A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116776A (zh) * 2023-10-24 2023-11-24 甬矽电子(宁波)股份有限公司 扇出型封装结构及其制作方法和电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116776A (zh) * 2023-10-24 2023-11-24 甬矽电子(宁波)股份有限公司 扇出型封装结构及其制作方法和电子设备
CN117116776B (zh) * 2023-10-24 2024-01-23 甬矽电子(宁波)股份有限公司 扇出型封装结构及其制作方法和电子设备

Similar Documents

Publication Publication Date Title
US10813214B2 (en) Cavities containing multi-wiring structures and devices
US9899298B2 (en) Microelectronic packages having mold-embedded traces and methods for the production thereof
US6239496B1 (en) Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
US6818998B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
EP2965353B1 (en) A substrate-less interposer
US9331029B2 (en) Microelectronic packages having mold-embedded traces and methods for the production thereof
KR101650224B1 (ko) 패키지 및 그 형성 방법
TWI707408B (zh) 天線整合式封裝結構及其製造方法
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
US9397081B2 (en) Fabrication method of semiconductor package having embedded semiconductor elements
CN103296008A (zh) Tsv或tgv转接板，3d封装及其制备方法
EP3859877B1 (en) Antenna packaging structure and manufacturing method thereof
CN114725035A (zh) 扇出型双面封装结构和扇出型双面封装结构的制备方法
CN106169428A (zh) 用于减缓电磁干扰的芯片封装结构及封装方法
JP2004342861A (ja) チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造
US20220375840A1 (en) Manufacture of electronic chips
CN114823557A (zh) 扇出型双面封装结构和扇出型双面封装结构的制备方法
US10770432B2 (en) ASICS face to face self assembly
US20140167276A1 (en) Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package
CN115458513A (zh) 扇入型封装结构及其制备方法
CN102543970A (zh) 半导体封装件及其制造方法
CN115360171A (zh) 扇入型封装结构及其制备方法
US20200273845A1 (en) Multichip module, electronic device and manufacturing method of multichip module
CN116387169B (zh) 封装方法和封装结构
WO2022037147A1 (zh) 扇出型封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination