CN114725035A - 扇出型双面封装结构和扇出型双面封装结构的制备方法 - Google Patents

扇出型双面封装结构和扇出型双面封装结构的制备方法 Download PDF

Info

Publication number
CN114725035A
CN114725035A CN202210358239.0A CN202210358239A CN114725035A CN 114725035 A CN114725035 A CN 114725035A CN 202210358239 A CN202210358239 A CN 202210358239A CN 114725035 A CN114725035 A CN 114725035A
Authority
CN
China
Prior art keywords
chip
carrier
circuit layer
electrically connected
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210358239.0A
Other languages
English (en)
Inventor
白胜清
王森民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yongsi Semiconductor Ningbo Co ltd
Original Assignee
Yongsi Semiconductor Ningbo Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yongsi Semiconductor Ningbo Co ltd filed Critical Yongsi Semiconductor Ningbo Co ltd
Priority to CN202210358239.0A priority Critical patent/CN114725035A/zh
Publication of CN114725035A publication Critical patent/CN114725035A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的实施例提供了一种扇出型双面封装结构和扇出型双面封装结构的制备方法，涉及半导体封装技术领域，该扇出型双面封装结构包括第一载具、第二载具、第一芯片、第二芯片、第一塑封体、第三芯片、第二塑封体和布线组合层，通过第一载具和第二载具来实现封装，相较于单晶圆封装结构，其布线密度更大，有利于实现更高密集度的布线需求，进而提升堆叠数量，并且第一载具和第二载具分别起到支撑作用，从而有效解决塑封体与芯片表面存在分层问题以及塑封体与衬底基板分层问题。并且，通过第一导电线和第二导电线实现了第二芯片的电连接，实现了同一侧芯片放置方向的打线堆叠，保证了贴装方式和布线方式的多样性。

Description

扇出型双面封装结构和扇出型双面封装结构的制备方法
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种扇出型双面封装结构和扇出型双面封装结构的制备方法。
背景技术
随着半导体行业的快速发展，扇出型晶圆级封装(Fan-out wafer levelpackage，FOWLP)封装结构广泛应用于半导体行业中。一般采用从晶圆切下单个芯片，然后到封装一个载体晶圆上，主要优势为高密度集成，封装产品尺寸小，产品性能优越，信号传输频率快等，fan out技术主要是实现多引脚输出以及输出引脚间距越小，传统扇出型封装产品结构，主要是在同一衬底基板的正反面形成封装结构，由于在衬底上形成双面封装结构中存在多种封装材料，而不同封装体的材料使用不同，材料间的CTE系数不同，产品在可靠性过程中，存在翘曲问题，容易导致塑封体与芯片表面存在分层问题以及塑封体与衬底基板分层问题。同时，在同一衬底基板两面进行塑封，其衬底基板布线密集度有限，无法实现更高密集度布线需求。此外现有的双面封装结构，无法实现同一侧芯片放置方向的打线堆叠，极大地限制了芯片贴装方式和线路层的布线方式。
发明内容
本发明的目的包括，例如，提供了一种扇出型双面封装结构和扇出型双面封装结构的制备方法，其能够改善翘曲现象，减缓分层问题，同时提升布线密集度，实现更高密集度的布线需求，并且能够实现打线堆叠，提升了芯片贴装方式的多样性和线路层布线方式的多样性，适用性更广。
本发明的实施例可以这样实现：
第一方面，本发明提供一种扇出型双面封装结构，包括：
设置有第一线路层的第一载具；
贴合在所述第一载具的一侧表面，并设置有第二线路层的第二载具，且所述第一载具上设置有贯通至所述第二载具的让位槽；
贴装在所述第一载具另一侧表面，并与所述第一线路层电连接的第一芯片；
贴装在所述让位槽内的所述第二载具上的第二芯片；
设置在所述第一载具上和所述让位槽内，并包覆在所述第一芯片和所述第二芯片外的第一塑封体；
贴装在所述第二载具远离所述第一芯片一侧表面，并与所述第二线路层电连接的第三芯片；
设置在所述第二载具上，并包覆在所述第三芯片外的第二塑封体；
以及，设置在所述第二塑封体远离所述第一芯片一侧表面的布线组合层；
其中，所述第一线路层与所述第二线路层电连接，所述第二芯片正装在所述让位槽内，且所述第二芯片上设置有第一导电线和第二导电线，所述第一导电线与所述第一载具或所述第二载具连接，以使所述第一导电线与所述第一线路层或所述第二线路层电连接，所述第二导电线与所述第二载具电连接，以使所述第二导电线与所述第二线路层电连接。
在可选的实施方式中，所述第二塑封体内还设置有导电柱，所述导电柱分别在所述第三芯片的至少两侧，且所述导电柱的一端延伸至所述第二载具，并与所述第二线路层电学连接，所述导电柱的另一端延伸至所述布线组合层，并与所述布线组合层电学连接。
在可选的实施方式中，所述布线组合层包括第一介质层、第一金属层、第二介质层、第二金属层和焊球，所述第一介质层覆盖在所述第二塑封体的表面，所述第一金属层设置在所述第一介质层中，并与所述导电柱电学连接，所述第二介质层覆盖在所述第一介质层的表面，所述第二金属层设置在所述第二介质层中，并与所述第一金属层电学连接，所述焊球设置在所述第二介质层远离所述第二塑封体的一侧，并与所述第二金属层电学连接。
在可选的实施方式中，所述第一载具的表面设置有第一打线焊盘，所述第一打线焊盘位于所述第一芯片与所述第二芯片之间，并与所述第一线路层电连接，所述第二载具的表面设置有第二打线焊盘，所述第二打线焊盘与所述第二线路层电连接，所述第二芯片远离所述第二载具的一侧设置有打线凸块，所述第一导电线的一端与所述第一打线焊盘连接，另一端与所述打线凸块连接，所述第二导电线的一端与所述第二打线焊盘连接，另一端与所述打线凸块连接，以使所述第二芯片同时与所述第一线路层和所述第二线路层电连接。
在可选的实施方式中，所述第一塑封体远离所述第二载具的一侧表面与所述第一芯片远离所述第一载具的一侧表面相平齐，所述第一芯片外露于所述第一塑封体。
在可选的实施方式中，所述让位槽内的所述第二载具上还贴装有第四芯片，所述第四芯片位于所述第一载具和所述第二芯片之间，且所述第四芯片与所述第二线路层电连接，所述第一导电线跨接在所述第四芯片上方，以实现对第四芯片的电磁屏蔽。
在可选的实施方式中，所述第二载具的表面设置有第一打线焊盘和第二打线焊盘，所述第一打线焊盘和所述第二打线焊盘分别设置在所述第二芯片的两侧，且所述第二芯片远离所述第二载具的一侧设置有打线凸块，所述第一导电线同时连接所述打线凸块和所述第一打线焊盘，所述第二导电线同时连接所述打线凸块和所述第二打线焊盘，所述第一载具靠近所述第二芯片的一侧边缘还设置有第五芯片，所述第五芯片与所述第一线路层电连接，且所述第五芯片部分伸出所述第一载具，并与所述第二线路层电连接。
在可选的实施方式中，所述第二载具上设置有与所述第二线路层电连接的电性支撑柱，所述电性支撑柱与所述第五芯片伸出所述第一载具的部分对应接合，用于支撑所述第五芯片，且所述第五芯片通过所述电性支撑柱与所述第二线路层电连接。
在可选的实施方式中，所述第一载具远离所述第二载具的一侧表面设置有线路焊盘，所述线路焊盘与所述第一线路层电连接，所述第一芯片上设置有焊接凸块，所述焊接凸块对应接合在所述线路焊盘上，以使所述第一芯片倒装在所述第一载具上。
在可选的实施方式中，所述第一载具上还设置有填充凹槽，所述填充凹槽位于所述第一导电线下方，所述第一塑封体延伸至所述填充凹槽内。
第二方面，本发明提供一种扇出型双面封装结构的制备方法，用于制备如前述实施方式任一项所述的扇出型双面封装结构，所述制备方法包括：
在第一载具的一侧表面贴合第二载具；
在所述第一载具上开槽形成贯通至所述第二载具的让位槽；
在所述第一载具的另一侧表面贴装第一芯片；
在所述让位槽内的所述第二载具上贴装第二芯片；
在所述第一载具上和所述让位槽内形成包覆在所述第一芯片和所述第二芯片外的第一塑封体；
在所述第二载具远离所述第一芯片的一侧表面贴装第三芯片；
在所述第二载具上形成包覆在所述第三芯片外的第二塑封体；
在所述第二塑封体远离所述第一芯片的一侧表面形成布线组合层；
其中，所述第一载具设置有第一线路层，所述第二载具设置有第二线路层，所述第一芯片与所述第一线路层电连接，所述第二芯片和所述第三芯片与所述第二线路层电连接，所述第一线路层与所述第二线路层电连接，所述第二芯片正装在所述让位槽内，且所述第二芯片上设置有第一导电线和第二导电线，所述第一导电线与所述第一载具或所述第二载具连接，以使所述第一导电线与所述第一线路层或所述第二线路层电连接，所述第二导电线与所述第二载具电连接，以使所述第二导电线与所述第二线路层电连接。
本发明实施例的有益效果包括，例如：
本发明提供了一种扇出型双面封装结构和扇出型双面封装结构的制备方法，其通过在设置有第一线路层的第一载具和设置有第二线路层的第二载具贴合在一起，并且在第一载具上设置贯通至第二载具的让位槽，同时在第一载具上贴装第一芯片，在让位槽的第二载具内贴装第二芯片，在第二载具远离第一芯片的一侧表面贴装第三芯片，从而实现了双面封装结构，并通过设置布线组合层来实现扇出型封装，通过第一载具和第二载具来实现封装，相较于单晶圆封装结构，其布线密度更大，有利于实现更高密集度的布线需求，进而提升堆叠数量，并且第一载具和第二载具分别起到支撑作用，相较于单板结构能够减缓塑封翘曲问题，从而有效解决塑封体与芯片表面存在分层问题以及塑封体与衬底基板分层问题。并且，通过在第二芯片上打线形成第一导电线和第二导电线，通过第一导电线和第二导电线实现了第二芯片的电连接，能够使得在同一侧的第一芯片和第二芯片呈现出不同的贴装方式，实现了同一侧芯片放置方向的打线堆叠，保证了贴装方式和布线方式的多样性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的扇出型双面封装结构的示意图；
图2至图8为本发明第一实施例提供的扇出型双面封装结构的制备方法的工艺流程图；
图9为本发明第二实施例提供的扇出型双面封装结构的示意图；
图10为本发明第三实施例提供的扇出型双面封装结构的示意图；
图11为本发明第四实施例提供的扇出型双面封装结构的示意图；
图12为本发明第五实施例提供的扇出型双面封装结构的示意图；
图13为本发明第六实施例提供的扇出型双面封装结构的示意图。
图标：100-扇出型双面封装结构；110-第一载具；111-第一线路层；113-让位槽；115-第一打线焊盘；117-填充凹槽；120-第二载具；121-第二线路层；123-第二打线焊盘；130-第一芯片；140-第二芯片；141-第一导电线；143-第二导电线；145-打线凸块；150-第一塑封体；160-第三芯片；170-第二塑封体；171-导电柱；180-布线组合层；181-第一介质层；182-第一金属层；183-第二介质层；184-第二金属层；185-焊球；190-第四芯片；191-第五芯片；193-电性支撑柱。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有的双面封装结构，其在同一衬底基板的两面进行封装，其衬底基板布线密集度有限，无法实现更高密集度的布线需求，不利于芯片封装堆叠数量的提升。同时，采用单板双面封装结构，塑封时支撑度较低，塑封体与芯片表面之间、塑封体与衬底基板之间容易存在分层问题。并且，其散热效果较差。同时，采用现有的双面封装结构，其并不能够实现同一侧芯片的反向放置，极大地限制了芯片的贴装方式，以及线路层的布线方式。
为了解决上述问题，本发明提供了一种扇出型双面封装结构及其制备方法，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
参见图1，本实施例提供了一种扇出型双面封装结构100，其能够改善翘曲现象，减缓分层问题，同时提升布线密集度，实现更高密集度的布线需求，并且能够实现打线堆叠，提升了芯片贴装方式的多样性和线路层布线方式的多样性，适用性更广。
本实施例提供的扇出型双面封装结构100，包括第一载具110、第二载具120、第一芯片130、第二芯片140、第一塑封体150、第三芯片160、第二塑封体170和布线组合层180，第一载具110设置有第一线路层111，第二载具120设置有第二线路层121并贴合在第一载具110的一侧表面，且第一载具110上设置有贯通至第二载具120的让位槽113，第一芯片130贴装在第一载具110的另一侧表面，并与第一线路层111电连接，第二芯片140贴装在让位槽113内的第二载具120上，第一塑封体150设置在第一载具110上和让位槽113内，并包覆在第一芯片130和第一芯片130外。第三芯片160贴装在第二载具120远离第一芯片130的一侧表面，并与第二线路层121电连接。第二塑封体170设置在第二载具120上，并包覆在第三芯片160外。布线组合层180设置在第二塑封体170远离第一芯片130的一侧表面，其中，第一线路层111与第二线路层121电连接，第二芯片140正装在让位槽113内，且第二芯片140上设置有第一导电线141和第二导电线143，第一导电线141与第一载具110或第二载具120连接，以使第一导电线141与第一线路层111或第二线路层121电连接，第二导电线143与第二载具120电连接，以使第二导电线143与第二线路层121电连接。
在本实施例中，第一载具110和第二载具120相互贴合，并通过线路焊盘实现了第一线路层111和第二线路层121之间的电连接，并且，让位槽113为开放式凹槽，其延伸至第二载具120的边缘，在实际制备时，可以先贴合第一载具110和第二载具120，然后在将其中部分的第一载具110切除，从而形成让位槽113。通过形成让位槽113，能够使得第一载具110的宽度小于第二载具120的宽度，优选地，第一载具110的宽度为第二载具120宽度的一半，以保证有足够的贴装区域完成第一芯片130和第二芯片140的贴装。
在本实施例中，第二塑封体170内还设置有导电柱171，导电柱171分别在第三芯片160的至少两侧，且导电柱171的一端延伸至第二载具120，并与第二线路层121电学连接，导电柱171的另一端延伸至布线组合层180，并与布线组合层180电学连接。具体地，第二载具120上设置有多个第三芯片160，每个第三芯片160的两侧均设置有导电柱171，优选地，第三芯片160为两个，两个第三芯片160间隔设置。
需要说明的是，本实施例中两个第三芯片160分别与第一芯片130和第二芯片140对应设置，并且两个第三芯片160均倒装在第二载具120上，通过焊盘连接的形式实现与第二线路层121的电连接。同时，导电柱171也通过焊盘连接的形式与第二线路层121实现电连接。
在本实施例中，第一载具110远离第二载具120的一侧表面设置有线路焊盘，线路焊盘与第一线路层111电连接，第一芯片130上设置有焊接凸块，焊接凸块对应接合在线路焊盘上，以使第一芯片130倒装在第一载具110上，即第一芯片130与第二芯片140采用了相反的贴装方式，当然，此处第一芯片130也可以正装，对于第一芯片130的具体贴装方式，在此不做具体。
布线组合层180包括第一介质层181、第一金属层182、第二介质层183、第二金属层184和焊球185，第一介质层181覆盖在第二塑封体170的表面，第一金属层182设置在第一介质层181中，并与导电柱171电学连接，第二介质层183覆盖在第一介质层181的表面，第二金属层184设置在第二介质层183中，并与第一金属层182电学连接，焊球185设置在第二介质层183远离第二塑封体170的一侧，并与第二金属层184电学连接。具体地，第一金属层182为布线结构，其能够与导电柱171远离第二载具120的一端接合，而第二金属层184与第一金属层182电连接，焊球185与第二金属层184电连接，从而实现了扇出型封装结构。需要说明的是，此处布线组合层180的布线方式、电连接原理以及制备方式均与常规的扇出型封装结构的布线层一致，在此不做详细介绍。
在本实施例中，第一载具110的表面设置有第一打线焊盘115，第一打线焊盘115位于第一芯片130与第二芯片140之间，并与第一线路层111电连接，第二载具120的表面设置有第二打线焊盘123，第二打线焊盘123与第二线路层121电连接，第二芯片140远离第二载具120的一侧设置有打线凸块145，第一导电线141的一端与第一打线焊盘115连接，另一端与打线凸块145连接，第二导电线143的一端与第二打线焊盘123连接，另一端与打线凸块145连接，以使第二芯片140同时与第一线路层111和第二线路层121电连接。具体地，第一导线焊盘设置在第一载具110上靠近第二芯片140的边缘处，打线凸块145分布在第二芯片140的两侧边缘，且可以是多个，第一导电线141和第二导电线143分别与位于两侧边缘的打线凸块145连接，从而实现打线连接。其中，第一导电线141和第二导电线143也可以是多个，同时第一打线焊盘115和第二打线焊盘123也可以对应为多个，从而是实现了多线连接。
在本实施例中，第一导电线141用于电连接第二芯片140和第一线路层111，第二导电线143用于电连接第二芯片140和第二线路层121，从而使得第二芯片140相接的布线结构能够实现多样化，可以减少第二芯片140对应位置处的第二载具120的布线，使得第二载具120上的布线可以更多地连接第三芯片160，有助于第三芯片160堆叠数量提升。
在本实施例中，第一导电线141和第二导电线143均为铜线，并且均采用弧形打线方式，使得第一导电线141和第二导电线143均能够更加靠近第一塑封体150远离第二载具120的一侧表面，相较于常规的倒装结构，采用第一导电线141和第二导电线143能够使得芯片产生的热量迅速向周围传递，并传导至布线组合层180，进而提升了器件整体的散热性能。
在本实施例中，第一塑封体150整体包覆在第一芯片130和第二芯片140外，且第一芯片130和第二芯片140完全包覆在第一塑封体150内部，从而使得第一塑封体150能够实现对第一芯片130和第二芯片140良好的保护作用。
本实施例还提供了一种扇出型封装结构的制备方法，用于制备前述的扇出型封装结构，该制备方法包括以下步骤：
S1：在第一载具110的一侧表面贴合第二载具120。
具体地，结合参见图2，首先分别提供已经提前完成布线的第一载具110和第二载具120，第一载具110上设置有第一线路层111，第二载具120上设置有第二线路层121。其中第一载具110和第二载具120均可以采用玻璃、氧化硅、金属等材料，并完成布线后制成。在执行步骤S1时，可以将第一载具110键合在第二载具120上，使得第一载具110背面焊盘与第二载具120表面焊盘相结合，具体可以利用锡膏、粘合剂或采用焊盘高温退火焊接的方式实现焊接结合。
S2：在第一载具110上开槽形成贯通至第二载具120的让位槽113。
具体地，结合参见图3，可以利用蚀刻工艺或者激光开槽工艺，将第一载具110上预设区域，即贴装芯片区域去除，从而形成了让位槽113，将第二载具120暴露在外。在形成让位槽113时，第二载具120即起到了支撑作用。
S3：在第一载具110的另一侧表面贴装第一芯片130。
具体地，结合参见图4，在完成让位槽113的制备后，在第一载具110上未开槽的区域贴装第一芯片130，第一芯片130可以采用倒装结构，并利用底部焊盘与第一载具110上的表面焊盘接合，实现了第一芯片130与第一线路层111之间的电连接。
S4：在让位槽113内的第二载具120上贴装第二芯片140。
具体地，请继续参见图4，在让位槽113内的第二载具120的表面贴装第二芯片140，第二芯片140正装在第二载具120上，可以通过粘接胶将第二芯片140的背面贴合在第二载具120上，使得第二芯片140上的打线凸块145朝上设置。其中，步骤S3和步骤S4可以同步进行，即同时完成第一芯片130和第二芯片140的贴装动作。
在完成第二芯片140的贴装动作后，通过打线工艺，形成第一导电线141和第二导电线143，即在第二芯片140上设置第一导电线141和第二导电线143，第一导电线141与第一载具110连接，以使第一导电线141与第一线路层111电连接，第二导电线143与第二载具120电连接，以使第二导电线143与第二线路层121电连接。从而使得第二芯片140同时与第一载具110和第二载具120电连接，实现更好的电连接特性。
S5：在第一载具110上和让位槽113内形成包覆在第一芯片130和第二芯片140外的第一塑封体150。
具体地，结合参见图5，在打线完成后，利用塑封工艺，在第一载具110和让位槽113内的第二载具120上形成第一塑封体150，第一塑封体150能够包覆在第一芯片130和第二芯片140外，从而起到良好的保护作用。同时，第一塑封体150也可以将第一导电线141和第二导电线143包覆在内，以保护打线结构。
S6：在第二载具120远离第一芯片130的一侧表面贴装第三芯片160。
具体地，结合参见图6，在形成第一塑封体150后，翻转封装结构，然后在第二载具120上贴装第三芯片160。其中第三芯片160为多个，并分别与第一芯片130和第二芯片140对应。第三芯片160可以是倒装芯片，并通过焊盘连接方式固定在第二载具120上，实现了第三芯片160与第二线路层121的电连接。
S7：在第二载具120上形成包覆在第三芯片160外的第二塑封体170。
具体地，结合参见图7，在完成第三芯片160的贴装后，利用塑封工艺，形成第二塑封体170，第二塑封体170设置在第二载具120上，并包覆在第三芯片160外。
在形成第二塑封体170后，需要完成导电柱171的制备。具体地，可以利用激光开槽工艺，在第二塑封体170的表面形成凹槽，然后利用电镀方式，在凹槽内电镀铜层，从而形成了导电柱171，此处导电柱171为铜柱，当然，此处对于导电柱171的材料仅仅是举例说明，并不起到限定作用。
S8：在第二塑封体170远离第一芯片130的一侧表面形成布线组合层180。
具体地，结合参见图8，在完成导电柱171的制备后，可以在第二塑封体170的表面旋涂介质材料，或者利用物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)等工艺沉积介质材料，以形成第一介质层181。然后再在第一介质层181上进行图案化，形成开口槽后电镀金属材料，以在第一介质层181中形成第一金属层182，第一金属层182可以是铜层。此处第一金属层182作为线路层，可以完成布线，并且第一金属层182需要与导电柱171连接。然后再在第一介质层181上再次旋涂介质材料，或者利用物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)等工艺沉积介质材料，以形成第二介质层183。同样地，在第二介质层183上开槽后电镀金属材料，形成了第二金属层184，第二金属层184也可以是铜层，第二金属层184与第一金属层182电连接。在形成第二金属层184后，完成UBM金属层的制备，然后再在第二金属层184上完成焊球185的制备。具体可以通过钢网印刷方式或者植球方式，在第二金属层184上进行植球工艺，其焊球185材料可以为SnAg、SnAgCu等。其中介质材料可以是氮化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等。
具体地，在完成步骤S8后，还需要进行切割工艺，并形成最终产品。
综上所述，本实施例提供的扇出型封装结构及其制备方法，通过在设置有第一线路层111的第一载具110和设置有第二线路层121的第二载具120贴合在一起，并且在第一载具110上设置贯通至第二载具120的让位槽113，同时在第一载具110上贴装第一芯片130，在让位槽113的第二载具120内贴装第二芯片140，在第二载具120远离第一芯片130的一侧表面贴装第三芯片160，从而实现了双面封装结构，并通过设置布线组合层180来实现扇出型封装，通过第一载具110和第二载具120来实现封装，相较于单晶圆封装结构，本实施例布线密度更大，有利于实现更高密集度的布线需求，进而提升堆叠数量，并且第一载具110和第二载具120分别起到支撑作用，相较于单板结构能够减缓塑封翘曲问题，从而有效解决塑封体与芯片表面存在分层问题以及塑封体与衬底基板分层问题。并且，通过在第二芯片140上打线形成第一导电线141和第二导电线143，通过第一导电线141和第二导电线143实现了第二芯片140的电连接，能够使得在同一侧的第一芯片130和第二芯片140呈现出不同的贴装方式，实现了同一侧芯片放置方向的打线堆叠，保证了贴装方式和布线方式的多样性。
第二实施例
参见图9，本实施例提供了一种扇出型双面封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，扇出型双面封装结构100包括第一载具110、第二载具120、第一芯片130、第二芯片140、第一塑封体150、第三芯片160、第二塑封体170和布线组合层180，第一载具110设置有第一线路层111，第二载具120设置有第二线路层121并贴合在第一载具110的一侧表面，且第一载具110上设置有贯通至第二载具120的让位槽113，第一芯片130贴装在第一载具110的另一侧表面，并与第一线路层111电连接，第二芯片140贴装在让位槽113内的第二载具120上，第一塑封体150设置在第一载具110上和让位槽113内，并包覆在第一芯片130和第一芯片130外。第三芯片160贴装在第二载具120远离第一芯片130的一侧表面，并与第二线路层121电连接。第二塑封体170设置在第二载具120上，并包覆在第三芯片160外。布线组合层180设置在第二塑封体170远离第一芯片130的一侧表面，其中，第一线路层111与第二线路层121电连接，第二芯片140正装在让位槽113内，且第二芯片140上设置有第一导电线141和第二导电线143，第一导电线141与第一载具110连接，以使第一导电线141与第一线路层111电连接，第二导电线143与第二载具120电连接，以使第二导电线143与第二线路层121电连接。
在本实施例中，第一塑封体150远离第二载具120的一侧表面与第一芯片130远离第一载具110的一侧表面相平齐，第一芯片130外露于第一塑封体150。具体地，在形成第一塑封体150后，可以通过研磨手段，将第一塑封体150减薄，并使得第一芯片130外露于第一塑封体150，一方面，第一芯片130直接外露，使得其散热效果更好。另一方面，通过减薄第一塑封体150，能够使得第一导线和第二导线与塑封体表面的距离缩短，从而能够大幅提升第二芯片140的散热效果。
需要说明的是，在实际打线时，由于第一芯片130和第二芯片140存在高度差，此处可以使用第一载具110作为第二芯片140的打线高度差，在第一载具110上打线形成第一导电线141，以实现与第二芯片140上的打线凸块145的连接。其中，打线高度小于或等于第一芯片130的表面高度，优选使得第一导电线141和第二导电线143均低于第一芯片130的表面高度，从而使得第一导电线141和第二导电线143在保证包覆在第一塑封体150内的情况下，尽可能地靠近第一塑封体150的表面，以提升散热性能。
在本实施例中，通过研磨手段，使得第一导电线141更加靠近第一塑封体150的表面，从而能够将第一塑封体150上产生的静电带走，并通过接地线路释放，避免静电影响器件的电学性能。
第三实施例
参见图10，本实施例提供了一种扇出型双面封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，让位槽113内的第二载具120上还贴装有第四芯片190，第四芯片190位于第一载具110和第二芯片140之间，且第四芯片190与第二线路层121电连接，第一导电线141跨接在第四芯片190上方，以实现对第四芯片190的电磁屏蔽。具体地，第四芯片190倒装在第二载具120上，并通过底部的焊盘连接实现与第二线路层121的电连接，且第四芯片190包覆在第一塑封体150内。此处第一导电线141可以是多个，多个第一导电线141跨接在第四芯片190远离第二载具120的一侧，从而在第四芯片190周围构成了屏蔽网，实现了对第四芯片190的电磁屏蔽，进而实现了器件的局部电磁屏蔽功能。
需要说明的是，本实施例中第二芯片140和第四芯片190均可以采用小尺寸芯片，从而保证让位槽113内能够同时贴装第二芯片140和第四芯片190，第二芯片140与第四芯片190间隔设置。
在本实施例中，为了保证第二芯片140的电性连接特性，还可以额外打线，并设置导电线连接在第二载具120上，使得第二芯片140实现完全正装在第二载具120上，并通过两侧打线与第二线路层121电连接。
本实施例通过在让位槽113内设置第四芯片190，一方面大幅提升了封装结构的芯片堆叠数量，另一方面能够实现对第四芯片190的电磁屏蔽，从而实现了器件的局部电磁屏蔽功能，可以将部分特殊的芯片放入让位槽113中进行电磁屏蔽。
第四实施例
参见图11，本实施例提供了一种扇出型双面封装结构100，其基本结构和原理及产生的技术效果和第一实施例或第三实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例或第三实施例中相应内容。
在本实施例中，在本实施例中，让位槽113内的第二载具120上还贴装有第四芯片190，第四芯片190位于第一载具110和第二芯片140之间，且第四芯片190与第二线路层121电连接，第一导电线141跨接在第四芯片190上方，以实现对第四芯片190的电磁屏蔽。此外，本实施例中第一塑封体150远离第二载具120的一侧表面与第一芯片130远离第一载具110的一侧表面相平齐，第一芯片130外露于第一塑封体150。具体地，在形成第一塑封体150后，可以通过研磨手段，将第一塑封体150减薄，并使得第一芯片130外露于第一塑封体150，一方面，第一芯片130直接外露，使得其散热效果更好。另一方面，通过减薄第一塑封体150，能够使得第一导线和第二导线与塑封体表面的距离缩短，从而能够大幅提升第二芯片140的散热效果。
在本实施例中，通过研磨手段，使得第一导电线141更加靠近第一塑封体150的表面，从而能够将第一塑封体150上产生的静电带走，并通过接地线路释放，避免静电影响器件的电学性能。
第五实施例
参见图12，本实施例提供了一种扇出型双面封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，第二芯片140正装在让位槽113内的第二载具120上，且第一导电线141和第二导电线143均同时与第二载具120连接，以使得第二芯片140仅仅与第二线路层121电连接。
具体地，第二载具120的表面设置有第一打线焊盘115和第二打线焊盘123，第一打线焊盘115和第二打线焊盘123分别设置在第二芯片140的两侧，且第二芯片140远离第二载具120的一侧设置有打线凸块145，第一导电线141同时连接打线凸块145和第一打线焊盘115，第二导电线143同时连接打线凸块145和第二打线焊盘123，第一载具110靠近第二芯片140的一侧边缘还设置有第五芯片191，第五芯片191与第一线路层111电连接，且第五芯片191部分伸出第一载具110，并与第二线路层121电连接。
在本实施例中，第二载具120上设置有与第二线路层121电连接的电性支撑柱193，电性支撑柱193与第五芯片191伸出第一载具110的部分对应接合，用于支撑第五芯片191，且第五芯片191通过电性支撑柱193与第二线路层121电连接。具体地，电性支撑柱193，可以为铜柱，并直接在第一载具110上制作，其通过蚀刻或者激光去除第一载具110时，将第一载具110的一部分去除，遗留电性支撑柱193，使得电性支撑柱193设置在第二载具120上。当然，此处也可以在形成让位槽113后，再次在第二载具120的表面重新电镀形成电性支撑柱193。
在实际制备时，需要在第一载具110上制作键合铜柱区域，蚀刻时，利用保护膜将不需要蚀刻的区域保护，形成铜柱，然后再次贴装第五芯片191，其第五芯片191同时键合第一载具110和第二载具120，电性支撑柱193作为支撑键合区，提升了中间区域的芯片集成度，以及布线密集度。并且利用电性支撑柱193，能够避免中间区域焊接形变，提升整体结构强度。此处第一塑封体150可以采用研磨漏出第一芯片130和第五芯片191，同时提高散热性能，也可以第五芯片191厚度低于第一芯片130，使得第五芯片191不漏出，具体可以根据设计选择。
本实施例提供的扇出型双面封装结构100，通过设置第五芯片191，一方面能够提升器件的芯片堆叠数量，另一方面能够提升整体的结构强度，并改善布线结构，提升器件性能。
第六实施例
参见图13，本实施例提供了一种扇出型双面封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
本实施例提供的扇出型双面封装结构100，包括第一载具110、第二载具120、第一芯片130、第二芯片140、第一塑封体150、第三芯片160、第二塑封体170和布线组合层180，第一载具110设置有第一线路层111，第二载具120设置有第二线路层121并贴合在第一载具110的一侧表面，且第一载具110上设置有贯通至第二载具120的让位槽113，第一芯片130贴装在第一载具110的另一侧表面，并与第一线路层111电连接，第二芯片140贴装在让位槽113内的第二载具120上，第一塑封体150设置在第一载具110上和让位槽113内，并包覆在第一芯片130和第一芯片130外。第三芯片160贴装在第二载具120远离第一芯片130的一侧表面，并与第二线路层121电连接。第二塑封体170设置在第二载具120上，并包覆在第三芯片160外。布线组合层180设置在第二塑封体170远离第一芯片130的一侧表面。
在本实施例中，第一线路层111与第二线路层121电连接，第二芯片140正装在让位槽113内，且第二芯片140上设置有第一导电线141和第二导电线143，第一导电线141与第一载具110或第二载具120连接，以使第一导电线141与第一线路层111或第二线路层121电连接，第二导电线143与第二载具120电连接，以使第二导电线143与第二线路层121电连接。
进一步地，本实施例中的第一载具110上还设置有填充凹槽117，填充凹槽117位于第一导电线141下方，第一塑封体150延伸至填充凹槽117内。具体地，填充凹槽117位于第一打线焊盘115与第二芯片140之间，第一导电线141跨接在填充凹槽117的上方，能够使得在形成第一塑封体150时塑封料尽可能地流动至第一导电线141下方，并填满填充凹槽，从而避免了塑封时第一导电线141下方形成气泡而影响塑封质量。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种扇出型双面封装结构，其特征在于，包括：
设置有第一线路层的第一载具；
贴合在所述第一载具的一侧表面，并设置有第二线路层的第二载具，且所述第一载具上设置有贯通至所述第二载具的让位槽；
贴装在所述第一载具另一侧表面，并与所述第一线路层电连接的第一芯片；
贴装在所述让位槽内的所述第二载具上的第二芯片；
设置在所述第一载具上和所述让位槽内，并包覆在所述第一芯片和所述第二芯片外的第一塑封体；
贴装在所述第二载具远离所述第一芯片一侧表面，并与所述第二线路层电连接的第三芯片；
设置在所述第二载具上，并包覆在所述第三芯片外的第二塑封体；
以及，设置在所述第二塑封体远离所述第一芯片一侧表面的布线组合层；
其中，所述第一线路层与所述第二线路层电连接，所述第二芯片正装在所述让位槽内，且所述第二芯片上设置有第一导电线和第二导电线，所述第一导电线与所述第一载具或所述第二载具连接，以使所述第一导电线与所述第一线路层或所述第二线路层电连接，所述第二导电线与所述第二载具电连接，以使所述第二导电线与所述第二线路层电连接。
2.根据权利要求1所述的扇出型双面封装结构，其特征在于，所述第二塑封体内还设置有导电柱，所述导电柱分别在所述第三芯片的至少两侧，且所述导电柱的一端延伸至所述第二载具，并与所述第二线路层电学连接，所述导电柱的另一端延伸至所述布线组合层，并与所述布线组合层电学连接。
3.根据权利要求2所述的扇出型双面封装结构，其特征在于，所述布线组合层包括第一介质层、第一金属层、第二介质层、第二金属层和焊球，所述第一介质层覆盖在所述第二塑封体的表面，所述第一金属层设置在所述第一介质层中，并与所述导电柱电学连接，所述第二介质层覆盖在所述第一介质层的表面，所述第二金属层设置在所述第二介质层中，并与所述第一金属层电学连接，所述焊球设置在所述第二介质层远离所述第二塑封体的一侧，并与所述第二金属层电学连接。
4.根据权利要求1所述的扇出型双面封装结构，其特征在于，所述第一载具的表面设置有第一打线焊盘，所述第一打线焊盘位于所述第一芯片与所述第二芯片之间，并与所述第一线路层电连接，所述第二载具的表面设置有第二打线焊盘，所述第二打线焊盘与所述第二线路层电连接，所述第二芯片远离所述第二载具的一侧设置有打线凸块，所述第一导电线的一端与所述第一打线焊盘连接，另一端与所述打线凸块连接，所述第二导电线的一端与所述第二打线焊盘连接，另一端与所述打线凸块连接，以使所述第二芯片同时与所述第一线路层和所述第二线路层电连接。
5.根据权利要求4所述的扇出型双面封装结构，其特征在于，所述第一塑封体远离所述第二载具的一侧表面与所述第一芯片远离所述第一载具的一侧表面相平齐，所述第一芯片外露于所述第一塑封体。
6.根据权利要求4或5所述的扇出型双面封装结构，其特征在于，所述让位槽内的所述第二载具上还贴装有第四芯片，所述第四芯片位于所述第一载具和所述第二芯片之间，且所述第四芯片与所述第二线路层电连接，所述第一导电线跨接在所述第四芯片上方，以实现对第四芯片的电磁屏蔽。
7.根据权利要求1所述的扇出型双面封装结构，其特征在于，所述第二载具的表面设置有第一打线焊盘和第二打线焊盘，所述第一打线焊盘和所述第二打线焊盘分别设置在所述第二芯片的两侧，且所述第二芯片远离所述第二载具的一侧设置有打线凸块，所述第一导电线同时连接所述打线凸块和所述第一打线焊盘，所述第二导电线同时连接所述打线凸块和所述第二打线焊盘，所述第一载具靠近所述第二芯片的一侧边缘还设置有第五芯片，所述第五芯片与所述第一线路层电连接，且所述第五芯片部分伸出所述第一载具，并与所述第二线路层电连接。
8.根据权利要求7所述的扇出型双面封装结构，其特征在于，所述第二载具上设置有与所述第二线路层电连接的电性支撑柱，所述电性支撑柱与所述第五芯片伸出所述第一载具的部分对应接合，用于支撑所述第五芯片，且所述第五芯片通过所述电性支撑柱与所述第二线路层电连接。
9.根据权利要求1所述的扇出型双面封装结构，其特征在于，所述第一载具远离所述第二载具的一侧表面设置有线路焊盘，所述线路焊盘与所述第一线路层电连接，所述第一芯片上设置有焊接凸块，所述焊接凸块对应接合在所述线路焊盘上，以使所述第一芯片倒装在所述第一载具上。
10.根据权利要求1所述的扇出型双面封装结构，其特征在于，所述第一载具上还设置有填充凹槽，所述填充凹槽位于所述第一导电线下方，所述第一塑封体延伸至所述填充凹槽内。
11.一种扇出型双面封装结构的制备方法，用于制备如权利要求1-10任一项所述的扇出型双面封装结构，其特征在于，所述制备方法包括：
在第一载具的一侧表面贴合第二载具；
在所述第一载具上开槽形成贯通至所述第二载具的让位槽；
在所述第一载具的另一侧表面贴装第一芯片；
在所述让位槽内的所述第二载具上贴装第二芯片；
在所述第一载具上和所述让位槽内形成包覆在所述第一芯片和所述第二芯片外的第一塑封体；
在所述第二载具远离所述第一芯片的一侧表面贴装第三芯片；
在所述第二载具上形成包覆在所述第三芯片外的第二塑封体；
在所述第二塑封体远离所述第一芯片的一侧表面形成布线组合层；
其中，所述第一载具设置有第一线路层，所述第二载具设置有第二线路层，所述第一芯片与所述第一线路层电连接，所述第二芯片和所述第三芯片与所述第二线路层电连接，所述第一线路层与所述第二线路层电连接，所述第二芯片正装在所述让位槽内，且所述第二芯片上设置有第一导电线和第二导电线，所述第一导电线与所述第一载具或所述第二载具连接，以使所述第一导电线与所述第一线路层或所述第二线路层电连接，所述第二导电线与所述第二载具电连接，以使所述第二导电线与所述第二线路层电连接。
CN202210358239.0A 2022-04-06 2022-04-06 扇出型双面封装结构和扇出型双面封装结构的制备方法 Pending CN114725035A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210358239.0A CN114725035A (zh) 2022-04-06 2022-04-06 扇出型双面封装结构和扇出型双面封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210358239.0A CN114725035A (zh) 2022-04-06 2022-04-06 扇出型双面封装结构和扇出型双面封装结构的制备方法

Publications (1)

Publication Number Publication Date
CN114725035A true CN114725035A (zh) 2022-07-08

Family

ID=82242426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210358239.0A Pending CN114725035A (zh) 2022-04-06 2022-04-06 扇出型双面封装结构和扇出型双面封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN114725035A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115360171A (zh) * 2022-10-20 2022-11-18 甬矽电子(宁波)股份有限公司 扇入型封装结构及其制备方法
CN117038623A (zh) * 2023-08-18 2023-11-10 上海纳矽微电子有限公司 用于将芯片打线至框架的载具组件和芯片打线方法
CN117038633A (zh) * 2023-10-08 2023-11-10 甬矽电子(宁波)股份有限公司 扇出型封装结构、封装产品和扇出型封装方法
CN117119843A (zh) * 2023-04-14 2023-11-24 荣耀终端有限公司 电子设备及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115360171A (zh) * 2022-10-20 2022-11-18 甬矽电子(宁波)股份有限公司 扇入型封装结构及其制备方法
CN115360171B (zh) * 2022-10-20 2023-01-31 甬矽电子(宁波)股份有限公司 扇入型封装结构及其制备方法
CN117119843A (zh) * 2023-04-14 2023-11-24 荣耀终端有限公司 电子设备及其制造方法
CN117119843B (zh) * 2023-04-14 2024-05-17 荣耀终端有限公司 电子设备及其制造方法
CN117038623A (zh) * 2023-08-18 2023-11-10 上海纳矽微电子有限公司 用于将芯片打线至框架的载具组件和芯片打线方法
CN117038633A (zh) * 2023-10-08 2023-11-10 甬矽电子(宁波)股份有限公司 扇出型封装结构、封装产品和扇出型封装方法
CN117038633B (zh) * 2023-10-08 2024-01-26 甬矽电子(宁波)股份有限公司 扇出型封装结构、封装产品和扇出型封装方法

Similar Documents

Publication Publication Date Title
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
CN114725035A (zh) 扇出型双面封装结构和扇出型双面封装结构的制备方法
US8253229B2 (en) Semiconductor package and stacked layer type semiconductor package
US7875983B2 (en) Semiconductor package
CN104810320B (zh) 半导体组件及其制作方法
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
US20020074637A1 (en) Stacked flip chip assemblies
US20080258309A1 (en) Three-dimensional semiconductor device
CN111739885B (zh) 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品
US11587905B2 (en) Multi-chip package and manufacturing method thereof
CN111933591B (zh) 扇出型电磁屏蔽封装结构和封装方法
CN112038305A (zh) 一种多芯片超薄扇出型封装结构及其封装方法
US20080142945A1 (en) Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same
US7265441B2 (en) Stackable single package and stacked multi-chip assembly
CN115799091A (zh) 扇出型芯片封装方法
CN115910818A (zh) 扇出型芯片封装方法
CN115458513A (zh) 扇入型封装结构及其制备方法
CN114446943A (zh) 半导体封装结构和半导体封装结构的制备方法
CN114823557A (zh) 扇出型双面封装结构和扇出型双面封装结构的制备方法
CN114724967A (zh) 一种具有tsv的异构芯片封装结构的封装方法
KR20010063236A (ko) 적층 패키지와 그 제조 방법
WO2024120411A1 (en) Fan-out chip packaging method
US20240153886A1 (en) Semiconductor package
TW202008475A (zh) 具有應力調節件之互連基板、其覆晶組體及其製作方法
CN115602642B (zh) 芯片封装结构和芯片封装结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination