CN115602642B - 芯片封装结构和芯片封装结构的制备方法 - Google Patents

芯片封装结构和芯片封装结构的制备方法 Download PDF

Info

Publication number
CN115602642B
CN115602642B CN202211597948.0A CN202211597948A CN115602642B CN 115602642 B CN115602642 B CN 115602642B CN 202211597948 A CN202211597948 A CN 202211597948A CN 115602642 B CN115602642 B CN 115602642B
Authority
CN
China
Prior art keywords
chip
interposer
layer
switching
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211597948.0A
Other languages
English (en)
Other versions
CN115602642A (zh
Inventor
何正鸿
张超
王承杰
李利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202211597948.0A priority Critical patent/CN115602642B/zh
Publication of CN115602642A publication Critical patent/CN115602642A/zh
Application granted granted Critical
Publication of CN115602642B publication Critical patent/CN115602642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供了一种芯片封装结构和芯片封装结构的制备方法，涉及半导体封装技术领域，该芯片封装结构包括第一布线组合层、第一基底芯片、转接板、第一转接芯片、第二转接芯片和塑封体，本发明通过直接在转接板上开错位槽的方式来实现两侧芯片的直接接触，从而使得两侧芯片能够直接电连接，避免了开设TSV通孔来实现两侧芯片的互连，同时也有效地利用了转接板的承载和电连功能。而第一凹槽和第二凹槽错位贯通也使得转接板的上下侧均处于相互贯通的状态，方便塑封时塑封料自由流动，有助于一次塑封成型。相较于现有技术，本发明实施例提供的芯片封装结构，能够优化芯片之间的电信号传输率，提升芯片性能，同时能够实现一次塑封，简化了塑封工艺。

Description

芯片封装结构和芯片封装结构的制备方法
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种芯片封装结构和芯片封装结构的制备方法。
背景技术
随着半导体行业的快速发展，chiplet技术新的设计方式，将不同功能的小芯片封装在一起，形成异构集成芯片封装结构，随着芯片的输入/输出密度越来越高以及集成在单个封装件内的数量已经显著增加。现有台积电的2.5D封装技术是把芯片封装到硅转接板上作为多芯片封装方案来连接单个封装件内的相邻芯片焊盘线路，提升其封装集成度，或者使用硅转接板上采用硅通孔技术（Through Silicon Via，缩写TSV）能实现两侧芯片Die与Die间的垂直互连，即通过在硅（Si）上打通孔进行芯片间的互连，有效缩短互连线长度，减少信号传输延迟和损失，降低功耗和封装体积，实现多功能、高性能的芯片系统级封装，硅通孔技术中通常采用蚀刻或者激光开孔技术形成孔后，再次采用电镀方式沉积金属层（铜）形成导电柱。
然而，这种TSV技术中铜层与二氧化硅结合力不佳，容易出现脱落而影响芯片之间的电信号传输率，进而使得芯片性能受到影响。并且，由于转接板采用整板结构，在转接板尺寸与封装尺寸相同时，导致塑封时难以实现转接板两侧同时塑封，因此需要进行二次塑封，工艺复杂。
发明内容
本发明的目的包括，例如，提供了一种芯片封装结构和芯片封装结构的制备方法，其能够优化芯片之间的电信号传输率，提升芯片性能，同时能够实现一次塑封，简化了塑封工艺。
本发明的实施例可以这样实现：
第一方面，本发明提供一种芯片封装结构，包括：
第一布线组合层；
第一基底芯片，所述第一基底芯片贴装在所述第一布线组合层上；
转接板，所述转接板设置在所述第一基底芯片远离所述第一布线组合层的一侧，且所述转接板的正面设置有第一凹槽，所述转接板的背面设置有第二凹槽，所述第一凹槽和所述第二凹槽错位贯通；
第一转接芯片，所述第一转接芯片贴装在所述转接板的正面，并位于所述第一凹槽内；
第二转接芯片，所述第二转接芯片贴装在所述转接板的背面，并位于所述第二凹槽内；
以及塑封体，所述塑封体设置在所述第一布线组合层上，并包覆在所述第一基底芯片、所述第一转接芯片和所述第二转接芯片外；
其中，所述第一转接芯片和所述第二转接芯片部分重叠且连接，所述第二转接芯片贴装在所述第一基底芯片上，以使所述转接板与所述第一布线组合层间隔设置，所述塑封体中设置有第一导电柱，所述第一导电柱的一端与所述转接板连接，另一端与所述第一布线组合层连接，以使所述转接板与所述第一布线组合层电连接。
在可选的实施方式中，所述第一布线组合层上还贴装有第二基底芯片，所述转接板的背面还贴装有第三转接芯片，所述第三转接芯片与所述第二凹槽间隔设置，并与所述转接板电连接，且所述第三转接芯片贴装在所述第二基底芯片上。
在可选的实施方式中，所述转接板的正面还贴装有第四转接芯片，所述第四转接芯片与所述第一凹槽间隔设置，并与所述转接板电连接。
在可选的实施方式中，所述第一布线组合层包括第一介质层、第一布线层和第二介质层，所述第二介质层设置在所述第一介质层上，所述第一布线层嵌设在所述第二介质层中，所述第一介质层远离所述第二介质层的一侧设置有焊球，所述焊球与所述第一布线层电连接，所述第一基底芯片贴装在所述第二介质层上，并与所述第一布线层电连接，所述第一导电柱与所述第一布线层电连接。
在可选的实施方式中，所述芯片封装结构还包括第二布线组合层，所述第二布线组合层设置在所述塑封体远离所述第一布线组合层的一侧，所述塑封体中还设置有第二导电柱，所述第二导电柱一端与所述转接板连接，另一端与所述第二布线组合层连接，以使所述转接板与所述第二布线组合层电连接。
在可选的实施方式中，所述第二转接芯片背离所述第一布线组合层的一侧还设置有第三导电柱，所述第三导电柱与所述第二布线组合层连接，以使所述第二转接芯片与所述第二布线组合层电连接。
在可选的实施方式中，所述第一转接芯片背离所述转接板的一侧还贴设有第五转接芯片，所述第五转接芯片背离所述第一转接芯片的一侧还设置有第四导电柱，所述第四导电柱与所述第二布线组合层连接，以使所述第五转接芯片与所述第二布线组合层电连接。
在可选的实施方式中，所述转接板的正面还贴设有第六转接芯片，所述第六转接芯片背离所述转接板的一侧还设置有第五导电柱，所述第五导电柱与所述第二布线组合层连接，以使所述第六转接芯片与所述第二布线组合层电连接。
在可选的实施方式中，所述第二布线组合层包括第三介质层、第二布线层和第四介质层，所述第三介质层设置在所述塑封体上，所述第四介质层设置在所述第三介质层上，所述第二布线层嵌设在所述第三介质层中，所述第二导电柱与所述第二布线层电连接。
第二方面，本发明提供一种芯片封装结构的制备方法，用于制备如前述实施方式所述的芯片封装结构；所述制备方法包括：
制备转接板，其中所述转接板的正面设置有第一凹槽，所述转接板的背面设置有第二凹槽，所述第一凹槽和所述第二凹槽错位贯通；
在所述转接板的正面贴装第一转接芯片，其中所述第一转接芯片位于所述第一凹槽内；
在所述转接板的背面贴装第二转接芯片，其中所述第二转接芯片位于所述第二凹槽内；
将第一基底芯片贴装在一载具上；
将第二转接芯片背离所述转接板的一侧贴装在所述第一基底芯片上，以使所述转接板与所述载具相间隔；
在所述载具上形成塑封体，所述塑封体包覆在所述第一基底芯片、所述转接板、所述第一转接芯片和所述第二转接芯片外；
去除载具，并露出所述塑封体；
在所述塑封体的表面开槽并电镀形成第一导电柱，所述第一导电柱延伸至所述转接板；
在所述塑封体的表面形成第一布线组合层；
其中，所述第一转接芯片和所述第二转接芯片部分重叠且连接，所述第一导电柱的一端与所述转接板连接，另一端与所述第一布线组合层连接，以使所述转接板与所述第一布线组合层电连接。
在可选的实施方式中，在去除载具的步骤之前，所述制备方法还包括：
在所述塑封体背离所述载具的表面开槽并电镀形成第二导电柱，所述第二导电柱延伸至所述转接板；
在所述塑封体背离所述载具的表面形成第二布线组合层；
其中，所述第二导电柱的一端与所述转接板连接，另一端与所述第二布线组合层连接，以使所述第二布线组合层与所述转接板电连接。
第三方面，本发明提供一种芯片封装结构的制备方法，用于制备如前述实施方式所述的芯片封装结构；所述制备方法包括：
制备转接板，其中所述转接板的正面设置有第一凹槽，所述转接板的背面设置有第二凹槽，所述第一凹槽和所述第二凹槽错位贯通；
在所述转接板的正面贴装第一转接芯片，其中所述第一转接芯片位于所述第一凹槽内；
在所述转接板的背面贴装第二转接芯片，其中所述第二转接芯片位于所述第二凹槽内；
将第一基底芯片贴装在一载具上；
将第二转接芯片背离所述转接板的一侧贴装在所述第一基底芯片上，以使所述转接板与所述载具相间隔；
在所述载具上形成塑封体，所述塑封体包覆在所述第一基底芯片、所述转接板、所述第一转接芯片和所述第二转接芯片外；
在所述载具上开槽形成线路层开口，并部分露出所述塑封体；
在所述线路层开口内的所述塑封体的表面开槽并电镀形成第一导电柱，所述第一导电柱延伸至所述转接板；
在所述线路层开口内电镀形成第一线路层，以形成第一布线组合层；
其中，所述第一转接芯片和所述第二转接芯片部分重叠且连接，所述第一导电柱的一端与所述转接板连接，另一端与所述第一布线组合层连接，以使所述转接板与所述第一布线组合层电连接。
本发明实施例的有益效果包括，例如：
本发明实施例提供的芯片封装结构，将第一基底芯片贴装在第一布线组合层上，同时转接板设置在第一基底芯片远离第一布线组合层的一侧，且转接板的正面和背面分别设置有错位贯通的第一凹槽和第二凹槽，第一凹槽中贴装有第一转接芯片，第二凹槽中贴装有第二转接芯片，最后再用塑封体将整个封装结构包覆在内。其中，由于第一凹槽和第二凹槽错位贯通，使得第一基底芯片和第二基底芯片能够部分重叠且连接，实现了直接的电气互连，而第二转接芯片直接贴装在第一基底芯片上，使得转接板与第一布线组合层相间隔，而转接板则通过第一导电柱与第一布线组合层连接，实现整体的电气互连。相较于现有技术，本发明通过直接在转接板上开错位槽的方式来实现两侧芯片的直接接触，从而使得两侧芯片能够直接电连接，避免了开设TSV通孔来实现两侧芯片的互连，也避免了TSV通孔带来的一系列问题，同时也有效地利用了转接板的承载和电连功能。而第一凹槽和第二凹槽错位贯通也使得转接板的上下侧均处于相互贯通的状态，方便塑封时塑封料自由流动，有助于一次塑封成型。相较于现有技术，本发明实施例提供的芯片封装结构，能够优化芯片之间的电信号传输率，提升芯片性能，同时能够实现一次塑封，简化了塑封工艺。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的芯片封装结构的示意图；
图2至图13为本发明第一实施例提供的芯片封装结构的制备方法的工艺流程图；
图14为本发明第二实施例提供的芯片封装结构的示意图；
图15为本发明第三实施例提供的芯片封装结构的示意图；
图16至图18为本发明第一实施例提供的芯片封装结构的制备方法的工艺流程图；
图19为本发明第四实施例提供的芯片封装结构的示意图；
图20为本发明第五实施例提供的芯片封装结构的示意图。
图标：100-芯片封装结构；110-第一布线组合层；111-第一介质层；112-第一布线层；113-第二介质层；120-第一基底芯片；121-第二基底芯片；130-转接板；131-第一凹槽；133-第二凹槽；140-第一转接芯片；141-第四转接芯片；142-第五转接芯片；143-第六转接芯片；150-第二转接芯片；151-第三转接芯片；160-塑封体；161-第一导电柱；162-第二导电柱；163-第三导电柱；164-第四导电柱；165-第五导电柱；170-第二布线组合层；171-第三介质层；172-第二布线层；173-第四介质层；180-第七转接芯片；181-屏蔽线层；183-接地点；200-载具。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有技术中利用转接板实现芯片集成封装时，通常需要在转接板的两侧贴装芯片，而两侧的芯片之间往往需要通过TSV技术来实现电气互连，TSV技术中铜层与二氧化硅结合力不佳，容易出现脱落而影响芯片之间的电信号传输率，进而使得芯片性能受到影响。并且，由于转接板采用整板结构，在转接板尺寸与封装尺寸相同时，导致塑封时难以实现转接板两侧同时塑封，因此需要进行二次塑封，工艺复杂。
进一步地，传统技术中在转接板上贴装倒装芯片，其芯片通常采用微凸点设计，其微凸点直径较小（小于50μm）以及凸点的间隙较小，随着凸点输出I/O端数量的增多，转接板上的I/O端数量也随之增多，容易出现焊接桥接的问题，并且转接板上贴装芯片在进行塑封时容易受到塑封压力，进而出现塑封翘曲现象，导致芯片表面线路层裂痕以及焊球结构裂痕，影响产品质量。
为了解决上述问题，本发明提供了一种新型的芯片封装结构及其制备方法，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
参见图1，本实施例提供了一种芯片封装结构100，其能够优化芯片之间的电信号传输率，提升芯片性能，同时能够实现一次塑封，简化了塑封工艺。同时减少塑封应力，避免塑封翘曲现象，提升产品质量。
本实施例提供的芯片封装结构100，包括第一布线组合层110、第一基底芯片120、转接板130、第一转接芯片140、第二转接芯片150、塑封体160和第二布线组合层170，第一基底芯片120贴装在第一布线组合层110上，转接板130设置在第一基底芯片120远离第一布线组合层110的一侧，且转接板130的正面设置有第一凹槽131，转接板130的背面设置有第二凹槽133，第一凹槽131和第二凹槽133错位贯通；第一转接芯片140贴装在转接板130的正面，并位于第一凹槽131内；第二转接芯片150贴装在转接板130的背面，并位于第二凹槽133内；塑封体160设置在第一布线组合层110上，并包覆在第一基底芯片120、第一转接芯片140和第二转接芯片150外；其中，第一转接芯片140和第二转接芯片150部分重叠且连接，第二转接芯片150贴装在第一基底芯片120上，以使转接板130与第一布线组合层110间隔设置，塑封体160中设置有第一导电柱161，第一导电柱161的一端与转接板130连接，另一端与第一布线组合层110连接，以使转接板130与第一布线组合层110电连接。第二布线组合层170设置在塑封体160远离第一布线组合层110的一侧，塑封体160中还设置有第二导电柱162，第二导电柱162一端与转接板130连接，另一端与第二布线组合层170连接，以使转接板130与第二布线组合层170电连接。
在本实施例中，第一基底芯片120与第一布线组合层110电连接，第一转接芯片140和第二转接芯片150均与转接板130电连接，而第一导电柱161实现转接板130与第一布线组合层110之间的电连接，第二导电柱162实现转接板130与第二布线组合层170之间的电连接，实现了封装结构整体的电气互连，保证了芯片的输出特性。
具体地，通过直接在转接板130上开错位槽的方式来实现两侧芯片的直接接触，从而使得两侧芯片能够直接电连接，避免了开设TSV通孔来实现两侧芯片的互连，也避免了TSV通孔带来的一系列问题，同时也有效地利用了转接板130的承载和电连功能。而第一凹槽131和第二凹槽133错位贯通也使得转接板130的上下侧均处于相互贯通的状态，方便塑封时塑封料自由流动，有助于一次塑封成型。
需要说明的是，此处第一凹槽131和第二凹槽133错位贯通，指的是第一凹槽131和第二凹槽133错位设置，并部分重叠，在重叠部分相互连通，实现了错位贯通。而此处第一转接芯片140和第二转接芯片150部分重叠且连接，指的是第一转接芯片140上的微凸点焊盘与第二转接芯片150上的微凸点焊盘对应焊接，第一转接芯片140和第二转接芯片150之间焊盘接触，从而减小电信号传输距离，优化电信号传输率，提升产品性能。并且，通过第一转接芯片140和第二转接芯片150直接堆叠焊接，能够减小转接板130上的布线层范围，实现芯片与芯片之间的信号高速传输。
还需要说明的是，本实施例中第一凹槽131的深度和第二凹槽133的深度优选均为转接板130厚度的一半，从而在贴装第一转接芯片140和第二转接芯片150时均可以凸出于转接板130设置，方便第一转接芯片140和第二转接芯片150进行叠装动作。
在本实施例中，塑封体160的宽度与转接板130的宽度相同，即转接板130的边缘露出于塑封体160的侧壁，从而在实际塑封时，转接板130会实际阻挡塑封料的流动，针对这一现象，本实施例中第一凹槽131和第二凹槽133错位贯通，使得塑封时塑封料可以在转接板130的两侧自由流动，进而将整个预设区域填满，通过一次塑封即可完成整体的塑封动作，简化了塑封工艺。
在本实施例中，第一导电柱161和第二导电柱162均为导电金属柱，例如铜柱，并且可以通过开槽、电镀铜层的方式形成，此处采用转接板130进行叠层设计，并且利用第一导电柱161和第二导电柱162实现第一布线组合层110、第二布线组合层170以及转接板130之间的电气连接，相较于未采用转接板130的结构，本实施例中第一导电柱161和第二导电柱162分别设置，能够减少塑封体160表面开孔形成金属柱的深度，从而使得填充金属更加均匀，以避免金属孔过深导致金属无法填充而形成的空洞问题。
在本实施例中，第一布线组合层110上还贴装有第二基底芯片121，转接板130的背面还贴装有第三转接芯片151，第三转接芯片151与第二凹槽133间隔设置，并与转接板130电连接，且第三转接芯片贴装在第二基底芯片121上。具体地，第二基底芯片121与第一布线组合层110电连接，第三转接芯片151与转接板130电连接，其中第二基底芯片121和第三转接芯片151的贴装方式与常规的封装结构一致，并且第二基底芯片121与第三转接芯片151背对背通过胶层贴装，能够在提升整体芯片集成度的同时起到支撑作用，保证整体的结构稳定性。
在本实施例中，转接板130的正面还贴装有第四转接芯片141，第四转接芯片141与第一凹槽131间隔设置，并与转接板130电连接。具体地，本实施例中第四转接芯片141与第二转接芯片150部分对应，第三转接芯片151与第一转接芯片140部分对应，从而使得芯片的布置更加均匀。
需要说明的是，本实施例中转接板130未开槽的区域也设置有焊盘，方便第一转接芯片140、第二转接芯片150、第三转接芯片151和第四转接芯片141电性贴合，同时第一导电柱161和第二导电柱162也能够与转接板130之间电性接触。
第一布线组合层110包括第一介质层111、第一布线层112和第二介质层113，第二介质层113设置在第一介质层111上，第一布线层112嵌设在第二介质层113中，第一介质层111远离第二介质层113的一侧设置有焊球，焊球与第一布线层112电连接，第一基底芯片120贴装在第二介质层113上，并与第一布线层112电连接，第一导电柱161与第一布线层112电连接。具体地，第一布线层112可以是铜层，并通过在第二介质层113上图案化开槽后电镀形成，第一介质层111和第二介质层113均为绝缘介质材料。
在本实施例中，第二布线组合层170包括第三介质层171、第二布线层172和第四介质层173，第三介质层171设置在塑封体160上，第四介质层173设置在第三介质层171上，第二布线层172嵌设在第三介质层171中，第二导电柱162与第二布线层172电连接。具体地，第二布线层172也可以是铜层，并通过在第三介质层171上图案化开槽后电镀形成，第三介质层171和第四介质层173均为绝缘介质材料。
本实施例还提供了一种芯片封装结构100的制备方法，用于制备前述的芯片封装结构100，该制备方法包括以下步骤：
S1：制备转接板130。
参见图2，具体地，转接板130的正面设置有第一凹槽131，转接板130的背面设置有第二凹槽133，第一凹槽131和第二凹槽133错位贯通。转接板130可以提前制备，可以首先提供一基材板，然后在基材板的正面进行半刻蚀形成第一凹槽131，然后翻转基材板，并在基材板的背面进行半刻蚀形成第二凹槽133，第一凹槽131和第二凹槽133错位贯通，完成转接板130的制备。
具体而言，可以首先取一基材板，在基材板的两侧表面设计焊盘，其基材板上可以通过TSV硅传统技术或者布线层实现两侧焊盘之间线路相连，其中基材板可以氮化硅、硅基底、玻璃等材料组成，在基材板的两侧覆盖保护膜，并将需要蚀刻的区域漏出，利用两次蚀刻工艺将基材板的两侧表面刻蚀形成第一凹槽131和第二凹槽133，去除保护膜，其中第一凹槽131和第二凹槽133为一侧半贯穿，从而实现错位贯通。
S2：在转接板130的正面贴装第一转接芯片140。
参见图3，具体地，第一转接芯片140位于第一凹槽131内，同时第一转接芯片140底部的微凸点部分焊接在第一凹槽131内的转接板130的焊盘上，实现第一转接芯片140与转接板130之间的电连接。
在实际贴装时，可以在贴装第一转接芯片140的同时完成第四转接芯片141的贴装，即将第一转接芯片140和第四转接芯片141贴装在转接板130的正面。
S3：在转接板130的背面贴装第二转接芯片150。
参见图4，具体地，第二转接芯片150位于第二凹槽133内，同时第二转接芯片150底部的微凸点部分焊接在第二凹槽133内的转接板130的焊盘上，实现第二转接芯片150与转接板130之间的电连接。其中，第一转接芯片140和第二转接芯片150部分重叠且连接，即第一转接芯片140和第二转接芯片150重叠部分直接通过表面焊盘连接，实现了第一转接芯片140和第二转接芯片150之间的电连接。
在实际贴装时，可以在贴装第二转接芯片150的同时完成第三转接芯片151的贴装，即将第二转接芯片150和第四转接芯片141贴装在转接板130的背面。
在完成步骤S3后，即完成了转接中间模块的制备，可以将该转接中间模块放置，然后执行步骤S4，或者在执行步骤S1-S3的过程中，同步执行步骤S4。
S4：将第一基底芯片120贴装在一载具200上。
具体地，参见图5，首先取一载具200，在载具200上涂布热塑胶层，通过UV固化或热固化，用于作为后续的分离层，然后将第一基底芯片120和第二基底芯片121贴装在载具200上，且芯片焊盘均朝下放置。其中载具200可以是玻璃、氧化硅、金属等材料。而热塑胶层，其材质可以通过照射UV光，起到分离作用，热塑胶层可以包括环氧树脂、聚酰亚胺、苯并环丁烯等高分子复合材料。
S5：将第二转接芯片150背离转接板130的一侧贴装在第一基底芯片120上，以使转接板130与载具200相间隔。
具体地，参见图6，将提前完成贴装的转接板130进行上板，将第二转接芯片150背离贴装在第一基底芯片120上，第三转接芯片151背离贴装在第二基底芯片121上，完成转接板130的固定。其中贴装时可以在第二转接芯片150和第三转接芯片151的背面涂布粘接胶层，然后烘烤固化，实现粘接固定。其中粘接胶层可以是高导热胶层。
S6：在载具200上形成塑封体160，塑封体160包覆在第一基底芯片120、转接板130、第一转接芯片140和第二转接芯片150外。
具体地，参见图7，完成转接板130的贴装后，即可进行塑封工艺，利用塑封液体填充转接板130的底部区域以及覆盖转接板130的上方区域，形成塑封体160。由于第一凹槽131和第二凹槽133为贯通结构，此处可以采用一次塑封工艺同时在转接板130的上层和下层形成塑封体160。
S7：在塑封体160背离载具200的表面开槽并电镀形成第二导电柱162，第二导电柱162延伸至转接板130。
具体地，参见图8，在塑封体160的表面利用激光开槽技术或者蚀刻技术形成通孔，通路能够漏出底部转接板130上的焊盘，然后利用电镀工艺，在通孔中形成第二导电柱162，第二导电柱162为铜柱。由于转接板130的设置，此处步骤S7的打孔深度几乎只有整个塑封体160厚度的一半，能够降低开槽深度，从而有效降低开孔难度，并提升孔内金属柱的分布均匀性。同时，能够利用金属柱实现散热功能。
需要说明的是，此处转接板130上的焊盘边缘还形成有阻挡围墙，在电镀形成第二导电柱162时，能够通过阻挡围墙对溅射金属实现阻挡，避免其破坏转接板130的表面线路。此外，通过设置阻挡围墙，能够增强转接板130的焊盘有效区域面积，在电镀后使得第二导电柱162与转接板130的焊盘的连接面积增大，有效地增强了第二导电柱162与转接板130之间的连接强度，从而使得阻挡围墙能够有效地对第二导电柱162进行保护，避免第二导电柱162在内部结构应力的拉扯作用下出现脱落或连接不良的现象。
S8：在塑封体160背离载具200的表面形成第二布线组合层170。
具体地，参见图9，在完成步骤S7后，可以在塑封体160的表面旋涂介质材料，从而形成第三介质层171，介质材料可以是氮化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等。然后在第三介质层171上覆盖光刻胶，利用曝光、显影技术在第三介质层171上形成线路图案开口，线路图案开口能够露出第二导电柱162的顶端，然后在通过清洗工艺去除光刻胶，并利用电镀工艺在线路图案开口中电镀形成第二布线层172，第二布线层172可以是铜层。然后再次旋涂介质材料，在第二布线层172和第三介质层171上形成第四介质层173。再利用保护胶将不需要开口的区域保护起来，通过清洗来去除保护胶，再利用蚀刻工艺露出底部的第二布线层172，再次利用电镀工艺，在第四介质层173上形成焊盘。
需要说明的是，此处第二布线组合层170的布线工艺与常规的布线工艺一致。其中，第二导电柱162的一端与转接板130连接，另一端与第二布线组合层170连接，以使第二布线组合层170与转接板130电连接。
S9：去除载具200，并露出塑封体160。
具体地，参见图10，在完成第二布线组合层170的制备后，可以翻转载具200，并通过在载具200底部照射UV光的方式将载具200分离，露出塑封体160、第一基地单芯片和第二基底芯片121。
S10：在塑封体160的表面开槽并电镀形成第一导电柱161，第一导电柱161延伸至转接板130。
具体地，参见图11，可以利用激光开孔的方式，在塑封体160的表面形成通孔，并露出转接板130上的焊盘，然后再次填充导电胶或电镀金属，在通孔内形成第一导电柱161。其同样能够减小开槽深度，并提升孔内导电介质的均匀性。
需要说明的是，此处转接板130上的焊盘边缘还形成有阻挡围墙，在电镀形成第一导电柱161时，能够通过阻挡围墙对溅射金属实现阻挡，避免其破坏转接板130的表面线路。此外，通过设置阻挡围墙，能够增强转接板130的焊盘有效区域面积，在电镀后使得第一导电柱161与转接板130的焊盘的连接面积增大，有效地增强了第一导电柱161与转接板130之间的连接强度，从而使得阻挡围墙能够有效地对第一导电柱161进行保护，避免第一导电柱161在内部结构应力的拉扯作用下出现脱落或连接不良的现象。
S11：在塑封体160的表面形成第一布线组合层110。
具体地，参见图12，在完成第一导电柱161的制备后，可以在塑封体160的表面旋涂介质材料，从而形成第二介质层113，介质材料可以是氮化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等。然后在第二介质层113上覆盖光刻胶，利用曝光、显影技术在第二介质层113上形成线路图案开口，线路图案开口能够露出第一导电柱161的顶端，然后在通过清洗工艺去除光刻胶，并利用电镀工艺在线路图案开口中电镀形成第一布线层112，第一布线层112可以是铜层。然后再次旋涂介质材料，在第一布线层112和第二介质层113上形成第一介质层111。再利用保护胶将不需要开口的区域保护起来，通过清洗来去除保护胶，再利用蚀刻工艺露出底部的第一布线层112，再次利用电镀工艺，在第一介质层111上形成焊盘。
其中，第一导电柱161的一端与转接板130连接，另一端与第一布线组合层110连接，以使转接板130与第一布线组合层110电连接。
在完成第一布线组合层110的制备后，参见图13，可以在第一介质层111的焊盘上植球，从而形成锡球，最后通过切割工艺，将产品切割为单颗。
综上所述，本实施例提供了一种芯片封装结构100及其制备方法，将第一基底芯片120贴装在第一布线组合层110上，同时转接板130设置在第一基底芯片120远离第一布线组合层110的一侧，且转接板130的正面和背面分别设置有错位贯通的第一凹槽131和第二凹槽133，第一凹槽131中贴装有第一转接芯片140，第二凹槽133中贴装有第二转接芯片150，最后再用塑封体160将整个封装结构包覆在内。其中，由于第一凹槽131和第二凹槽133错位贯通，使得第一基底芯片120和第二基底芯片121能够部分重叠且连接，实现了直接的电气互连，而第二转接芯片150直接贴装在第一基底芯片120上，使得转接板130与第一布线组合层110相间隔，而转接板130则通过第一导电柱161与第一布线组合层110连接，实现整体的电气互连。相较于传统技术，本实施例通过直接在转接板130上开错位槽的方式来实现两侧芯片的直接接触，从而使得两侧芯片能够直接电连接，避免了开设TSV通孔来实现两侧芯片的互连，也避免了TSV通孔带来的一系列问题，同时也有效地利用了转接板130的承载和电连功能。而第一凹槽131和第二凹槽133错位贯通也使得转接板130的上下侧均处于相互贯通的状态，方便塑封时塑封料自由流动，有助于一次塑封成型。相较于现有技术，本发明实施例提供的芯片封装结构100，能够优化芯片之间的电信号传输率，提升芯片性能，同时能够实现一次塑封，简化了塑封工艺。
第二实施例
参见图14，本实施例提供了一种芯片封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
本实施例提供的芯片封装结构100，包括第一布线组合层110、第一基底芯片120、转接板130、第一转接芯片140、第二转接芯片150和塑封体160，第一基底芯片120贴装在第一布线组合层110上，转接板130设置在第一基底芯片120远离第一布线组合层110的一侧，且转接板130的正面设置有第一凹槽131，转接板130的背面设置有第二凹槽133，第一凹槽131和第二凹槽133错位贯通；第一转接芯片140贴装在转接板130的正面，并位于第一凹槽131内；第二转接芯片150贴装在转接板130的背面，并位于第二凹槽133内；塑封体160设置在第一布线组合层110上，并包覆在第一基底芯片120、第一转接芯片140和第二转接芯片150外；其中，第一转接芯片140和第二转接芯片150部分重叠且连接，第二转接芯片150贴装在第一基底芯片120上，以使转接板130与第一布线组合层110间隔设置，塑封体160中设置有第一导电柱161，第一导电柱161的一端与转接板130连接，另一端与第一布线组合层110连接，以使转接板130与第一布线组合层110电连接。
在本实施例中，第一布线组合层110上还贴装有第二基底芯片121，转接板130的背面还贴装有第三转接芯片151，第三转接芯片151与第二凹槽133间隔设置，并与转接板130电连接，且第三转接芯片贴装在第二基底芯片121上。转接板130的正面还贴装有第四转接芯片141，第四转接芯片141与第一凹槽131间隔设置，并与转接板130电连接。
本实施例采用了单面布线结构，相较于第一实施例省去了第二布线组合层170，其同样能够避免TSV通孔来实现两侧芯片的互连，也避免了TSV通孔带来的一系列问题，同时也有效地利用了转接板130的承载和电连功能。而第一凹槽131和第二凹槽133错位贯通也使得转接板130的上下侧均处于相互贯通的状态，方便塑封时塑封料自由流动，有助于一次塑封成型。相较于现有技术，本发明实施例提供的芯片封装结构100，能够优化芯片之间的电信号传输率，提升芯片性能，同时能够实现一次塑封，简化了塑封工艺。
第三实施例
参见图15，本实施例提供了一种芯片封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，芯片封装结构100包括第一布线组合层110、第一基底芯片120、转接板130、第一转接芯片140、第二转接芯片150、塑封体160和第二布线组合层170，第一基底芯片120贴装在第一布线组合层110上，转接板130设置在第一基底芯片120远离第一布线组合层110的一侧，且转接板130的正面设置有第一凹槽131，转接板130的背面设置有第二凹槽133，第一凹槽131和第二凹槽133错位贯通；第一转接芯片140贴装在转接板130的正面，并位于第一凹槽131内；第二转接芯片150贴装在转接板130的背面，并位于第二凹槽133内；塑封体160设置在第一布线组合层110上，并包覆在第一基底芯片120、第一转接芯片140和第二转接芯片150外；其中，第一转接芯片140和第二转接芯片150部分重叠且连接，第二转接芯片150贴装在第一基底芯片120上，以使转接板130与第一布线组合层110间隔设置，塑封体160中设置有第一导电柱161，第一导电柱161的一端与转接板130连接，另一端与第一布线组合层110连接，以使转接板130与第一布线组合层110电连接。第二布线组合层170设置在塑封体160远离第一布线组合层110的一侧，塑封体160中还设置有第二导电柱162，第二导电柱162一端与转接板130连接，另一端与第二布线组合层170连接，以使转接板130与第二布线组合层170电连接。
在本实施例中，第二转接芯片150与转接板130之间并未直接电连接，第二转接芯片150背离第一布线组合层110的一侧还设置有第三导电柱163，第三导电柱163与第二布线组合层170连接，以使第二转接芯片150与第二布线组合层170电连接。具体地，第三导电柱163可以采用打线工艺制成，通过设置第三导电柱163，能够将第二转接芯片150与第二布线组合层170电连接，同样能够实现整个封装结构的电气互连。
在本实施例中，第一转接芯片140背离转接板130的一侧还贴设有第五转接芯片142，第五转接芯片142背离第一转接芯片140的一侧还设置有第四导电柱164，第四导电柱164与第二布线组合层170连接，以使第五转接芯片142与第二布线组合层170电连接。具体地，第五转接芯片142与第一转接芯片140通过粘接胶层背对背贴装，第四导电柱164也可以采用打线工艺制成，通过设置第四导电柱164，能够将第五转接芯片142与第二布线组合层170电连接。
在本实施例中，转接板130的正面还贴设有第六转接芯片143，第六转接芯片143背离转接板130的一侧还设置有第五导电柱165，第五导电柱165与第二布线组合层170连接，以使第六转接芯片143与第二布线组合层170电连接。具体地，第六转接芯片143与第一凹槽131间隔设置，且第五导电柱165可以通过打线方式制成，通过设置第五导电柱165，能够将第六转接芯片143与第二布线组合层170电连接。
需要说明的是，本实施例中第三导电柱163、第四导电柱164以及第五导电柱165均可以通过打线方式形成，具体地，可以在塑封前完成打线工艺，塑封后通过研磨手段将打线结构露出，从而完成导电柱的制备。
下面对打线过程进行详细说明。首先参见图16，利用打线方式在第二转接芯片150和第五转接芯片142的焊盘之间打线，形成线弧，然后利用打线方式在第二转接芯片150和第六转接芯片143之间打线，形成线弧，然后参见图17，利用塑封工艺将堆叠结构整体塑封，此时打线线弧均包覆在内，然后参见图18，进行研磨工艺，将打线结构进行研磨，形成断点，其中第二转接芯片150和第五转接芯片142之间的线弧断点后形成第四导电柱164和第三导电柱163，第二转接芯片150和第六转接芯片143之间的线弧断点后形成第四导电柱164和第五导电柱165。利用研磨塑封体160工艺将金属线进行研磨打断，形成金属柱，以及通过研磨工艺减小塑封体160厚度，降低后续塑封体160表面开孔高度。
需要强调的是，打线断点形成的金属柱（例如第三导电柱163、第四导电柱164和第五导电柱165）与填充金属柱（第一导电柱161、第二导电柱162）分别形成，从而避免传统工艺中研磨金属柱时，研磨颗粒对金属表面的损伤导致的金属柱表面桥接问题。其中打线断点形成的金属柱的直径更大，例如：18um，而填充金属柱直径更小，例如：2-10um，故此处只针对打线工艺进行研磨，不会对填充金属柱产生影响。
第四实施例
参见图19，本实施例提供了一种芯片封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，第一布线组合层110包括载具200和分布在载具200中的第一布线层112。具体地，在完成第二布线组成层的制备后，可以在载具200上开槽形成线路层开口，并部分露出塑封体160，然后在塑封体160上开槽电镀形成第一导电柱161，最后在线路层开口中电镀形成第一布线层112。
具体地，在制备第一布线组合层110时，可以首先在载具200上开槽形成线路层开口，并部分露出塑封体160；然后在线路层开口内的塑封体160的表面开槽并电镀形成第一导电柱161，第一导电柱161延伸至转接板130；最后在线路层开口内电镀形成第一线路层，以形成第一布线组合层110；其中，第一转接芯片140和第二转接芯片150部分重叠且连接，第一导电柱161的一端与转接板130连接，另一端与第一布线组合层110连接，以使转接板130与第一布线组合层110电连接。
与第一实施例相比，本实施例中在制备第一布线组合层110时不需要去除载具200并形成介质层，在实际制备时，直接在载具200背面形成图案线路层开口（利用涂覆光刻胶，曝光显影/干法蚀刻工艺），再次利用电镀工艺在开口内电镀金属层形成第一布线层112，此处载具200的直接作用，能够起到减小工艺翘曲的作用，并且载具200不用进行解键合，避免芯片在于载具200解键合是芯片表面焊盘受影响，同时也能够减小涂覆介质层工艺，降低工艺难度。此处的载具200上的胶层为热固性胶层，不可以解键合。
第五实施例
参见图20，本实施例本实施例提供了一种芯片封装结构100，其基本结构和原理及产生的技术效果和第一实施例或第三实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例或第三实施例中相应内容。
在本实施例中，芯片封装结构100包括第一布线组合层110、第一基底芯片120、转接板130、第一转接芯片140、第二转接芯片150、塑封体160和第二布线组合层170，第一基底芯片120贴装在第一布线组合层110上，转接板130设置在第一基底芯片120远离第一布线组合层110的一侧，且转接板130的正面设置有第一凹槽131，转接板130的背面设置有第二凹槽133，第一凹槽131和第二凹槽133错位贯通；第一转接芯片140贴装在转接板130的正面，并位于第一凹槽131内；第二转接芯片150贴装在转接板130的背面，并位于第二凹槽133内；塑封体160设置在第一布线组合层110上，并包覆在第一基底芯片120、第一转接芯片140和第二转接芯片150外；其中，第一转接芯片140和第二转接芯片150部分重叠且连接，第二转接芯片150贴装在第一基底芯片120上，以使转接板130与第一布线组合层110间隔设置，塑封体160中设置有第一导电柱161，第一导电柱161的一端与转接板130连接，另一端与第一布线组合层110连接，以使转接板130与第一布线组合层110电连接。第二布线组合层170设置在塑封体160远离第一布线组合层110的一侧，塑封体160中还设置有第二导电柱162，第二导电柱162一端与转接板130连接，另一端与第二布线组合层170连接，以使转接板130与第二布线组合层170电连接。
在本实施例中，第一转接芯片140、第二转接芯片150均为两个，第二转接芯片150与转接板130之间并未直接电连接，第二转接芯片150背离第一布线组合层110的一侧还设置有第三导电柱163，第三导电柱163与第二布线组合层170连接，以使第二转接芯片150与第二布线组合层170电连接。同时，第一转接芯片140背离转接板130的一侧还贴设有第五转接芯片142，第五转接芯片142背离第一转接芯片140的一侧还设置有第四导电柱164，第四导电柱164与第二布线组合层170连接，以使第五转接芯片142与第二布线组合层170电连接。
值得注意的是，本实施例中相邻两个第一转接芯片140之间的转接板130上还贴装有第七转接芯片180，第七转接芯片180位于相邻两处第三导电柱163之间，且第七转接芯片180对应处的第二布线组合层170中设置有屏蔽线层181，屏蔽线层181与第三导电柱163电连接，并设置有接地点183，从而使得屏蔽线层181与第三导电柱163构成屏蔽结构，有效地对第七转接芯片180实现了电磁屏蔽，实现电磁屏蔽功能，避免第七转接芯片180影响其他芯片。
需要说明的是，本实施例中第三导电柱163与接地点183处焊盘连接，且第三导电柱163采用打线工艺并研磨后形成，其线宽较大，使得其能够承受更大的电流，配合接地点183处焊盘连接，以更好地实现电磁屏蔽效果。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种芯片封装结构，其特征在于，包括：
第一布线组合层；
第一基底芯片，所述第一基底芯片贴装在所述第一布线组合层上；
转接板，所述转接板设置在所述第一基底芯片远离所述第一布线组合层的一侧，且所述转接板的正面设置有第一凹槽，所述转接板的背面设置有第二凹槽，所述第一凹槽和所述第二凹槽错位贯通；
第一转接芯片，所述第一转接芯片贴装在所述转接板的正面，并位于所述第一凹槽内；
第二转接芯片，所述第二转接芯片贴装在所述转接板的背面，并位于所述第二凹槽内；以及，
塑封体，所述塑封体设置在所述第一布线组合层上，并包覆在所述第一基底芯片、所述转接板、所述第一转接芯片和所述第二转接芯片外；
其中，所述第一转接芯片和所述第二转接芯片部分重叠且所述第一转接芯片的焊盘和所述第二转接芯片的焊盘对应焊接，且所述第一转接芯片和所述第二转接芯片至少之一与所述转接板电连接，所述第二转接芯片贴装在所述第一基底芯片上，以使所述转接板与所述第一布线组合层间隔设置，所述塑封体中设置有第一导电柱，所述第一导电柱的一端与所述转接板连接，另一端与所述第一布线组合层连接，以使所述转接板与所述第一布线组合层电连接。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第一布线组合层上还贴装有第二基底芯片，所述转接板的背面还贴装有第三转接芯片，所述第三转接芯片与所述第二凹槽间隔设置，并与所述转接板电连接，且所述第三转接芯片贴装在所述第二基底芯片上。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述转接板的正面还贴装有第四转接芯片，所述第四转接芯片与所述第一凹槽间隔设置，并与所述转接板电连接。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述第一布线组合层包括第一介质层、第一布线层和第二介质层，所述第二介质层设置在所述第一介质层上，所述第一布线层嵌设在所述第二介质层中，所述第一介质层远离所述第二介质层的一侧设置有焊球，所述焊球与所述第一布线层电连接，所述第一基底芯片贴装在所述第二介质层上，并与所述第一布线层电连接，所述第一导电柱与所述第一布线层电连接。
5.根据权利要求1或2所述的芯片封装结构，其特征在于，所述芯片封装结构还包括第二布线组合层，所述第二布线组合层设置在所述塑封体远离所述第一布线组合层的一侧，所述塑封体中还设置有第二导电柱，所述第二导电柱一端与所述转接板连接，另一端与所述第二布线组合层连接，以使所述转接板与所述第二布线组合层电连接。
6.根据权利要求5所述的芯片封装结构，其特征在于，所述第二转接芯片背离所述第一布线组合层的一侧还设置有第三导电柱，所述第三导电柱与所述第二布线组合层连接，以使所述第二转接芯片与所述第二布线组合层电连接。
7.根据权利要求6所述的芯片封装结构，其特征在于，所述第一转接芯片背离所述转接板的一侧还贴设有第五转接芯片，所述第五转接芯片背离所述第一转接芯片的一侧还设置有第四导电柱，所述第四导电柱与所述第二布线组合层连接，以使所述第五转接芯片与所述第二布线组合层电连接。
8.根据权利要求7所述的芯片封装结构，其特征在于，所述转接板的正面还贴设有第六转接芯片，所述第六转接芯片背离所述转接板的一侧还设置有第五导电柱，所述第五导电柱与所述第二布线组合层连接，以使所述第六转接芯片与所述第二布线组合层电连接。
9.根据权利要求5所述的芯片封装结构，其特征在于，所述第二布线组合层包括第三介质层、第二布线层和第四介质层，所述第三介质层设置在所述塑封体上，所述第四介质层设置在所述第三介质层上，所述第二布线层嵌设在所述第三介质层中，所述第二导电柱与所述第二布线层电连接。
10.一种芯片封装结构的制备方法，用于制备如权利要求1所述的芯片封装结构；其特征在于，所述制备方法包括：
制备转接板，其中所述转接板的正面设置有第一凹槽，所述转接板的背面设置有第二凹槽，所述第一凹槽和所述第二凹槽错位贯通；
在所述转接板的正面贴装第一转接芯片，其中所述第一转接芯片位于所述第一凹槽内；
在所述转接板的背面贴装第二转接芯片，其中所述第二转接芯片位于所述第二凹槽内；
将第一基底芯片贴装在一载具上；
将第二转接芯片背离所述转接板的一侧贴装在所述第一基底芯片上，以使所述转接板与所述载具相间隔；
在所述载具上形成塑封体，所述塑封体包覆在所述第一基底芯片、所述转接板、所述第一转接芯片和所述第二转接芯片外；
去除载具，并露出所述塑封体；
在所述塑封体的表面开槽并电镀形成第一导电柱，所述第一导电柱延伸至所述转接板；
在所述塑封体的表面形成第一布线组合层；
其中，所述第一转接芯片和所述第二转接芯片部分重叠且所述第一转接芯片的焊盘和所述第二转接芯片的焊盘对应焊接，所述第一导电柱的一端与所述转接板连接，另一端与所述第一布线组合层连接，以使所述转接板与所述第一布线组合层电连接。
11.根据权利要求10所述的芯片封装结构的制备方法，其特征在于，在去除载具的步骤之前，所述制备方法还包括：
在所述塑封体背离所述载具的表面开槽并电镀形成第二导电柱，所述第二导电柱延伸至所述转接板；
在所述塑封体背离所述载具的表面形成第二布线组合层；
其中，所述第二导电柱的一端与所述转接板连接，另一端与所述第二布线组合层连接，以使所述第二布线组合层与所述转接板电连接。
12.一种芯片封装结构的制备方法，用于制备如权利要求1所述的芯片封装结构；其特征在于，所述制备方法包括：
制备转接板，其中所述转接板的正面设置有第一凹槽，所述转接板的背面设置有第二凹槽，所述第一凹槽和所述第二凹槽错位贯通；
在所述转接板的正面贴装第一转接芯片，其中所述第一转接芯片位于所述第一凹槽内；
在所述转接板的背面贴装第二转接芯片，其中所述第二转接芯片位于所述第二凹槽内；
将第一基底芯片贴装在一载具上；
将第二转接芯片背离所述转接板的一侧贴装在所述第一基底芯片上，以使所述转接板与所述载具相间隔；
在所述载具上形成塑封体，所述塑封体包覆在所述第一基底芯片、所述转接板、所述第一转接芯片和所述第二转接芯片外；
在所述载具上开槽形成线路层开口，并部分露出所述塑封体；
在所述线路层开口内的所述塑封体的表面开槽并电镀形成第一导电柱，所述第一导电柱延伸至所述转接板；
在所述线路层开口内电镀形成第一线路层，以形成第一布线组合层；
其中，所述第一转接芯片和所述第二转接芯片部分重叠且所述第一转接芯片的焊盘和所述第二转接芯片的焊盘对应焊接，所述第一导电柱的一端与所述转接板连接，另一端与所述第一布线组合层连接，以使所述转接板与所述第一布线组合层电连接。
CN202211597948.0A 2022-12-14 2022-12-14 芯片封装结构和芯片封装结构的制备方法 Active CN115602642B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211597948.0A CN115602642B (zh) 2022-12-14 2022-12-14 芯片封装结构和芯片封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211597948.0A CN115602642B (zh) 2022-12-14 2022-12-14 芯片封装结构和芯片封装结构的制备方法

Publications (2)

Publication Number Publication Date
CN115602642A CN115602642A (zh) 2023-01-13
CN115602642B true CN115602642B (zh) 2023-03-28

Family

ID=84854199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211597948.0A Active CN115602642B (zh) 2022-12-14 2022-12-14 芯片封装结构和芯片封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN115602642B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242667A (zh) * 2021-12-10 2022-03-25 甬矽电子(宁波)股份有限公司 扇出型芯片封装方法和扇出型芯片封装结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
KR20100033012A (ko) * 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
CN103500729B (zh) * 2013-10-18 2015-10-14 中国科学院上海微系统与信息技术研究所 硅转接板结构及其圆片级制作方法
CN107393836B (zh) * 2017-06-19 2020-04-10 矽力杰半导体技术(杭州)有限公司 芯片封装方法及封装结构
CN110211931A (zh) * 2019-06-14 2019-09-06 上海先方半导体有限公司 一种三维封装结构及其制造方法
CN112701115B (zh) * 2020-12-28 2022-08-02 华进半导体封装先导技术研发中心有限公司 一种射频前端模块的三维异质集成封装结构及其制作方法
CN114927499A (zh) * 2022-05-27 2022-08-19 无锡中微高科电子有限公司 硅通孔转接板、制造方法及多面互连的异构三维封装结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242667A (zh) * 2021-12-10 2022-03-25 甬矽电子(宁波)股份有限公司 扇出型芯片封装方法和扇出型芯片封装结构

Also Published As

Publication number Publication date
CN115602642A (zh) 2023-01-13

Similar Documents

Publication Publication Date Title
US9640518B2 (en) Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US9349711B2 (en) Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
US8643161B2 (en) Semiconductor device having double side electrode structure
US6271056B1 (en) Stacked semiconductor package and method of fabrication
KR100384260B1 (ko) 반도체장치 및 그 제조방법
US8659151B2 (en) Semiconductor device and manufacturing method thereof
US7898058B2 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
JP5280014B2 (ja) 半導体装置及びその製造方法
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
US20020027290A1 (en) Semiconductor device and method of manufacturing the same
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US20030080410A1 (en) Semiconductor device and method for manufacturing same
CN111128914A (zh) 一种低翘曲的多芯片封装结构及其制造方法
US20140175633A1 (en) Thermally enhanced semiconductor assembly with embedded chip and interposer and method of manufacturing the same
CN111477553B (zh) 隔离封装结构及其制造方法
CN114725035A (zh) 扇出型双面封装结构和扇出型双面封装结构的制备方法
JP2004342861A (ja) チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造
TWI567894B (zh) 晶片封裝
US10242964B1 (en) Wiring substrate for stackable semiconductor assembly and stackable semiconductor assembly using the same
TW202243151A (zh) 封裝結構及其形成方法
CN115602642B (zh) 芯片封装结构和芯片封装结构的制备方法
CN115117001A (zh) 半导体封装方法和半导体封装结构
CN218647928U (zh) 半导体封装结构
CN116387169B (zh) 封装方法和封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant