CN115117001A - 半导体封装方法和半导体封装结构 - Google Patents

半导体封装方法和半导体封装结构 Download PDF

Info

Publication number
CN115117001A
CN115117001A CN202210779030.1A CN202210779030A CN115117001A CN 115117001 A CN115117001 A CN 115117001A CN 202210779030 A CN202210779030 A CN 202210779030A CN 115117001 A CN115117001 A CN 115117001A
Authority
CN
China
Prior art keywords
substrate
electronic device
conductive
conductive adhesive
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210779030.1A
Other languages
English (en)
Inventor
王承杰
林金涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202210779030.1A priority Critical patent/CN115117001A/zh
Publication of CN115117001A publication Critical patent/CN115117001A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/28105—Layer connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. layer connectors on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本申请提供的半导体封装方法和半导体封装结构，涉及半导体封装技术领域。该方法包括提供第一衬底；在第一衬底上贴装第一电子器件，形成第一封装组件；第一电子器件远离第一衬底的一侧设有第一导电胶膜；提供第二衬底；在第二衬底上贴装第二电子器件，形成第二封装组件；第二衬底和/或第二电子器件上设有第一导电凸点；翻转第二封装组件并贴装于第一封装组件；第一导电凸点电连接第一导电胶膜，以使第一导电胶膜电连接第二电子器件与第二衬底，和/或，第一导电胶膜电连接第二衬底上的至少两个第二电子器件。通过设置导电胶膜能实现相邻电子器件的电连接或者实现衬底与电子器件的连接，减少布线层数量，电连接可靠，提高封装质量和效率。

Description

半导体封装方法和半导体封装结构
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种半导体封装方法和半导体封装结构。
背景技术
现有的封装结构中，若要实现多个芯片的互连，或多个封装组件的互连，通常采用打线的方式或通过硅穿孔技术实现垂直互连，或通过制作RDL(重布线层)进行连接，上述工艺复杂，且打线方式还容易导致模组高度增加，硅穿孔技术容易导致电连接不稳定，导电性能不佳等问题。
发明内容
本发明的目的包括，例如，提供了一种半导体封装方法和半导体封装结构，其能够实现相邻电子器件的互连，减少布线层数量，缩短互连线长度，减少信号传输延迟和损失，降低功耗和封装体积，提高封装质量和效率。
本发明的实施例可以这样实现：
第一方面，本发明提供一种半导体封装方法，包括：
提供第一衬底；
在所述第一衬底上贴装第一电子器件，形成第一封装组件；其中，所述第一电子器件远离所述第一衬底的一侧设有第一导电胶膜；
提供第二衬底；
在所述第二衬底上贴装第二电子器件，形成第二封装组件；其中，所述第二衬底和/或所述第二电子器件上设有第一导电凸点；
翻转所述第二封装组件并贴装于所述第一封装组件；其中，所述第一导电凸点电连接所述第一导电胶膜，以使所述第一导电胶膜电连接所述第二电子器件与所述第二衬底，和/或，所述第一导电胶膜电连接所述第二衬底上的至少两个所述第二电子器件。
在可选的实施方式中，在所述第一衬底上贴装第一电子器件，形成第一封装组件步骤包括：在贴装所述第一电子器件的步骤之前或之后，在所述第一电子器件远离所述第一衬底的一侧形成第一导电胶膜。
在可选的实施方式中，所述第一电子器件设有焊盘，在所述第一电子器件远离所述第一衬底的一侧形成第一导电胶膜的步骤包括：
在所述第一电子器件远离所述焊盘的一面贴设导电胶层，在所述导电胶层上形成导电轨迹线路。
在可选的实施方式中，所述在所述导电胶层上形成导电轨迹线路的步骤包括：
利用激光切割方式，在所述导电胶层上形成导电轨迹线路。
在可选的实施方式中，所述在所述第一电子器件远离所述焊盘的一面贴设导电胶层，在所述导电胶层上形成导电轨迹线路的步骤还包括：
多个所述第一电子器件间隔贴设在所述导电胶层上，所述导电胶层上设有切割道，利用激光切割方式形成导电轨迹线路后，沿所述切割道分切，形成具有导电轨迹线路的单个所述第一电子器件。
在可选的实施方式中，所述在所述第一电子器件远离所述第一衬底的一侧形成第一导电胶膜的步骤之前，所述半导体封装方法还包括：
研磨所述第一电子器件，使所述第一电子器件的厚度减至预设厚度。
在可选的实施方式中，所述第一电子器件包括正装芯片和第一倒装芯片，所述在所述第一衬底上贴装第一电子器件的步骤包括：
在所述第一衬底上贴装所述正装芯片；
在所述正装芯片远离所述第一衬底的一侧贴装所述第一倒装芯片，所述第一倒装芯片远离所述正装芯片的一侧设有所述第一导电胶膜。
在可选的实施方式中，所述在所述正装芯片远离所述第一衬底的一侧贴装所述第一倒装芯片的步骤包括：
将所述第一倒装芯片贴装于相邻的两个所述正装芯片上。
在可选的实施方式中，所述第一电子器件还包括第二倒装芯片，在所述第一衬底上贴装第一电子器件的步骤还包括：
在所述第一衬底上贴装所述第二倒装芯片，所述第二倒装芯片与所述正装芯片间隔设置，在所述正装芯片和所述第二倒装芯片之间形成间隙槽。
在可选的实施方式中，所述在所述第一衬底上贴装所述第二倒装芯片的步骤还包括：
在所述间隙槽中填充保护胶，所述保护胶的表面与所述第二倒装芯片远离所述第一衬底的一侧齐平。
在可选的实施方式中，所述在所述正装芯片远离所述第一衬底的一侧贴装所述第一倒装芯片的步骤还包括：
在所述第一倒装芯片上设置第一导电柱，以使所述第一导电柱在所述第一封装组件和所述第二封装组件贴装后，电连接所述第一封装组件和所述第二封装组件。
在可选的实施方式中，所述第一衬底和/或所述第一电子器件上设有第二导电凸点；所述第二电子器件远离所述第二衬底的一侧设有第二导电胶膜；
翻转所述第二封装组件并贴装于所述第一封装组件，以使所述第一导电凸点电连接所述第一导电胶膜，且所述第二导电凸点电连接所述第二导电胶膜。
在可选的实施方式中，所述半导体封装方法还包括：
在所述第一衬底和/或所述第一电子器件上贴装散热块；其中，所述散热块的两侧分别设有第三导电胶膜。
在可选的实施方式中，所述在所述第一衬底和/或所述第一电子器件上贴装散热块的步骤包括：
在所述散热块上设置第二导电柱，所述第二导电柱在所述第一封装组件和所述第二封装组件贴装后，电连接所述第一封装组件和所述第二封装组件。
在可选的实施方式中，所述提供第一衬底，在所述第一衬底上贴装第一电子器件的步骤包括：
在所述第一衬底上开设凹槽，在所述凹槽内贴设所述第一电子器件。
在可选的实施方式中，所述第一衬底包括相对设置的第一表面和第二表面，所述提供第一衬底的步骤还包括：
在所述第一衬底上形成第一焊盘、第二焊盘和第三焊盘；其中，所述第一焊盘和所述第二焊盘设于所述第一衬底的第一表面，所述第三焊盘设置在所述第一衬底的第二表面；
在所述第一衬底内设有中间线路层，用于实现所述第一焊盘和所述第三焊盘的电连接，和/或实现所述第二焊盘和所述第三焊盘的电连接。
在可选的实施方式中，翻转所述第二封装组件并贴装于所述第一封装组件的步骤之后，还包括：
塑封所述第一封装组件和所述第二封装组件形成塑封体。
在可选的实施方式中，形成所述第二封装组件的方法与形成所述第一封装组件的方法相同。
第二方面，本发明提供一种半导体封装结构，包括：第一封装组件和第二封装组件；
所述第一封装组件包括第一衬底，所述第一衬底上贴装第一电子器件，所述第一电子器件远离所述第一衬底的一侧设有第一导电胶膜；
所述第二封装组件第二衬底，在所述第二衬底上贴装第二电子器件，所述第二衬底和/或所述第二电子器件上设有第一导电凸点；
所述第二封装组件连接于所述第一封装组件，以使所述第一导电凸点电连接所述第一导电胶膜，以使所述第一导电胶膜电连接所述第二电子器件与所述第二衬底，和/或，所述第一导电胶膜电连接所述第二衬底上的至少两个所述第二电子器件。
在可选的实施方式中，所述第一电子器件包括正装芯片和第一倒装芯片，所述第一衬底上设置所述正装芯片，所述正装芯片远离所述第一衬底的一侧设置所述第一倒装芯片，所述第一倒装芯片远离所述正装芯片的一侧设有所述第一导电胶膜；所述第一倒装芯片贴设于相邻的两个所述正装芯片上。
在可选的实施方式中，所述第一电子器件还包括第二倒装芯片，所述第一衬底上设置所述第二倒装芯片，所述第二倒装芯片与所述正装芯片间隔设置，在所述正装芯片和所述第二倒装芯片之间形成间隙槽。
在可选的实施方式中，所述间隙槽内设有保护胶，所述保护胶的表面与所述第二倒装芯片远离所述第一衬底的一侧齐平。
在可选的实施方式中，所述间隙槽的宽度至少大于所述保护胶的胶体粒径的两倍。
在可选的实施方式中，所述第一衬底上开设凹槽，在所述凹槽内设置所述第一电子器件；和/或在所述第二衬底上开设凹槽，在所述凹槽内设置所述第二电子器件。
在可选的实施方式中，所述第一电子器件包括正装芯片、第一倒装芯片和第二倒装芯片，所述正装芯片和所述第二倒装芯片设于所述凹槽内，且所述正装芯片和所述第二倒装芯片的高度分别与所述凹槽的深度相等；所述第一倒装芯片设于相邻的两个所述正装芯片上，和/或设于所述正装芯片和所述第一衬底上。
在可选的实施方式中，所述第一倒装芯片设有第一导电柱，所述第一导电柱的一端与所述第一导电胶膜连接，另一端与所述第一倒装芯片的焊点电连接，以使所述第一倒装芯片与所述第二衬底上的第二电子器件电连接。
在可选的实施方式中，所述第一衬底的尺寸大于所述第二衬底的尺寸。
在可选的实施方式中，还包括散热块，所述散热块设于所述第一衬底和/或所述第一电子器件上，所述散热块的两侧分别设有第三导电胶膜，一侧的所述第三导电胶膜与所述第一衬底和/或所述第一电子器件电连接，另一侧的所述第三导电胶膜与所述第二衬底和/或所述第二电子器件电连接。
在可选的实施方式中，所述散热块内设有第二导电柱，所述第二导电柱将两侧的所述第三导电胶膜电连接。
在可选的实施方式中，所述第一衬底和/或所述第一电子器件上设有第二导电凸点；所述第二电子器件远离所述第二衬底的一侧设有第二导电胶膜；
所述第二封装组件贴装于所述第一封装组件，以使所述第一导电凸点电连接所述第一导电胶膜，且所述第二导电凸点电连接所述第二导电胶膜。
在可选的实施方式中，所述第一电子器件和所述第二电子器件呈中心对称结构。
本发明实施例的有益效果包括：
本发明实施例提供的半导体封装方法和结构，通过在电子器件上设置导电胶膜，在第一封装组件和第二封装组件贴合后，第二封装组件中的导电凸点嵌入第一封装组件中的导电胶膜中，实现导电凸点和导电胶膜的电连接，从而实现第二封装组件中相邻电子器件的电连接，也可实现第二封装组件中电子器件和第二衬底的电连接。采用导电胶膜的方式实现相邻电子器件间的电连接，可以有效减少布线层数量，缩短互连线长度，减少信号传输延迟和损失，降低功耗和封装体积，提高封装质量和效率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的第一衬底的结构示意图；
图2为本发明实施例提供的正装芯片贴装于第一衬底的结构示意图；
图3为本发明实施例提供的第二倒装芯片贴装于第一衬底的结构示意图；
图4为本发明实施例提供的第一倒装芯片贴装于第一衬底的结构示意图；
图5为本发明实施例提供的第一倒装芯片设置第一导电柱的结构示意图；
图6为本发明实施例提供的第一衬底贴装散热块的结构示意图；
图7为本发明实施例提供的第二封装组件的结构示意图；
图8为本发明实施例提供的第二封装组件贴装于第一封装组件的结构示意图；
图9为本发明实施例提供的半导体封装方法中塑封和植球的制程示意图；
图10为本发明实施例提供的半导体封装方法中分切成单颗封装体的结构示意图；
图11为本发明实施例提供的半导体封装结构的第一种结构示意图；
图12为本发明实施例提供的半导体封装结构的第二种结构示意图；
图13为本发明实施例提供的半导体封装结构的第三种结构示意图；
图14为本发明实施例提供的半导体封装结构的第四种结构示意图。
图标：100-半导体封装结构；110-第一衬底；111-第一表面；113-第二表面；114-凹槽；115-第一焊盘；116-第二焊盘；117-第三焊盘；120-正装芯片；121-正装焊盘；130-第一倒装芯片；131-第一倒装焊盘；135-第一导电柱；140-第二倒装芯片；141-第二倒装焊盘；150-第一导电胶膜；143-间隙槽；145-保护胶；160-散热块；161-第三导电胶膜；165-第二导电柱；170-塑封体；180-锡球；210-第二衬底；220-第二导电胶膜。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
随着半导体行业的快速发展，chiplet(芯粒)技术新的设计方式，将不同功能的小芯片封装在一起，形成异构集成芯片封装结构，随着芯片的输入和输出密度越来越高，集成在单个封装件内的芯片数量已经显著增加。各种2.5D和3D封装技术作为多芯片封装方案，实现连接单个封装件内的相邻芯片焊盘线路，提升其封装集成度。2.5D和3D封装技术通常采用硅转接板上利用硅通孔技术制作垂直互连结构，在互连结构表面贴装倒装芯片或者直接利用硅通孔技术垂直技术实现相邻芯片互连，硅通孔技术(TSV)通过在硅转接板上打通孔进行芯片间的垂直互连，实现多功能、高性能的芯片系统级封装。
现有COWOS(Chip-on-Wafer-on-Substrate)是台积电推出的2.5D封装技术，也称为晶圆级封装。台积电的2.5D封装技术是把芯片封装到硅转接板上，并使用硅转接板上的TSV高密度走线进行互联。其中，COWOS主要针对高端市场，互连线的数量、密度和封装尺寸都比较大。现有封装方式中，若要实现高集成度分装，需要在硅转接板上制造重布线层再贴装芯片，工艺复杂；并且硅通孔技术在穿孔时容易造成硅转接板碎裂，形成导电柱时容易出现电镀不足的问题，从而电连接不稳定，影响导电性能。并且硅转接板与衬底的材料不同，在产品回流焊接过程中，容易导致产品翘曲，转接板产生隐裂等问题。不同封装体的材料使用不同，容易导致产品翘曲，从而导致锡球180与基板之间桥接或虚焊。
为了解决现有技术的至少一个缺陷，本申请提出了一种全新的封装结构中芯片间互连的方式，可实现高密度、多功能、高性能的芯片封装，有利于减少了布线层数量，缩短互连线长度，电性连接更加可靠，减少信号传输延迟和损失，降低功耗和封装体积，提高封装质量和效率，避免硅通孔技术中带来的风险和缺陷。
第一实施例
请参考图1至图10，本实施例提供了一种半导体封装方法，可用于高密度电子器件的封装。该方法包括：
步骤S100：提供第一衬底110；
步骤S200：在第一衬底110上贴装第一电子器件，形成第一封装组件；其中，第一电子器件远离第一衬底110的一侧设有第一导电胶膜150；
步骤S300：提供第二衬底210；
步骤S400：在第二衬底210上贴装第二电子器件，形成第二封装组件；其中，第二衬底210和/或第二电子器件上设有第一导电凸点；
步骤S500：翻转第二封装组件并贴装于第一封装组件；其中，第一导电凸点电连接第一导电胶膜150，以使第一导电胶膜150电连接第二电子器件与第二衬底210，和/或，第一导电胶膜150电连接第二衬底210上的至少两个第二电子器件。第一导电胶膜150的设置，能够有效减少布线层数量，缩短互连线长度，减少信号传输延迟和损失，电性连接可靠，降低功耗和封装体积，并且简化封装工艺，提高封装质量和效率。
结合图1，步骤S100中，第一衬底110可以是玻织纤维布基板、硅或陶瓷等。为降低整体封装高度，第一衬底110上可开设凹槽114，第一电子器件贴装于凹槽114内，当然，凹槽114外也可以贴装第一电子器件。通过开设凹槽114，在降低封装高度的同时，还能提高电子器件的集成度，增加电子器件的贴装数量。可选地，可通过激光开槽或蚀刻方式形成凹槽114。
本实施例中，第一衬底110包括相对设置的第一表面111和第二表面113，在第一衬底110上设有第一焊盘115、第二焊盘116和第三焊盘117；其中，第一焊盘115和第二焊盘116设于第一衬底110的第一表面111，第三焊盘117设置在第一衬底110的第二表面113，凹槽114可开设于第一表面111。可选地，第一电子器件包括正装芯片120、第一倒装芯片130和第二倒装芯片140，第一焊盘115设置在凹槽114外，用于实现第一衬底110与正装芯片120的电连接。第二焊盘116设于凹槽114内，用于实现第一衬底110与第二倒装芯片140的电连接。第三焊盘117可以用于植球，以便于将整个半导体封装结构100电连接至电路板上或其它模组中。
在第一衬底110内设有中间线路层，用于实现第一焊盘115和第三焊盘117的电连接，或实现第二焊盘116和第三焊盘117的电连接，或实现第一焊盘115和第二焊盘116分别与第三焊盘117电连接。可选地，中间线路层可在板厂内完成制作。
结合图2至图4，步骤S200中，在第一衬底110上贴装第一电子器件，形成第一封装组件。可选地，在凹槽114内间隔贴装正装芯片120，在两个正装芯片120之间贴装第二倒装芯片140，在正装芯片120远离第一衬底110的一侧贴装第一倒装芯片130，第一倒装芯片130远离正装芯片120的一侧设有第一导电胶膜150，且第一倒装芯片130贴装于相邻的两个正装芯片120上。
可以理解，正装芯片120设有正装焊盘121，贴装正装芯片120后，正装芯片120的正装焊盘121朝上，正装芯片120可以通过胶体粘接方式固定贴装在第一衬底110上，胶体不限于导电胶或绝缘胶，胶体可经烘烤固化后实现正装芯片120的稳定贴装。
第一倒装芯片130设有第一倒装焊盘131，第二倒装芯片140设有第二倒装焊盘141，贴装第二倒装芯片140后，第二倒装焊盘141与第一衬底110上的第二焊盘116连接。且第二倒装芯片140与正装芯片120间隔设置，即在正装芯片120和第二倒装芯片140之间形成间隙槽143。可选地，在间隙槽143中填充保护胶145，保护胶145的表面与第二倒装芯片140远离第一衬底110的一侧齐平。保护胶145采用绝缘胶，用于保护第二倒装焊盘141，确保第二倒装焊盘141与第二焊盘116的电连接。
本实施例中，间隙槽143的宽度至少大于保护胶145的胶体粒径的两倍，比如，保护胶145的颗粒直径约为35微米，则间隙槽143的宽度至少为70微米。这样，在填充保护胶145时，便于保护胶145填充满间隙槽143，防止有其它杂物、异物或导电颗粒等掉进入间隙槽143。可选地，正装芯片120和第二倒装芯片140的高度相等，填充保护胶145后，保护胶145的表面分别与正装芯片120、第二倒装芯片140齐平，便于后续在正装芯片120上方继续贴装第一倒装芯片130。可选地，第一衬底110上凹槽114的深度、正装芯片120的高度和第二倒装芯片140的高度均相等，便于在正装芯片120和第二倒装芯片140的上方继续叠装芯片，以及在第一衬底110的凹槽114外继续叠装芯片，结构更加平整稳定，保护胶145还能起到散热、支撑和缓冲作用。容易理解，正装芯片120的高度与凹槽114的深度相等，使得正装焊盘121和第一焊盘115位于同一平面上，两者可通过第二倒装芯片140或导电胶膜实现电连接，避免打线连接带来的高度增加。
本实施例中，第一倒装芯片130贴装于相邻的两个正装芯片120上，第二倒装芯片140的尺寸小于第一倒装芯片130的尺寸，第一倒装芯片130也位于第二倒装芯片140的上方。同一个第一倒装芯片130上设有至少两个第一倒装焊盘131，两个第一倒装焊盘131分别焊接在不同的两个正装芯片120的正装焊盘121上，实现两个正装芯片120的互连。当然，位于凹槽114边缘的第一倒装芯片130，其两个第一倒装焊盘131分别焊接在第一焊盘115和正装焊盘121上，实现第一衬底110和正装芯片120的互连，减少了打线结构，从而减小封装尺寸。第一导电胶膜150位于第一倒装芯片130远离第一衬底110的一侧，在贴装第二封装组件后，第一导电胶膜150可实现第二衬底210和第二衬底210上的第二电子器件的电连接，以及实现第二衬底210上两个第二电子器件的电连接，减少打线结构，降低封装高度，缩减封装尺寸。
可选地，第一导电胶膜150的设置可以在贴装第一电子器件的步骤之前，先在第一电子器件上形成第一导电胶膜150，将第一电子器件和第一导电胶膜150作为一个整体进行贴装。比如，第一电子器件设有焊盘，在第一电子器件远离焊盘的一面贴设导电胶层，利用激光切割方式，在导电胶层上形成导电轨迹线路，以形成上述的第一导电胶膜150。导电轨迹线路可根据实际芯片的电连需要来设计。
容易理解，可先将第一电子器件进行研磨，研磨至预设厚度，如400um至500um；再将多个第一电子器件间隔贴设在导电胶层上，导电胶层上设有切割道，利用激光切割方式形成导电轨迹线路后，沿切割道分切，形成具有导电轨迹线路的单个第一电子器件。先在导电胶层上贴设多个第一电子器件，再用激光进行切割形成导电轨迹线路，可实现批量生产，这种方式可提高第一导电胶膜150的制备效率，并且研磨有利于降低整体封装高度，同时也能提高第一导电胶膜150与第一电子器件的结合力。
第一导电胶膜150可以采用聚酯(PET)、高分子环氧树脂、胶黏剂和导电粒子等混合形成，起到导电和粘接效果，以及具有热塑性。在加热后第一导电胶膜150起到软化作用，有利于保护嵌入至第一导电胶膜150内的第一导电凸点。其中，导电颗粒可以是纳米银或纳米铜等。
当然，在其它实施方式中，也可在第一电子器件贴装至第一衬底110后，再在第一电子器件远离第一衬底110的一侧形成第一导电胶膜150，这里不作具体限定。
结合图5，可选地，贴装第一倒装芯片130后，还包括在第一倒装芯片130上形成第一导电柱135，比如，现在第一倒装芯片130上开设第一导电孔，再在第一导电孔内填充金属介质，形成第一导电柱135。本实施例中，第一导电柱135可以将第一倒装芯片130上的第一倒装焊盘131和另一面的第一导电胶膜150电连接。这样，在第二封装组件贴装至第一封装组件后，由于第一倒装芯片130通过第一倒装焊盘131与第一衬底110上的正装芯片120电连接，同时第一倒装芯片130通过第一导电胶膜150与第二衬底210上的正装芯片120电连接，第一倒装焊盘131与第一导电胶膜150通过第一导电柱135电连接，实现了第一封装组件和第二封装组件的电连接。第一封装组件和第二封装组件的电连接可以包括但不限于是第一衬底110与第二衬底210的电连接以及第一电子器件与第二电子器件的电连接。
本实施例中，第一衬底110和/或第一电子器件上设有第二导电凸点；第二电子器件远离第二衬底210的一侧设有第二导电胶膜220。可以理解，第二导电凸点包括但不限于是第一衬底110上的第一焊盘115和正装芯片120上的正装焊盘121。在贴装第一倒装芯片130时，第一倒装芯片130并没有完全覆盖正装芯片120的正装焊盘121，而是使部分正装焊盘121和第一焊盘115露出。可以理解，第一封装组件中，分别设有第一导电胶膜150和第二导电凸点，第二封装组件中，分别设有第二导电胶膜220和第一导电凸点，在第二封装组件翻转贴装至第一封装组件后，第二封装组件上的第一导电凸点嵌入第一封装组件中的第一导电胶膜150中，第一封装组件上的第二导电凸点嵌入第二封装组件中的第二导电胶膜220中。其中，第一导电胶膜150实现第二封装组件中的相邻两个正装芯片120的电连接，以及第一导电胶膜150实现第二封装组件中正装芯片120与第二衬底210的电连接。类似地，第二导电胶膜220实现第一封装组件中的相邻两个正装芯片120的电连接，以及第二导电胶膜220实现第一封装组件中正装芯片120与第一衬底110的电连接。
结合图6，可选地，步骤S200中还包括：在第一衬底110和/或第一电子器件上贴装散热块160；其中，散热块160的两侧分别设有第三导电胶膜161。比如，在贴装第一倒装芯片130时，还可以贴装散热块160，散热块160的两个相对的表面分别设有第三导电胶膜161，一面的第三导电胶膜161电连接第一衬底110上相邻两个正装芯片120，或者电连接第一衬底110和第一衬底110上的正装芯片120；另一面的第三导电胶膜161电连接第二衬底210上相邻两个正装芯片120，或者电连接第二衬底210和第二衬底210上的正装芯片120。进一步地，还可以在散热块160上形成第二导电柱165，第二导电柱165在第一封装组件和第二封装组件贴装后，电连接第一封装组件和第二封装组件。第二导电柱165的形成方式和电连原理可以参见上文中第一导电柱135的形成方式和电连原理，这里不再赘述。
需要说明的是，散热块160可采用陶瓷或者高散热材料。散热块160可以贴装在第一衬底110上，可以贴装在第一衬底110和正装芯片120上，也可以贴装在第一倒装芯片130上，这里不作具体限定。此外，第一衬底110和正装芯片120上可以仅贴装第一倒装芯片130，或者仅贴装散热块160，或者分别贴装第一倒装芯片130和散热块160，根据实际需要贴设，这里不作具体限定。
结合图7，步骤S300中，提供第二衬底210，其中第二衬底210的结构与第一衬底110的结构相同，可选地，材质和制备方法均相同，便于在同一生产线上统一制备。
步骤S400中，贴装第二电子器件的方法与贴装第一电子器件的方法相同，其中，第一导电凸点可以是第二衬底210上的第一焊盘115和第二衬底210上正装芯片120露出的正装焊盘121。可选地，第二电子器件上设有第二导电胶膜220，第二导电胶膜220可电连接第一封装组件中的至少两个第一电子器件，也可电连接第一衬底110和第一衬底110上的正装芯片120。
应当理解，形成第二封装组件的方法与形成第一封装组件的方法相同，即步骤S300和步骤S100相同，步骤S400和步骤S200相同。即第一封装组件和第二封装组件的结构相同，可以在形成第一封装组件后，重复步骤S300和步骤S400得到第二封装组件，之后将第二封装组件翻转后贴装于第一封装组件上；也可以在步骤S100和步骤S200中批量制备，一次性获得多个第一封装组件，再任选两个第一封装组件，将其中一个第一封装组件翻转后贴装在另一个第一封装组件上，这里不作具体限定。
容易理解，第二封装组件包括第二衬底210和第二电子器件，第二电子器件包括正装芯片120、第一倒装芯片130和第二倒装芯片140，第二封装组件还选择性地包括散热块160。
结合图8至图10，步骤S500中，需要将第二封装组件翻转180度并旋转180度后再贴装，即第二封装组件需要上下翻转、并左右翻转后再贴装于第一封装组件，以使第一导电凸点电连接第一导电胶膜150，且第二导电凸点电连接第二导电胶膜220。容易理解，第二封装组件贴装后，第二封装组件上的第一倒装芯片130贴装于第一封装组件的正装芯片120上，第二封装组件上的正装芯片120贴装于第一封装组件的第一倒装芯片130上，这样结构更加紧凑，降低封装尺寸，空间利用率更高，有利于电子器件间的互连，提高集成度。
可选地，贴装时分别对第一封装组件和第二封装组件进行加热，使第一导电胶膜150和第二导电胶膜220受热软化，有利于第一导电凸点嵌入第一导电胶膜150中，第二导电凸点嵌入第二导电胶膜220中，电连接更加稳定可靠。第一封装组件可以通过贴装平台进行加热，第二封装组件可以通过贴装头进行加热。受热软化后的导电胶膜覆盖在芯片或衬底的焊盘上，实现与焊盘的电连接，同时能保护焊盘以及焊盘上的凸块。这种通过导电胶膜与焊盘进行电连的方式，避免硅穿孔技术的复杂工艺以及硅穿孔技术带来的一系列缺陷，可减少衬底上的布线数量，缩短互连线长度，减少传输路径，减少信号传输延迟和损失，降低功耗和封装体积，实现多功能、高性能的芯片系统级封装。
步骤S500之后，塑封第一封装组件和第二封装组件形成塑封体170，通过填充塑封料保护芯片连接结构，塑封体170包覆第一封装组件和第二封装组件，起到保护作用。需要说明的是，塑封后，第一衬底110和第二衬底210上的第三焊盘117分别露出于塑封体170外。塑封之后在第一衬底110或第二衬底210上进行植球，最后进行分切形成单颗封装体。容易理解，第一衬底110和第二衬底210上分别设有第三焊盘117，其中一个衬底的第三焊盘117用于植球后，另一个衬底上的第三焊盘117还可以继堆叠电子器件或元器件，或用作测试焊盘，以提高封装集成度，便于测试连接等。
需要说明的是，第一导电柱135和第二导电柱165可以选择设置，若不设置第一导电柱135或第二导电柱165，即第一衬底110和第二衬底210不电连，第一衬底110上设置锡球180，通过锡球180焊接在电路板上，可以起到提升电路板性能的作用；在第二衬底210上远离第二电子器件的一侧继续贴装电子器件或元器件，可以提升电子器件的性能。将相同结构性能的第一封装组件和第二封装组件封装在同一结构里，可起到减小封装体积，以及实现两面功能分区的目的。若设置第一导电柱135或第二导电柱165，当然也可以同时设置第一导电柱135和第二导电柱165，能实现第一衬底110和第二衬底210的电连接，这样可提升电子器件的集成度，有利于高性能、多功能芯片封装。
本发明实施例提供的半导体封装方法，两个封装组件上分别形成导电胶膜和导电凸点，翻转一个封装组件贴装至另一个封装组件上，以使一个封装组件上的导电胶膜与另一个封装组件上的导电凸点电连接，从而实现芯片与芯片的互连，或实现芯片与衬底的互连。减少了衬底上的布线层数量，缩短互连线长度，减少传输路径，电性连接更加可靠，减少信号传输延迟和损失，降低功耗和封装体积，实现多功能、高性能的芯片系统级封装，提高封装质量和效率。此外，贴装后导电凸点可嵌入导电胶膜中，导电胶膜对导电凸点起到保护作用，解决现有技术中凸点焊接产生应力造成凸点的断裂，电连接性能更稳定。
第二实施例
结合图11，本发明实施例提供一种半导体封装结构100，包括第一封装组件和第二封装组件；第一封装组件包括第一衬底110，第一衬底110上贴装第一电子器件，第一电子器件远离第一衬底110的一侧设有第一导电胶膜150；
第二封装组件包括第二衬底210，在第二衬底210上贴装第二电子器件，第二衬底210和/或第二电子器件上设有第一导电凸点；
第二封装组件连接于第一封装组件，以使第一导电凸点电连接第一导电胶膜150，以使第一导电胶膜150电连接第二电子器件与第二衬底210，和/或，第一导电胶膜150电连接第二衬底210上的至少两个第二电子器件。可以理解，一部分第一导电胶膜150电连接两个或多个电子器件，另一部分第一导电胶膜150电连接电子器件和第一衬底110。
可选地，第一电子器件包括正装芯片120和第一倒装芯片130，第一衬底110上设置正装芯片120，正装芯片120远离第一衬底110的一侧设置第一倒装芯片130，第一倒装芯片130远离正装芯片120的一侧设有第一导电胶膜150；第一倒装芯片130贴设于相邻的两个正装芯片120上。
第一电子器件还包括第二倒装芯片140，第一衬底110上设置第二倒装芯片140，第二倒装芯片140与正装芯片120间隔设置，在正装芯片120和第二倒装芯片140之间形成间隙槽143。间隙槽143内设有保护胶145，保护胶145的表面与第二倒装芯片140远离第一衬底110的一侧齐平。间隙槽143的宽度至少大于保护胶145的胶体粒径的两倍，以便于保护胶145能顺利填满间隙槽143，对第二倒装芯片140底部的焊盘进行更好的保护，防止第二封装组件中的第二导电胶膜220掉入间隙槽143内。
第一衬底110上开设凹槽114，在凹槽114内设置第一电子器件；和/或在第二衬底210上开设凹槽114，在凹槽114内设置第二电子器件。本实施例中，为便于封装工艺以及降低封装高度，第一衬底110和第二衬底210上分别开设有凹槽114。
第一电子器件包括正装芯片120、第一倒装芯片130和第二倒装芯片140，正装芯片120和第二倒装芯片140设于凹槽114内，且正装芯片120和第二倒装芯片140的高度分别与凹槽114的深度相等；第一倒装芯片130设于相邻的两个正装芯片120上，和/或设于正装芯片120和第一衬底110上。本实施例中，第一倒装芯片130的数量为多个，部分第一倒装芯片130设于两个相邻的正装芯片120上，部分第一倒装芯片130设于正装芯片120和第一衬底110上。
结合图12，可选地，第一倒装芯片130设有第一导电柱135，第一导电柱135的一端与第一导电胶膜150连接，另一端与第一倒装芯片130的焊点电连接，以使第一倒装芯片130与第二衬底210上的第二电子器件电连接。可以理解，第一导电柱135的设置，可以实现第一衬底110和第二衬底210的互连，或者实现第一电子器件和第二电子器件的互连。
结合图13，进一步地，本实施例中，第一衬底110的尺寸大于第二衬底210的尺寸。在进行塑封保护时，塑封体170可以保护到第二衬底210的侧壁，保护性能更好。并且，第二衬底210更小，可以增加塑封料进入第一衬底110和第二衬底210之间的中间层空间，提升塑封料的流动性，塑封料可以从第二衬底210的侧壁进入中间层空间，以更好地保护第一衬底110和第二衬底210之间的芯片及连接结构，也可以起到保护第二衬底210的侧壁的作用。
可以理解，虽然第一衬底110的尺寸和第二衬底210的尺寸不同，但是第一衬底110上凹槽114和尺寸和第二衬底210上凹槽114的尺寸可以相同，这样设置，便于实现凹槽114内电子器件的贴装结构一致，有利于实现电子器件贴装的对称性，平衡贴装过程中产生的应力，缓解结构翘曲，并且结构更加紧凑，空间利用率高，封装体积更小，有利于实现高密度、高集成度的芯片封装。
结合图14，可选地，半导体封装结构100还包括散热块160，散热块160设于第一衬底110和/或第一电子器件上，散热块160的两侧分别设有第三导电胶膜161，一侧的第三导电胶膜161与第一衬底110和/或第一电子器件电连接，另一侧的第三导电胶膜161与第二衬底210和/或第二电子器件电连接。本实施例中，散热块160设于相邻的两个正装芯片120上，或者，散热块160设于正装芯片120和第一衬底110上。或者，散热块160的数量为多个，一部分设置在两个正装芯片120上，一部分设于正装芯片120和第一衬底110上。进一步地，散热块160内设有第二导电柱165，第二导电柱165贯穿散热块160，将两侧的第三导电胶膜161电连接，从而实现第一电子器件和第二电子器件的电连接，以及实现第一衬底110和第二衬底210的电连接。
需要说明的是，在某些实施例中，散热块160可以部分或全部替换第一倒装芯片130，散热块160具有散热、支撑、缓冲、电连以及平衡应力等作用。
可选地，第一衬底110和/或第一电子器件上设有第二导电凸点；第二电子器件远离第二衬底210的一侧设有第二导电胶膜220；第二封装组件贴装于第一封装组件，以使第一导电凸点电连接第一导电胶膜150，且第二导电凸点电连接第二导电胶膜220。第二导电凸点包括但不限于第一焊盘115和正装焊盘121。贴装第一倒装芯片130后，部分第一焊盘115与第一倒装芯片130电连接，部分第一焊盘115露出；部分正装焊盘121与第一倒装芯片130电连接，部分正装焊盘121露出。露出的第一焊盘115和正装焊盘121分别与第二封装组件上的第二导电胶膜220电连接。
容易理解，第一焊盘115和正装焊盘121上还具有用作电连的凸块，本实施例中的第一导电胶膜150、第二导电胶膜220等可以对焊盘以及焊盘上的凸块起到保护作用。
本实施例中，在贴装前，第一电子器件和第二电子器件的贴装布局完全相同，贴装后的结构中，第一电子器件和第二电子器件呈中心对称结构，可以平衡贴装应力，缓解结构翘曲，封装结构更加稳定。
本实施例中未提及的部分内容，与第一实施例中描述的内容相似，这里不再赘述。
综上所述，本发明实施例提供的半导体封装方法和半导体封装结构100，具有以下几个方面的有益效果：
本发明实施例提供的半导体封装方法和结构，通过在电子器件上设置导电胶膜，在第一封装组件和第二封装组件贴合后，第二封装组件中的导电凸点嵌入第一封装组件中的导电胶膜中，实现导电凸点和导电胶膜的电连接，从而实现第二封装组件中相邻电子器件的电连接，也可实现第二封装组件中电子器件和第二衬底210的电连接。采用导电胶膜的方式实现相邻电子器件间的电连接，电性连接可靠，可以有效减少布线层数量，缩短互连线长度，减少信号传输延迟和损失，降低功耗和封装体积，提高封装质量和效率。此外，该半导体封装结构100中，导电凸点可嵌入导电胶膜中，导电胶膜对导电凸点起到保护作用，解决现有技术中凸点焊接产生应力造成凸点的断裂，电连接性能更稳定。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (31)

1.一种半导体封装方法，其特征在于，包括：
提供第一衬底；
在所述第一衬底上贴装第一电子器件，形成第一封装组件；其中，所述第一电子器件远离所述第一衬底的一侧设有第一导电胶膜；
提供第二衬底；
在所述第二衬底上贴装第二电子器件，形成第二封装组件；其中，所述第二衬底和/或所述第二电子器件上设有第一导电凸点；
翻转所述第二封装组件并贴装于所述第一封装组件；其中，所述第一导电凸点电连接所述第一导电胶膜，以使所述第一导电胶膜电连接所述第二电子器件与所述第二衬底，和/或，所述第一导电胶膜电连接所述第二衬底上的至少两个所述第二电子器件。
2.根据权利要求1所述的半导体封装方法，其特征在于，在所述第一衬底上贴装第一电子器件，形成第一封装组件步骤包括：在贴装所述第一电子器件的步骤之前或之后，在所述第一电子器件远离所述第一衬底的一侧形成第一导电胶膜。
3.根据权利要求2所述的半导体封装方法，其特征在于，所述第一电子器件设有焊盘，在所述第一电子器件远离所述第一衬底的一侧形成第一导电胶膜的步骤包括：
在所述第一电子器件远离所述焊盘的一面贴设导电胶层，在所述导电胶层上形成导电轨迹线路。
4.根据权利要求3所述的半导体封装方法，其特征在于，所述在所述导电胶层上形成导电轨迹线路的步骤包括：
利用激光切割方式，在所述导电胶层上形成导电轨迹线路。
5.根据权利要求3所述的半导体封装方法，其特征在于，所述在所述第一电子器件远离所述焊盘的一面贴设导电胶层，在所述导电胶层上形成导电轨迹线路的步骤还包括：
多个所述第一电子器件间隔贴设在所述导电胶层上，所述导电胶层上设有切割道，利用激光切割方式形成导电轨迹线路后，沿所述切割道分切，形成具有导电轨迹线路的单个所述第一电子器件。
6.根据权利要求2所述的半导体封装方法，其特征在于，所述在所述第一电子器件远离所述第一衬底的一侧形成第一导电胶膜的步骤之前，所述半导体封装方法还包括：
研磨所述第一电子器件，使所述第一电子器件的厚度减至预设厚度。
7.根据权利要求1所述的半导体封装方法，其特征在于，所述第一电子器件包括正装芯片和第一倒装芯片，所述在所述第一衬底上贴装第一电子器件的步骤包括：
在所述第一衬底上贴装所述正装芯片；
在所述正装芯片远离所述第一衬底的一侧贴装所述第一倒装芯片，所述第一倒装芯片远离所述正装芯片的一侧设有所述第一导电胶膜。
8.根据权利要求7所述的半导体封装方法，其特征在于，所述在所述正装芯片远离所述第一衬底的一侧贴装所述第一倒装芯片的步骤包括：
将所述第一倒装芯片贴装于相邻的两个所述正装芯片上。
9.根据权利要求7所述的半导体封装方法，其特征在于，所述第一电子器件还包括第二倒装芯片，在所述第一衬底上贴装第一电子器件的步骤还包括：
在所述第一衬底上贴装所述第二倒装芯片，所述第二倒装芯片与所述正装芯片间隔设置，在所述正装芯片和所述第二倒装芯片之间形成间隙槽。
10.根据权利要求9所述的半导体封装方法，其特征在于，所述在所述第一衬底上贴装所述第二倒装芯片的步骤还包括：
在所述间隙槽中填充保护胶，所述保护胶的表面与所述第二倒装芯片远离所述第一衬底的一侧齐平。
11.根据权利要求7所述的半导体封装方法，其特征在于，所述在所述正装芯片远离所述第一衬底的一侧贴装所述第一倒装芯片的步骤还包括：
在所述第一倒装芯片上设置第一导电柱，以使所述第一导电柱在所述第一封装组件和所述第二封装组件贴装后，电连接所述第一封装组件和所述第二封装组件。
12.根据权利要求1所述的半导体封装方法，其特征在于，所述第一衬底和/或所述第一电子器件上设有第二导电凸点；所述第二电子器件远离所述第二衬底的一侧设有第二导电胶膜；
翻转所述第二封装组件并贴装于所述第一封装组件，以使所述第一导电凸点电连接所述第一导电胶膜，且所述第二导电凸点电连接所述第二导电胶膜。
13.根据权利要求1所述的半导体封装方法，其特征在于，所述半导体封装方法还包括：
在所述第一衬底和/或所述第一电子器件上贴装散热块；其中，所述散热块的两侧分别设有第三导电胶膜。
14.根据权利要求13所述的半导体封装方法，其特征在于，所述在所述第一衬底和/或所述第一电子器件上贴装散热块的步骤包括：
在所述散热块上设置第二导电柱，所述第二导电柱在所述第一封装组件和所述第二封装组件贴装后，电连接所述第一封装组件和所述第二封装组件。
15.根据权利要求1所述的半导体封装方法，其特征在于，所述提供第一衬底，在所述第一衬底上贴装第一电子器件的步骤包括：
在所述第一衬底上开设凹槽，在所述凹槽内贴设所述第一电子器件。
16.根据权利要求1所述的半导体封装方法，其特征在于，所述第一衬底包括相对设置的第一表面和第二表面，所述提供第一衬底的步骤还包括：
在所述第一衬底上形成第一焊盘、第二焊盘和第三焊盘；其中，所述第一焊盘和所述第二焊盘设于所述第一衬底的第一表面，所述第三焊盘设置在所述第一衬底的第二表面；
在所述第一衬底内设有中间线路层，用于实现所述第一焊盘和所述第三焊盘的电连接，和/或实现所述第二焊盘和所述第三焊盘的电连接。
17.根据权利要求1所述的半导体封装方法，其特征在于，翻转所述第二封装组件并贴装于所述第一封装组件的步骤之后，还包括：
塑封所述第一封装组件和所述第二封装组件形成塑封体。
18.根据权利要求1至17中任一项所述的半导体封装方法，其特征在于，形成所述第二封装组件的方法与形成所述第一封装组件的方法相同。
19.一种半导体封装结构，其特征在于，包括：第一封装组件和第二封装组件；
所述第一封装组件包括第一衬底，所述第一衬底上贴装第一电子器件，所述第一电子器件远离所述第一衬底的一侧设有第一导电胶膜；
所述第二封装组件第二衬底，在所述第二衬底上贴装第二电子器件，所述第二衬底和/或所述第二电子器件上设有第一导电凸点；
所述第二封装组件连接于所述第一封装组件，以使所述第一导电凸点电连接所述第一导电胶膜，以使所述第一导电胶膜电连接所述第二电子器件与所述第二衬底，和/或，所述第一导电胶膜电连接所述第二衬底上的至少两个所述第二电子器件。
20.根据权利要求19所述的半导体封装结构，其特征在于，所述第一电子器件包括正装芯片和第一倒装芯片，所述第一衬底上设置所述正装芯片，所述正装芯片远离所述第一衬底的一侧设置所述第一倒装芯片，所述第一倒装芯片远离所述正装芯片的一侧设有所述第一导电胶膜；所述第一倒装芯片贴设于相邻的两个所述正装芯片上。
21.根据权利要求20所述的半导体封装结构，其特征在于，所述第一电子器件还包括第二倒装芯片，所述第一衬底上设置所述第二倒装芯片，所述第二倒装芯片与所述正装芯片间隔设置，在所述正装芯片和所述第二倒装芯片之间形成间隙槽。
22.根据权利要求21所述的半导体封装结构，其特征在于，所述间隙槽内设有保护胶，所述保护胶的表面与所述第二倒装芯片远离所述第一衬底的一侧齐平。
23.根据权利要求22所述的半导体封装结构，其特征在于，所述间隙槽的宽度至少大于所述保护胶的胶体粒径的两倍。
24.根据权利要求19所述的半导体封装结构，其特征在于，所述第一衬底上开设凹槽，在所述凹槽内设置所述第一电子器件；和/或在所述第二衬底上开设凹槽，在所述凹槽内设置所述第二电子器件。
25.根据权利要求24所述的半导体封装结构，其特征在于，所述第一电子器件包括正装芯片、第一倒装芯片和第二倒装芯片，所述正装芯片和所述第二倒装芯片设于所述凹槽内，且所述正装芯片和所述第二倒装芯片的高度分别与所述凹槽的深度相等；所述第一倒装芯片设于相邻的两个所述正装芯片上，和/或设于所述正装芯片和所述第一衬底上。
26.根据权利要求20所述的半导体封装结构，其特征在于，所述第一倒装芯片设有第一导电柱，所述第一导电柱的一端与所述第一导电胶膜连接，另一端与所述第一倒装芯片的焊点电连接，以使所述第一倒装芯片与所述第二衬底上的第二电子器件电连接。
27.根据权利要求19所述的半导体封装结构，其特征在于，所述第一衬底的尺寸大于所述第二衬底的尺寸。
28.根据权利要求19所述的半导体封装结构，其特征在于，还包括散热块，所述散热块设于所述第一衬底和/或所述第一电子器件上，所述散热块的两侧分别设有第三导电胶膜，一侧的所述第三导电胶膜与所述第一衬底和/或所述第一电子器件电连接，另一侧的所述第三导电胶膜与所述第二衬底和/或所述第二电子器件电连接。
29.根据权利要求28所述的半导体封装结构，其特征在于，所述散热块内设有第二导电柱，所述第二导电柱将两侧的所述第三导电胶膜电连接。
30.根据权利要求19所述的半导体封装结构，其特征在于，所述第一衬底和/或所述第一电子器件上设有第二导电凸点；所述第二电子器件远离所述第二衬底的一侧设有第二导电胶膜；
所述第二封装组件贴装于所述第一封装组件，以使所述第一导电凸点电连接所述第一导电胶膜，且所述第二导电凸点电连接所述第二导电胶膜。
31.根据权利要求19至30中任一项所述的半导体封装结构，其特征在于，所述第一电子器件和所述第二电子器件呈中心对称结构。
CN202210779030.1A 2022-06-30 2022-06-30 半导体封装方法和半导体封装结构 Pending CN115117001A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210779030.1A CN115117001A (zh) 2022-06-30 2022-06-30 半导体封装方法和半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210779030.1A CN115117001A (zh) 2022-06-30 2022-06-30 半导体封装方法和半导体封装结构

Publications (1)

Publication Number Publication Date
CN115117001A true CN115117001A (zh) 2022-09-27

Family

ID=83329975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210779030.1A Pending CN115117001A (zh) 2022-06-30 2022-06-30 半导体封装方法和半导体封装结构

Country Status (1)

Country Link
CN (1) CN115117001A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116299850A (zh) * 2023-05-15 2023-06-23 甬矽电子(宁波)股份有限公司 硅光子封装结构和硅光子封装结构的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116299850A (zh) * 2023-05-15 2023-06-23 甬矽电子(宁波)股份有限公司 硅光子封装结构和硅光子封装结构的制备方法
CN116299850B (zh) * 2023-05-15 2023-09-05 甬矽电子(宁波)股份有限公司 硅光子封装结构和硅光子封装结构的制备方法

Similar Documents

Publication Publication Date Title
JP5763121B2 (ja) シリコン貫通ビアのブリッジする相互接続
US7247518B2 (en) Semiconductor device and method for manufacturing same
US8956916B2 (en) Multi-chip module with stacked face-down connected dies
US8823172B2 (en) Semiconductor package and method for fabricating the same
CN100407422C (zh) 半导体装置及其制造方法
CN116169110A (zh) 一种芯片及封装方法
US20020074637A1 (en) Stacked flip chip assemblies
US20140131854A1 (en) Multi-chip module connection by way of bridging blocks
CN104051354A (zh) 半导体封装件及其制法
KR20140130395A (ko) 반도체 디바이스 제조 방법
CN111128914A (zh) 一种低翘曲的多芯片封装结构及其制造方法
CN111933590B (zh) 封装结构和封装结构制作方法
JP2021153173A (ja) オープンキャビティブリッジ電力供給のアーキテクチャおよびプロセス
CN115117001A (zh) 半导体封装方法和半导体封装结构
JP2015523740A (ja) 再構成されたウェハレベル超小型電子パッケージ
CN116053245A (zh) 三维芯片封装结构、芯片封装方法、芯片及电子设备
CN115527975A (zh) 一种芯片封装结构及芯片封装方法
CN115312496A (zh) 基于后通孔技术的三维半导体集成封装结构及工艺
CN114725033A (zh) 具有tsv内联机的芯片堆栈封装结构及其制造方法
CN115132595A (zh) 集成封装方法和集成封装结构
CN115602642B (zh) 芯片封装结构和芯片封装结构的制备方法
CN218647928U (zh) 半导体封装结构
CN111816628B (zh) 半导体封装结构和封装方法
CN109872987B (zh) 带有散热结构的系统封装板卡结构及其制作方法
KR20240049104A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination