CN115458496A - 半导体封装结构和半导体封装结构的制备方法 - Google Patents

半导体封装结构和半导体封装结构的制备方法 Download PDF

Info

Publication number
CN115458496A
CN115458496A CN202211280544.9A CN202211280544A CN115458496A CN 115458496 A CN115458496 A CN 115458496A CN 202211280544 A CN202211280544 A CN 202211280544A CN 115458496 A CN115458496 A CN 115458496A
Authority
CN
China
Prior art keywords
substrate
chip
interposer
pad
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211280544.9A
Other languages
English (en)
Inventor
何正鸿
张超
孔德荣
陈泽
王恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yongsi Semiconductor Ningbo Co ltd
Original Assignee
Yongsi Semiconductor Ningbo Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yongsi Semiconductor Ningbo Co ltd filed Critical Yongsi Semiconductor Ningbo Co ltd
Priority to CN202211280544.9A priority Critical patent/CN115458496A/zh
Publication of CN115458496A publication Critical patent/CN115458496A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了一种半导体封装结构和半导体封装结构的制备方法，涉及半导体封装技术领域，该半导体封装结构包括线路板、基板、转接板和多个第一芯片，基板设置在线路板上，转接板设置在基板上，多个第一芯片倒装设置在转接板上，其中，转接板远离基板的一侧表面设置有多个第一芯片焊盘，每个第一芯片的底侧设置有芯片凸点，转接板靠近基板的一侧表面设置有多个转接焊盘，每个转接焊盘上设置有转接焊球，转接焊球的尺寸大于芯片凸点的尺寸，且转接焊盘的集成密度小于第一芯片焊盘的集成密度。相较于现有技术，本发明实施例提供的半导体封装结构，能够降低衬底/基板上的I/O端数量，降低结构要求和制造难度，同时保证焊接质量。

Description

半导体封装结构和半导体封装结构的制备方法
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种半导体封装结构和半导体封装结构的制备方法。
背景技术
随着半导体行业的快速发展，chiplet技术新的设计方式，将不同功能的小芯片封装在一起，形成异构集成芯片封装结构，随着芯片的输入/输出密度越来越高，并且集成在单个封装件内的数量已经显著增加，对封装技术有了新的要求。
现有技术中，通常是将多个芯片采用倒装方式直接贴装在衬底/基板上，其倒装芯片采用微凸点设计，其凸点直径较小(例如直径小于50um)以及凸点的间隙较小(例如小于50um)，从而提升倒装芯片凸点输出I/O端数量。然而衬底上的I/O端数量也随之增加，其导致其衬底锡球也随之增加满足其产品性能需求，需要在衬底上制备密集的I/O端，对衬底的结构要求更高，制造难度高，并且衬底上的锡球数量越多，其锡球间距就随之减小，焊接时更容易桥接。同时由于锡球间距较小、较密集，封装结构内各部件导致受热变形程度不一，容易产生芯片表面线路层裂痕以及芯片焊球结构底部金属层裂痕，直接影响产品质量。
发明内容
本发明的目的包括，例如，提供了一种半导体封装结构、半导体封装结构的制备方法，其能够降低衬底/基板上的I/O端数量，降低结构要求和制造难度，同时保证焊接质量。
本发明的实施例可以这样实现：
第一方面，本发明提供一种半导体封装结构，包括：
线路板；
设置在所述线路板上的基板；
设置在所述基板上的转接板；
以及，倒装设置在所述转接板上的多个第一芯片；
其中，所述转接板远离所述基板的一侧表面设置有多个第一芯片焊盘，每个所述第一芯片的底侧设置有用于焊接在所述第一芯片焊盘上的芯片凸点，所述转接板靠近所述基板的一侧表面设置有多个转接焊盘，每个所述转接焊盘上设置有用于与所述基板接合的转接焊球，所述转接焊球的尺寸大于所述芯片凸点的尺寸，且所述转接焊盘的集成密度小于所述第一芯片焊盘的集成密度。
在可选的实施方式中，所述基板靠近所述转接板的一侧表面设置有多个第一基板焊盘，多个所述第一基板焊盘与多个所述转接焊盘一一对应，并与多个所述转接焊球一一对应连接，所述基板远离所述转接板的一侧表面设置有多个第二基板焊盘，所述线路板上设置有多个线路焊盘，多个所述线路焊盘与多个所述第二基板焊盘一一对应设置，每个所述第二基板焊盘上设置有基板焊球，所述基板焊球与所述线路焊盘连接，所述基板焊球的尺寸大于所述转接焊球的尺寸，且所述第二基板焊盘的集成密度小于所述第一基板焊盘的集成密度。
在可选的实施方式中，所述转接板远离所述基板的一侧表面具有贴装区域，所述贴装区域的宽度小于所述线路板的宽度，且所述贴装区域的边缘与所述线路板的边缘之间存在间隔距离W1，所述线路板的宽度小于所述基板的宽度，且所述线路板设置在所述基板的中部区域，以使所述线路板的边缘与所述基板的边缘存在间隔距离W2，所述基板的宽度小于所述转接板的宽度。
在可选的实施方式中，述贴装区域的边缘与所述线路板的边缘之间的间隔距离W1为所述线路板的边缘与所述基板的边缘存在间隔距离W2的一半。
在可选的实施方式中，所述线路板与所述基板之间设置有第一填充胶层，所述第一填充胶层包覆在多个所述基板焊球外；所述基板与所述转接板之间设置有第二填充胶层，所述第二填充胶层包覆在多个所述转接焊球外；所述线路板与所述第一芯片之间设置有第三填充胶层，所述第三填充胶层包覆在多个所述芯片凸点外。
在可选的实施方式中，所述第一填充胶层向外延伸至所述第一芯片的侧壁，所述第二填充胶层向外延伸至所述转接板的侧壁，所述第三填充胶层向外延伸至所述基板的侧壁。
在可选的实施方式中，所述转接板的厚度小于所述基板的厚度，所述第一芯片的厚度小于所述转接板的厚度。
在可选的实施方式中，所述芯片凸点的直径D1为所述转接焊球的直径D2的一半，所述转接焊球的直径D2为所述基板焊球的直径D3的一半。
在可选的实施方式中，所述转接板上开槽形成有转接凹槽，所述转接凹槽中设置有第二芯片，所述第二芯片与所述第一芯片连接。
在可选的实施方式中，所述第二芯片背离所述基板的一侧设置有第二芯片焊盘，所述第二芯片焊盘与部分所述芯片凸点连接，且所述第二芯片凸设于所述转接板。
在可选的实施方式中，所述基板上开槽形成有基板凹槽，所述基板凹槽中设置有第三芯片，所述第三芯片与所述转接板连接。
在可选的实施方式中，所述第三芯片靠近所述转接板的一侧设置有第三芯片焊盘，所述第三芯片焊盘与部分所述转接焊球连接，且所述第三芯片凸设于所述基板。
第二方面，本发明提供一种半导体封装结构的制备方法，用于制备如前述实施方式所述的半导体封装结构，所述制备方法包括：
提供一转接板；
在所述转接板上贴装多个第一芯片；
将所述转接板贴装在基板上；
将所述基板贴装在线路板上；
其中，所述转接板远离所述基板的一侧表面设置有多个第一芯片焊盘，每个所述第一芯片的底侧设置有用于焊接在所述第一芯片焊盘上的芯片凸点，所述转接板靠近所述基板的一侧表面设置有多个转接焊盘，每个所述转接焊盘上设置有用于与所述基板接合的转接焊球，所述转接焊球的尺寸大于所述芯片凸点的尺寸，且所述转接焊盘的集成密度小于所述第一芯片焊盘的集成密度。
在可选的实施方式中，在所述转接板上贴装多个第一芯片的步骤之前，所述制备方法还包括：
在所述转接板上开槽形成转接凹槽；
在所述转接凹槽中贴装第二芯片。
第三方面，本发明提供根据前述实施方式所述的半导体封装结构的制备方法，将所述转接板贴装在基板上的步骤之前，所述制备方法还包括：
在所述基板上开槽形成基板凹槽；
在所述基板凹槽中贴装第三芯片。
本发明实施例的有益效果包括，例如：
本发明实施例提供的半导体封装结构及其制备方法，其在基板上设置转接板，且转接板的两侧表面分别设置转接焊盘和第一芯片焊盘，第一芯片焊盘与第一芯片的芯片凸点焊接，转接焊盘上设置有转接焊球，转接焊球的尺寸大于芯片凸点的尺寸，且转接焊盘的集成密度小于第一芯片焊盘的集成密度。本发明通过采用转接板，并且转接板上下两侧的焊盘密度不同，能够适应不同的焊接对象，上部的第一芯片焊盘密度较大，能够适应第一芯片底侧密度较大的芯片凸点，并适应芯片凸点的尺寸。而下部的转接焊盘密度较小，相距相对较远，能够适应尺寸较大的转接焊球，并且使得基板上的对应焊盘结构密度相对较大，降低了基板上的I/O端数量，对基板的结构要求，也使得基板的制备难度更低。同时，相邻的转接焊球之间的距离也更远，避免了焊球桥接现象，也降低了由于受热变形程度不一致导致的芯片隐裂和焊球隐裂风险。相较于现有技术，本发明实施例提供的半导体封装结构，能够降低衬底/基板上的I/O端数量，降低结构要求和制造难度，同时保证焊接质量。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的半导体封装结构的示意图；
图2至图4为本发明第一实施例提供的半导体封装结构的制备方法的工艺流程图；
图5为本发明第二实施例提供的半导体封装结构的示意图；
图6至图11为本发明第二实施例提供的半导体封装结构的制备方法的工艺流程图；
图12为本发明第三实施例提供的半导体封装结构的示意图；
图13为图12中XIII的局部放大示意图。
图标：100-半导体封装结构；110-线路板；111-线路焊盘；120-基板；121-第一基板焊盘；123-第二基板焊盘；125-基板焊球；127-第三填充胶层；129-基板凹槽；130-转接板；131-第一芯片焊盘；133-转接焊盘；135-转接焊球；137-第二填充胶层；139-转接凹槽；140-第一芯片；141-芯片凸点；143-第一填充胶层；150-第二芯片；151-第二芯片焊盘；160-第三芯片；161-第三芯片焊盘；170-第一粘接胶层；180-第二粘接胶层；181-转接布线层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有技术中通常采用的是对应焊接结构，即芯片直接上板贴装，在芯片上的凸点密度较大的情况下，对基板的结构要求更大。
进一步地，现有台积电的2.5D封装技术是把芯片封装到硅转接板上作为多芯片封装方案来连接单个封装件内的相邻芯片焊盘线路，提升其封装集成度。其在转接板上贴装倒装芯片，并且倒装芯片采用微凸点设计，其凸点直径较小(例如直径小于50um)以及凸点的间隙较小(例如小于50um)，从而提升倒装芯片凸点输出I/O端数量，然而转接板通常为单层结构，两侧的焊盘处于一一对应状态，即转接板两侧的焊盘密度为同等状态，转接板上的焊盘与衬底上的焊盘也需要一一对应，这同样导致了衬底上的I/O端也随之增加，对衬底的结构要求更高，制造难度高。同时衬底锡球也随之增加以满足产品性能需求，而转接板上的锡球数量越多，其锡球间距就随之减小，焊接时更容易桥接。并且转接板上的微凸点容易受到封装结构中的各部件因材料不同导致受热变形程度不一，从而产生芯片表面线路层裂痕以及芯片焊球结构底部金属层裂痕，直接影响产品质量。
此外，由于传统转接板为单层焊接结构，无法改变锡球数量，并且其焊接强度不高，在转接板边缘无保护结构，无法吸收边缘应力，导致单层转接板更容易破损以及形变，影响封装产品的质量。
为了解决上述问题，本发明提供了一种新型的半导体封装结构和半导体封装结构的制备方法，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
参见图1，本实施例提供了一种半导体封装结构100，能够降低衬底/基板120上的I/O端数量，降低结构要求和制造难度，同时保证焊接质量。
本实施例提供的半导体封装结构100，包括线路板110、基板120、转接板130和多个第一芯片140，基板120设置在线路板110上，转接板130设置在基板120上，多个第一芯片140倒装设置在转接板130上，其中，转接板130远离基板120的一侧表面设置有多个第一芯片焊盘131，每个第一芯片140的底侧设置有用于焊接在第一芯片焊盘131上的芯片凸点141，转接板130靠近基板120的一侧表面设置有多个转接焊盘133，每个转接焊盘133上设置有用于与基板120接合的转接焊球135，转接焊球135的尺寸大于芯片凸点141的尺寸，且转接焊盘133的集成密度小于第一芯片焊盘131的集成密度。
在本实施例中，通过采用转接板130，并且转接板130上下两侧的焊盘密度不同，能够适应不同的焊接对象，上部的第一芯片焊盘131密度较大，能够适应第一芯片140底侧密度较大的芯片凸点141，并适应芯片凸点141的尺寸。而下部的转接焊盘133密度较小，相距相对较远，能够适应尺寸较大的转接焊球135，并且使得基板120上的对应焊盘结构密度相对较大，降低了基板120上的I/O端数量，对基板120的结构要求，也使得基板120的制备难度更低。同时，相邻的转接焊球135之间的距离也更远，避免了焊球桥接现象，也降低了由于受热变形程度不一致导致的芯片隐裂和焊球隐裂风险。
需要说明的是，本实施例中转接板130可以采用多层板结构，其上部的第一芯片焊盘131与下部的转接焊盘133之间无需一一对应，但是可以通过内部的线路层来实现电气功能的连接。
在本实施例中，基板120靠近转接板130的一侧表面设置有多个第一基板焊盘121，多个第一基板焊盘121与多个转接焊盘133一一对应，并与多个转接焊球135一一对应连接，基板120远离转接板130的一侧表面设置有多个第二基板焊盘123，线路板110上设置有多个线路焊盘111，多个线路焊盘111与多个第二基板焊盘123一一对应设置，每个第二基板焊盘123上设置有基板焊球125，基板焊球125与线路焊盘111连接，基板焊球125的尺寸大于转接焊球135的尺寸，且第二基板焊盘123的集成密度小于第一基板焊盘121的集成密度。
值得注意的是，本实施例中通过基板120以及转接板130中的布线工艺，将倒装芯片的凸点线路引出，同时减少倒装芯片凸点141对应焊盘数量，实现更少的I/O锡球段。同时，由上至下芯片凸点141的尺寸小于转接焊球135的尺寸，转接焊球135的尺寸小于基板焊球125的尺寸，每层锡球尺寸递增，能够避免热应力不同而翘曲带来的表面线路层裂痕和芯片凸点141底部金属层的裂痕。
在本实施例中，芯片凸点141为微凸点结构(micro-bump)，例如，芯片尺寸为5×5mm，则芯片凸点141的直径在10-50μm之间，数量在4000-7000颗之间，并且凸点之间的间距在10-50μm之间，这种尺度下，如若直接将第一芯片140贴装在基板120上，则对基板120的焊盘结构要求过高，而通过上下不同焊盘密度的转接板130，能够实现I/O端数量的极大降低。
进一步地，本实施例中芯片凸点141的直径D1为转接焊球135的直径D2的一半，转接焊球135的直径D2为基板焊球125的直径D3的一半。例如，芯片凸点141的直径为30μm，转接焊球135的直径为60μm，基板焊球125的直径为120μm，通过转接板130实现芯片凸点141的贴装，并利用转接板130实现锡球焊接尺寸的增大，从而减小锡球输出数量，可以将芯片凸点141的尺寸延展为60μm的尺寸，更加符合传统的倒装凸点结构，降低了对基板120的尺寸要求，然后再次利用基板120上的锡球，实现了常规线路板110的上板需求，实现上板锡球焊接的通用性。并且，利用基板120能够再次减小锡球输出数量，能够适用I/O端数量更少，密度更小的线路板110。
在本实施例中，转接板130远离基板120的一侧表面具有贴装区域，贴装区域的宽度小于线路板110的宽度，且贴装区域的边缘与线路板110的边缘之间存在间隔距离W1，线路板110的宽度小于基板120的宽度，且线路板110设置在基板120的中部区域，以使线路板110的边缘与基板120的边缘存在间隔距离W2，基板120的宽度小于转接板130的宽度。具体地，第一芯片140的宽度小于线路板110的宽度，线路板110的宽度小于基板120的宽度，且基板120的宽度也小于线路板110的宽度，从而使得整个封装结构由上至下形成“金字塔”结构，大幅提升了封装结构的稳定性，同时也便于进行贴装。
值得注意的是，在本实施例中，多个第一芯片140可以是两个，两个第一芯片140间隔设置，且两个第一芯片140均为HBM(High Bandwidth Memory)高带宽内存芯片，当然，此处对于第一芯片140的数量和种类仅仅是举例说明，并不作具体限定。同时，本实施例中转接板130也可以是多个，多个转接板130由上至下宽度递增，同时I/O端数量依次递减，转接焊球135的尺寸依次增大，配合基板120和线路板110同样形成“金字塔”结构，能够进一步降低基板120上I/O端的数量。
需要说明的是，本实施例中两个第一芯片140均为HBM芯片，贴装转接板130后，其可以共用转接板130上的同一布线层，例如转接板130背面的转接焊盘133，可以对应转接板130正面多个第一芯片焊盘131，因为是存储芯片，故可以共用同一个输出端，从而实现转接板130上的锡球数量的减小。
在本实施例中，贴装区域的边缘与线路板110的边缘之间的间隔距离W1为线路板110的边缘与基板120的边缘存在间隔距离W2的一半。具体地，贴装区域的边缘与线路板110的边缘之间的间隔距离W1可以是50μm，线路板110的边缘与基板120的边缘存在间隔距离W2可以是100μm，从而保证整体封装结构的稳定性，并通过下方更大的转接板130和基板120，能够更好地贴装第一芯片140和转接板130。
在本实施例中，线路板110与基板120之间设置有第一填充胶层143，第一填充胶层143包覆在多个基板焊球125外；基板120与转接板130之间设置有第二填充胶层137，第二填充胶层137包覆在多个转接焊球135外；线路板110与第一芯片140之间设置有第三填充胶层127，第三填充胶层127包覆在多个芯片凸点141外。具体地，通过设置填充胶，利用胶体的毛细作用填充在锡球或凸点之间，能够起到固定和保护作用。
在本实施例中，第一填充胶层143向外延伸至第一芯片140的侧壁，第二填充胶层137向外延伸至转接板130的侧壁，第三填充胶层127向外延伸至基板120的侧壁。具体地，第一填充胶层143的外侧呈坡度界面，并覆盖在第一芯片140的侧壁，第二填充胶层137和第三填充胶层127的外侧同样呈坡度界面，在胶层的边缘区域受到应力时，通过坡度截面能够减小应力冲击，改变应力接触点方向，从而减缓翘曲现象，保证结构的稳定性。
在本实施例中，转接板130的厚度小于基板120的厚度，第一芯片140的厚度小于转接板130的厚度。具体地，第一芯片140的厚度H1可以是100μm，转接板130的厚度H2可以是200μm，基板120的厚度可以是400μm，由于第一芯片140的芯片凸点141受翘曲影响较大，本实施例中利用每层厚度递增的方式，能够起到提升底部焊接强度的作用，配合“金字塔”结构，能够减小翘曲问题。
本实施例还提供了一种半导体封装结构100的制备方法，用于制备前述的半导体封装结构100，该制备方法包括以下步骤：
S1：提供一转接板130。
结合参见图2，具体地，可以提前制备多层结构的转接板130，其中转接板130的正面设置有密度较大的第一芯片焊盘131，转接板130的背面设置有密度较小的转接焊盘133。转接板130上可以通过TSV硅传统技术或者布线层实现第一芯片焊盘131和转接焊盘133之间线路相连，其转接板130的材料可以氮化硅、硅基底、玻璃等。转接焊球135的尺寸大于芯片凸点141的尺寸，且转接焊盘133的集成密度小于第一芯片焊盘131的集成密度。
S2：在转接板130上贴装多个第一芯片140。
结合参见图3，具体地，将多个第一芯片140贴装在转接板130上的贴装区域，多个第一芯片140均为倒装芯片，第一芯片140的芯片凸点141与转接板130正面的第一芯片焊盘131对应焊接，并通过回流熔化凸点，使其固定，然后可以在第一芯片140底部填充胶体，固化后形成第一填充胶层143，保护其固定好的结构。
在贴装多个第一芯片140后，可以翻转设置转接板130，然后对转接板130进行植球，从而在转接焊盘133上形成转接焊球135，然后进行切割，得到单个的转接板130，每个转接板130上设置有两个第一芯片140。
S3：将转接板130贴装在基板120上。
结合参见图4，具体地，基板120也可以提前制备，其中基板120的正面设置有密度较大的第一基板焊盘121，背面设置有密度较小的第二基板焊盘123，第一基板焊盘121和第二基板焊盘123之间可以通过布线层实现线路连接，基板120的材料可以是环氧树脂、玻织纤维布、覆铜板、铜箔等组成。将步骤S1形成的带有第一芯片140的转接板130的背面贴装在基板120的正面，转接焊盘133上的转接焊球135与基板120上的第一基板焊盘121对应焊接，然后通过回流熔化焊垫，使其固定。最后在进行底部填充胶，固化后形成第二填充胶层137，保护其固定好的结构。
在贴装完带有第一芯片140的转接板130后，可以翻转基板120，然后利用植球工艺，在第二基板120好上形成基板焊球125，然后进行切割，得到单个的基板120，每个基板120上设置有转接板130和第一芯片140。
S4：将基板120贴装在线路板110上。
具体地，请继续参见图1，步骤S3后可以执行上板操作，将基板120通过基板焊球125贴装在线路板110上，完成制程。
当然，此处也可以省略步骤S4，从而将步骤S3形成的单颗产品进行出货。
综上所述，本实施例提供了一种半导体封装结构100及其制备方法，其在基板120上设置转接板130，且转接板130的两侧表面分别设置转接焊盘133和第一芯片焊盘131，第一芯片焊盘131与第一芯片140的芯片凸点141焊接，转接焊盘133上设置有转接焊球135，转接焊球135的尺寸大于芯片凸点141的尺寸，且转接焊盘133的集成密度小于第一芯片焊盘131的集成密度。本发明通过采用转接板130，并且转接板130上下两侧的焊盘密度不同，能够适应不同的焊接对象，上部的第一芯片焊盘131密度较大，能够适应第一芯片140底侧密度较大的芯片凸点141，并适应芯片凸点141的尺寸。而下部的转接焊盘133密度较小，相距相对较远，能够适应尺寸较大的转接焊球135，并且使得基板120上的对应焊盘结构密度相对较大，降低了基板120上的I/O端数量，对基板120的结构要求，也使得基板120的制备难度更低。通过基板120以及转接板130的布线工艺，从而实现将第一芯片140的芯片凸点141线路引出，从而实现更少的I/O锡球端，同时每层递增锡球尺寸，从而避免应力翘曲带来的第一芯片140表面线路层裂痕以及芯片凸点141结构底部金属层裂痕的问题。同时，相邻的转接焊球135之间的距离也更远，避免了焊球桥接现象，也降低了由于受热变形程度不一致导致的芯片隐裂和焊球隐裂风险。同时，在第一芯片140、转接板130和基板120的边缘均采用填充胶层进行保护，在胶层的边缘区域受到应力时，通过坡度截面能够减小应力冲击，改变应力接触点方向，从而减缓翘曲现象，保证结构的稳定性。
第二实施例
参见图5，本实施例提供了一种半导体封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，半导体封装结构100包括线路板110、基板120、转接板130和多个第一芯片140，基板120设置在线路板110上，转接板130设置在基板120上，多个第一芯片140倒装设置在转接板130上，其中，转接板130远离基板120的一侧表面设置有多个第一芯片焊盘131，每个第一芯片140的底侧设置有用于焊接在第一芯片焊盘131上的芯片凸点141，转接板130靠近基板120的一侧表面设置有多个转接焊盘133，每个转接焊盘133上设置有用于与基板120接合的转接焊球135，转接焊球135的尺寸大于芯片凸点141的尺寸，且转接焊盘133的集成密度小于第一芯片焊盘131的集成密度。并且，基板120靠近转接板130的一侧表面设置有多个第一基板焊盘121，多个第一基板焊盘121与多个转接焊盘133一一对应，并与多个转接焊球135一一对应连接，基板120远离转接板130的一侧表面设置有多个第二基板焊盘123，线路板110上设置有多个线路焊盘111，多个线路焊盘111与多个第二基板焊盘123一一对应设置，每个第二基板焊盘123上设置有基板焊球125，基板焊球125与线路焊盘111连接，基板焊球125的尺寸大于转接焊球135的尺寸，且第二基板焊盘123的集成密度小于第一基板焊盘121的集成密度。
在本实施例中，转接板130上开槽形成有转接凹槽139，转接凹槽139中设置有第二芯片150，第二芯片150与第一芯片140连接。具体地，转接凹槽139并未贯穿转接板130，其可以采用蚀刻方式形成，转接凹槽139可以是一个，也可以是多个，同时每个转接凹槽139中可以贴装一个第二芯片150，也可以贴装多个第二芯片150，本实施例中以单个转接凹槽139中贴装单个第二芯片150为例进行说明，并不起到任何限定作用。
在本实施例中，第二芯片150背离基板120的一侧设置有第二芯片焊盘151，第二芯片焊盘151与部分芯片凸点141连接，且第二芯片150凸设于转接板130。具体地，第二芯片150正装设置在转接凹槽139中，并且第二芯片150与第一芯片140可以错位设置，使得第二芯片150上的第二芯片焊盘151可以两个第一芯片140上的部分芯片凸点141对应焊接，从而实现第二芯片150和第一芯片140之间的电气连接。
需要说明的是，此处第二芯片150凸设于转接板130，指的是第二芯片150上设置有第二芯片焊盘151的正面相对于转接板130的表面向上凸起，凸起高度H4可以在2-5μm之间。其中转接板130与第一芯片140之间填充设置有第一填充胶层143，此处第二芯片150凸起设置，能够利用第二芯片150表面的张力，从而提升转接板130上转接凹槽139上端的毛细作用，使得填充胶能够更好地填充于转接凹槽139中，避免传统工艺中芯片与凹槽边缘平齐造成胶层难以填充凹槽而形成的空洞问题。
在本实施例中，基板120还可以上开槽形成有基板凹槽129，基板凹槽129中设置有第三芯片160，第三芯片160与转接板130连接。具体地，基板凹槽129也并未贯穿基板120，其可以采用激光开槽的方式形成，基板凹槽129可以是一个，也可以是多个，同时每个基板凹槽129中可以贴装一个第三芯片160，也可以贴装多个第三芯片160，本实施例中以两个基板凹槽129中分别贴装单个第三芯片160为例进行说明，并不起到任何限定作用。
在本实施例中，第三芯片160靠近转接板130的一侧设置有第三芯片焊盘161，第三芯片焊盘161与部分转接焊球135连接，且第三芯片160凸设于基板120。具体地，第三芯片160正装设置在基板凹槽129中，并且多个第三芯片160可以呈阵列分布，从而形成对称结构，使得各处的应力更加均衡，进一步避免翘曲现象。当然，此处多个第三芯片160也可以围设形成环形结构，通过环状结构的第三芯片160，且每个第三芯片160均凸设于基板120，能够形成凸起的围栏结构，从而进一步增强凸起部分的毛细作用，使得底部填胶能够更好地填充至基板凹槽129中。
还需要说明的是，此处第三芯片160凸设于基板120，指的是第三芯片160上设置有第三芯片焊盘161的正面相对于基板120的表面向上凸起，凸起高度H4可以在2-5μm之间。其中转接板130与基板120之间填充设置有第二填充胶层137，此处第三芯片160凸起设置，能够利用第三芯片160表面的张力，从而提升基板120上基板凹槽129上端的毛细作用，使得填充胶能够更好地填充于基板凹槽129中，避免传统工艺中芯片与凹槽边缘平齐造成胶层难以填充凹槽而形成的空洞问题。
进一步地，本实施例中第二芯片150凸设于转接板130，第三芯片160凸设于基板120，由于第二芯片150周围具有大量的芯片凸点141，在填充底部胶层时，大量密集的芯片凸点141会阻碍胶体的流动，按照传统方式进行贴装第二芯片150会造成凹槽空洞现象，而本实施例中将第二芯片150拔高设置，能够提升其毛细作用，使得填充胶能够更好地进行填充。同理可以知晓第三芯片160周围也设置有大量的转接焊球135，同样会影响胶体的流动，而第三芯片160凸起设置，同样能够使得填充胶进行更好地填充。
在本实施例中，第一芯片140为HBM(High Bandwidth Memory)高带宽内存芯片，第二芯片150可以为逻辑芯片(logic)，第三芯片160可以为控制芯片(SOC)，例如两个第三芯片160分别为ASIC芯片和FPGA芯片，通过HBM芯片微凸点实现高带宽存储以及逻辑芯片控制HBM芯片，再次在基板120中放置SOC芯片堆叠，从而实现更多功能的芯片集成在同一封装结构中，从而提升封装结构功能，提升芯片集成度。
此处需要注意的是，第一芯片140为HBM芯片，贴装转接板130后，其可以共用转接板130上的同一布线层，从而实现转接板130I/O端数量的减小，同理，基板120上的多个SOC芯片可以共用电源、接地、DSP、总线端口(通过布线层从新分配到芯片端)等从而减小基板120背面输出端达到减小锡球数量的目的。
本实施例提供的半导体封装结构100，通过在转接板130上增设转接凹槽139并设置第二芯片150，同时增设基板凹槽129并设置第三芯片160，提升了芯片集成度，同时也增加了封装结构的功能性。
本实施例还提供了一种半导体封装结构100的制备方法，用于制备前述的半导体封装结构100，其中该制备方法的基本步骤和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
本实施例提供的半导体封装结构100的制备方法，包括以下步骤：
S1：提供一转接板130。
请继续参见图2，具体地，可以提前制备多层结构的转接板130，其中转接板130的正面设置有密度较大的第一芯片焊盘131，转接板130的背面设置有密度较小的转接焊盘133。
S2：在转接板130上开槽形成转接凹槽139。
结合参见图6，具体地，可以在转接板130上覆盖一层保护膜，将需要蚀刻的区域露出，然后利用蚀刻工艺在转接板130上形成转接凹槽139，并去除保护膜。其中转接凹槽139为半贯穿结构。
S3：在转接凹槽139中贴装第二芯片150。
参见图7，具体地，可以在转接凹槽139底部涂覆胶层，形成第一粘接胶层170，然后将第二芯片150正装在转接凹槽139中，利用第一粘接胶层170实现烘烤固定，使得第二芯片150凸设于转接板130设置。
S4：在转接板130上贴装多个第一芯片140。
参见图8，具体地，在完成第二芯片150的贴装后，可以继续在转接板130上贴装第一芯片140，第一芯片140为倒装芯片，第一芯片140的芯片凸点141与转接板130正面的第一芯片焊盘131和第二芯片150的第二芯片焊盘151对应焊接，并通过回流熔化凸点，使其固定。
在贴装完第一芯片140后，可以完成底部填充胶步骤，保护其固定好的结构，并固化后形成第一填充胶层143，由于此处第二芯片150相对转接板130凸起设置，能够使得胶更好地流入到转接凹槽139中，实现更好的固定效果。填胶后可以对转接板130进行植球，从而在转接焊盘133上形成转接焊球135，然后进行切割，得到单个的转接板130，每个转接板130上设置有单个第二芯片150和两个第一芯片140。
S5：在基板120上开槽形成基板凹槽129。
参见图9，具体地，取一基板120，基板120的正面设置有密度较大的第一基板焊盘121，背面设置有密度较小的第二基板焊盘123，第一基板焊盘121和第二基板焊盘123之间可以通过布线层实现线路连接。然后通过激光开槽工艺在基板120上形成基板凹槽129，其中基板凹槽129为半贯穿结构。
S6：在基板凹槽129中贴装第三芯片160。
结合参见图10，具体地，在形成基板120凹后，可以在基板凹槽129内涂覆胶层，并形成第二粘接胶层180，然后可以贴装第三芯片160，第三芯片160为正装芯片，利用第二粘接胶层180实现烘烤固定，使得第三芯片160凸设于转接板130设置。
S7：将转接板130贴装在基板120上。
结合参见图11，具体地，将步骤S4形成的带有第一芯片140和第二芯片150的转接板130的背面贴装在基板120的正面，转接焊盘133上的转接焊球135与基板120上的第一基板焊盘121以及第三芯片160的第三芯片焊盘161对应焊接，然后通过回流熔化焊垫，使其固定。最后在进行底部填充胶，固化后形成第三填充胶层127，保护其固定好的结构。
S8：将基板120贴装在线路板110上。
请继续参见图5，具体地，步骤S7后可以执行上板操作，将基板120通过基板焊球125贴装在线路板110上，完成制程。
当然，此处也可以省略步骤S7，从而将步骤S7形成的单颗产品作为售卖产品进行出货。
本发明实施例提供的半导体封装结构100及其制备方法，其在基板120上设置转接板130，且转接板130的两侧表面分别设置转接焊盘133和第一芯片焊盘131，第一芯片焊盘131与第一芯片140的芯片凸点141焊接，转接焊盘133上设置有转接焊球135，转接焊球135的尺寸大于芯片凸点141的尺寸，且转接焊盘133的集成密度小于第一芯片焊盘131的集成密度。本发明通过采用转接板130，并且转接板130上下两侧的焊盘密度不同，能够适应不同的焊接对象，上部的第一芯片焊盘131密度较大，能够适应第一芯片140底侧密度较大的芯片凸点141，并适应芯片凸点141的尺寸。而下部的转接焊盘133密度较小，相距相对较远，能够适应尺寸较大的转接焊球135，并且使得基板120上的对应焊盘结构密度相对较大，降低了基板120上的I/O端数量，对基板120的结构要求，也使得基板120的制备难度更低。同时，相邻的转接焊球135之间的距离也更远，避免了焊球桥接现象，也降低了由于受热变形程度不一致导致的芯片隐裂和焊球隐裂风险。同时通过设置第二芯片150和第三芯片160，进一步提升了芯片的封装集成度，并进一步提升了封装结构的稳定性。
第二实施例
参见图12和图13，本实施例提供了一种半导体封装结构100，其基本结构和原理及产生的技术效果和第二实施例相同，为简要描述，本实施例部分未提及之处，可参考第二实施例中相应内容。
本实施例提供的半导体封装结构100包括线路板110、基板120、转接板130和多个第一芯片140，基板120设置在线路板110上，转接板130设置在基板120上，多个第一芯片140倒装设置在转接板130上，其中，转接板130远离基板120的一侧表面设置有多个第一芯片焊盘131，每个第一芯片140的底侧设置有用于焊接在第一芯片焊盘131上的芯片凸点141，转接板130靠近基板120的一侧表面设置有多个转接焊盘133，每个转接焊盘133上设置有用于与基板120接合的转接焊球135，转接焊球135的尺寸大于芯片凸点141的尺寸，且转接焊盘133的集成密度小于第一芯片焊盘131的集成密度。并且，基板120靠近转接板130的一侧表面设置有多个第一基板焊盘121，多个第一基板焊盘121与多个转接焊盘133一一对应，并与多个转接焊球135一一对应连接，基板120远离转接板130的一侧表面设置有多个第二基板焊盘123，线路板110上设置有多个线路焊盘111，多个线路焊盘111与多个第二基板焊盘123一一对应设置，每个第二基板焊盘123上设置有基板焊球125，基板焊球125与线路焊盘111连接，基板焊球125的尺寸大于转接焊球135的尺寸，且第二基板焊盘123的集成密度小于第一基板焊盘121的集成密度。
在本实施例中，转接板130上开槽形成有转接凹槽139，转接凹槽139中设置有第二芯片150，第二芯片150与第一芯片140连接。基板120还可以上开槽形成有基板凹槽129，基板凹槽129中设置有第三芯片160，第三芯片160与转接板130连接。
与第二实施例不同的是，本实施例中第二粘接胶层180中设置有转接布线层181，与转接凹槽139处对应的转接焊盘133嵌设在该第二粘接胶层180中，并与转接布线层181连接，其中转接布线层181可以是单层结构，也可以是多层结构，能够实现对应的转接焊盘133的电连接，并通过转接焊盘133实现电气外露。
在本实施例中，可以通过贴装第二芯片150后翻转，并对转接板130进行图案化后电镀金属层(图案化刻蚀至第二粘接胶层180，并避开第二芯片150)，形成转接布线层181和转接焊盘133，从而在第二芯片150的背面完成布线设置。其中，第二粘接胶层180为绝缘胶层，例如可以是不导电红胶(环氧树脂、添加剂等组成)。
通过设置转接布线层181，一方面能够提升转接焊盘133和布线结构的密集度，并实现对第二芯片150的良好散热，使得热量能够迅速向下传导。另一方面通过第二粘接胶层180能够实现转接凹槽139处对应的转接焊盘133之间的电气互连，并且此处的转接焊盘133能够同时与多个第三芯片160连接，从而实现了多个第三芯片160和基板120之间的桥接。
需要说明的是，本实施例中转接布线层181与转接板130内的布线层可以电连接，也可以不电连接。优选地，此处转接布线层181与转接板130内的布线层可以电气隔离，当转接布线层181与转接板130内的布线层不电连接的情况下，则此处转接布线层181可以仅仅起到桥接的作用，使得下部的基板120和第三芯片160通过转接锡球133桥接在一起。在本发明其他较佳的实施例中，转接布线层181与转接板130的布线层也可以电连接，从而能够减少转接板130中的布线层数量，并使得各处电连接为一体。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种半导体封装结构，其特征在于，包括：
线路板；
设置在所述线路板上的基板；
设置在所述基板上的转接板；
以及，倒装设置在所述转接板上的多个第一芯片；
其中，所述转接板远离所述基板的一侧表面设置有多个第一芯片焊盘，每个所述第一芯片的底侧设置有用于焊接在所述第一芯片焊盘上的芯片凸点，所述转接板靠近所述基板的一侧表面设置有多个转接焊盘，每个所述转接焊盘上设置有用于与所述基板接合的转接焊球，所述转接焊球的尺寸大于所述芯片凸点的尺寸，且所述转接焊盘的集成密度小于所述第一芯片焊盘的集成密度。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述基板靠近所述转接板的一侧表面设置有多个第一基板焊盘，多个所述第一基板焊盘与多个所述转接焊盘一一对应，并与多个所述转接焊球一一对应连接，所述基板远离所述转接板的一侧表面设置有多个第二基板焊盘，所述线路板上设置有多个线路焊盘，多个所述线路焊盘与多个所述第二基板焊盘一一对应设置，每个所述第二基板焊盘上设置有基板焊球，所述基板焊球与所述线路焊盘连接，所述基板焊球的尺寸大于所述转接焊球的尺寸，且所述第二基板焊盘的集成密度小于所述第一基板焊盘的集成密度。
3.根据权利要求2所述的半导体封装结构，其特征在于，所述转接板远离所述基板的一侧表面具有贴装区域，所述贴装区域的宽度小于所述线路板的宽度，且所述贴装区域的边缘与所述线路板的边缘之间存在间隔距离W1，所述线路板的宽度小于所述基板的宽度，且所述线路板设置在所述基板的中部区域，以使所述线路板的边缘与所述基板的边缘存在间隔距离W2，所述基板的宽度小于所述转接板的宽度。
4.根据权利要求3所述的半导体封装结构，其特征在于，所述贴装区域的边缘与所述线路板的边缘之间的间隔距离W1为所述线路板的边缘与所述基板的边缘存在间隔距离W2的一半。
5.根据权利要求2所述的半导体封装结构，其特征在于，所述线路板与所述基板之间设置有第一填充胶层，所述第一填充胶层包覆在多个所述基板焊球外；所述基板与所述转接板之间设置有第二填充胶层，所述第二填充胶层包覆在多个所述转接焊球外；所述线路板与所述第一芯片之间设置有第三填充胶层，所述第三填充胶层包覆在多个所述芯片凸点外。
6.根据权利要求5所述的半导体封装结构，其特征在于，所述第一填充胶层向外延伸至所述第一芯片的侧壁，所述第二填充胶层向外延伸至所述转接板的侧壁，所述第三填充胶层向外延伸至所述基板的侧壁。
7.根据权利要求2所述的半导体封装结构，其特征在于，所述转接板的厚度小于所述基板的厚度，所述第一芯片的厚度小于所述转接板的厚度。
8.根据权利要求2所述的半导体封装结构，其特征在于，所述芯片凸点的直径D1为所述转接焊球的直径D2的一半，所述转接焊球的直径D2为所述基板焊球的直径D3的一半。
9.根据权利要求1-8任一项所述的半导体封装结构，其特征在于，所述转接板上开槽形成有转接凹槽，所述转接凹槽中设置有第二芯片，所述第二芯片与所述第一芯片连接。
10.根据权利要求9所述的半导体封装结构，其特征在于，所述第二芯片背离所述基板的一侧设置有第二芯片焊盘，所述第二芯片焊盘与部分所述芯片凸点连接，且所述第二芯片凸设于所述转接板。
11.根据权利要求9所述的半导体封装结构，其特征在于，所述基板上开槽形成有基板凹槽，所述基板凹槽中设置有第三芯片，所述第三芯片与所述转接板连接。
12.根据权利要求11所述的半导体封装结构，其特征在于，所述第三芯片靠近所述转接板的一侧设置有第三芯片焊盘，所述第三芯片焊盘与部分所述转接焊球连接，且所述第三芯片凸设于所述基板。
13.一种半导体封装结构的制备方法，用于制备如权利要求1所述的半导体封装结构，其特征在于，所述制备方法包括：
提供一转接板；
在所述转接板上贴装多个第一芯片；
将所述转接板贴装在基板上；
将所述基板贴装在线路板上；
其中，所述转接板远离所述基板的一侧表面设置有多个第一芯片焊盘，每个所述第一芯片的底侧设置有用于焊接在所述第一芯片焊盘上的芯片凸点，所述转接板靠近所述基板的一侧表面设置有多个转接焊盘，每个所述转接焊盘上设置有用于与所述基板接合的转接焊球，所述转接焊球的尺寸大于所述芯片凸点的尺寸，且所述转接焊盘的集成密度小于所述第一芯片焊盘的集成密度。
14.根据权利要求13所述的半导体封装结构的制备方法，其特征在于，在所述转接板上贴装多个第一芯片的步骤之前，所述制备方法还包括：
在所述转接板上开槽形成转接凹槽；
在所述转接凹槽中贴装第二芯片。
15.根据权利要求13所述的半导体封装结构的制备方法，其特征在于，将所述转接板贴装在基板上的步骤之前，所述制备方法还包括：
在所述基板上开槽形成基板凹槽；
在所述基板凹槽中贴装第三芯片。
CN202211280544.9A 2022-10-19 2022-10-19 半导体封装结构和半导体封装结构的制备方法 Pending CN115458496A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211280544.9A CN115458496A (zh) 2022-10-19 2022-10-19 半导体封装结构和半导体封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211280544.9A CN115458496A (zh) 2022-10-19 2022-10-19 半导体封装结构和半导体封装结构的制备方法

Publications (1)

Publication Number Publication Date
CN115458496A true CN115458496A (zh) 2022-12-09

Family

ID=84310956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211280544.9A Pending CN115458496A (zh) 2022-10-19 2022-10-19 半导体封装结构和半导体封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN115458496A (zh)

Similar Documents

Publication Publication Date Title
TWI649849B (zh) 具有高佈線密度補片的半導體封裝
JP5420505B2 (ja) 半導体装置の製造方法
KR100856609B1 (ko) 반도체장치 및 그 제조방법
US8253229B2 (en) Semiconductor package and stacked layer type semiconductor package
TWI496270B (zh) 半導體封裝件及其製法
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
US20040070083A1 (en) Stacked flip-chip package
US20120267782A1 (en) Package-on-package semiconductor device
TW201340274A (zh) 半導體封裝
US20110031606A1 (en) Packaging substrate having embedded semiconductor chip
US10043789B2 (en) Semiconductor packages including an adhesive pattern
JP2013236039A (ja) 半導体装置
WO2016165074A1 (zh) 一种芯片
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
CN113725153A (zh) 多层多芯片扇出型三维集成封装方法及结构
CN116895636B (zh) 封装基板及其制法
KR20210147453A (ko) 반도체 패키지 및 그 제조 방법
CN218647928U (zh) 半导体封装结构
WO2015103968A1 (zh) 一种电子器件互连体
CN115458496A (zh) 半导体封装结构和半导体封装结构的制备方法
CN115527975A (zh) 一种芯片封装结构及芯片封装方法
CN115117001A (zh) 半导体封装方法和半导体封装结构
JP2010147225A (ja) 半導体装置及びその製造方法
TWI806343B (zh) 半導體封裝及其製造方法
CN115602642B (zh) 芯片封装结构和芯片封装结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination