CN114242667A - 扇出型芯片封装方法和扇出型芯片封装结构 - Google Patents

扇出型芯片封装方法和扇出型芯片封装结构 Download PDF

Info

Publication number
CN114242667A
CN114242667A CN202111502711.5A CN202111502711A CN114242667A CN 114242667 A CN114242667 A CN 114242667A CN 202111502711 A CN202111502711 A CN 202111502711A CN 114242667 A CN114242667 A CN 114242667A
Authority
CN
China
Prior art keywords
chip
adhesive film
layer
carrier
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111502711.5A
Other languages
English (en)
Inventor
何正鸿
徐玉鹏
李利
张超
钟磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202111502711.5A priority Critical patent/CN114242667A/zh
Publication of CN114242667A publication Critical patent/CN114242667A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本发明的实施例提供了一种扇出型芯片封装方法和扇出型芯片封装结构，涉及半导体封装技术领域。通过在载具的表面贴装形成第一胶膜凸起，然后塑封后形成包覆在第一胶膜凸起外的塑封体，然后去除载具和第一胶膜凸起，保留了具有第一凹槽的塑封体，然后在第一凹槽内贴装第一芯片，并在塑封体的表面形成钝化层，最后形成布线组合层并完成植球。相较于现有技术，本发明能够避免使用硅衬底刻蚀凹槽的方式来防止芯片，从而避免了刻蚀带来的一系列问题。并且采用胶膜凸起倒模的方式，降低了工艺难度，并且对于第一凹槽的尺寸管控更为精确，有利于芯片的安装。此外，由于在载具上完成塑封动作，在载具的支撑下能够有效防止塑封翘曲问题。

Description

扇出型芯片封装方法和扇出型芯片封装结构
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种扇出型芯片封装方法和扇出型芯片封装结构。
背景技术
随着半导体行业的快速发展，扇出型晶圆级封装(Fan-out wafer levelpackage，FOWLP)封装结构广泛应用于半导体行业中。一般采用从晶圆切下单个芯片，然后到封装一个载体晶圆上，主要优势为高密度集成，封装产品尺寸小，产品性能优越，信号传输频率快等，fan out技术主要是实现多引脚输出以及输出引脚间距越小，故在扇出型晶圆芯片封装过程中，容易存在塑封翘曲问题，以及随着晶圆封装数量的增加，翘曲度也随之增加。
传统工艺采用硅材料作为衬底，在进行硅材料蚀刻开槽后，将芯片贴装至硅材料凹槽中，而由于硅材料特性较脆存在受外力破损风险，一旦产生裂纹，产品可靠性受影响较大，同时现有硅材料在进行多个不同芯片晶圆封装时，需要分别进行多次蚀刻形成不同大小的凹槽，以方便放置芯片，故工艺较为复杂以及蚀刻工艺对蚀刻深度管控较难，一旦过蚀刻存在芯片背面漏底材。
发明内容
本发明的目的包括，例如，提供了一种扇出型芯片封装方法和扇出型芯片封装结构，其能够避免使用硅衬底刻蚀凹槽的放置芯片，并能够有效解决现有技术中存在的翘曲问题。
本发明的实施例可以这样实现：
第一方面，本发明提供一种扇出型芯片封装方法，包括：
在载具的一侧表面形成第一胶膜凸起；
在所述载具的一侧表面形成包覆在所述第一胶膜凸起外的塑封体；
去除所述载具和所述第一胶膜凸起，以在所述塑封体的一侧表面形成与所述第一胶膜凸起对应的第一凹槽；
在所述第一凹槽内贴装第一芯片；
在所述塑封体的一侧表面形成钝化层；
在所述钝化层上形成布线组合层；
在所述布线组合层上植球，以形成焊球；
其中，所述第一胶膜凸起的尺寸与所述第一芯片的尺寸相适配，所述钝化层覆盖在所述第一凹槽和所述第一芯片上，且所述焊球与所述布线组合层电连接，所述布线组合层与所述第一芯片电连接。
在可选的实施方式中，在载具的一侧表面形成第一胶膜凸起的步骤之后，所述方法还包括：
在所述载具上贴装预贴芯片。
在可选的实施方式中，在载具的一侧表面形成第一胶膜凸起的步骤，包括：
在所述载具的一侧表面设置第一胶膜层；
在所述第一胶膜层上设置第二胶膜层；
去除第一预设区域的所述第二胶膜层，并露出所述第一胶膜层，以形成第一胶膜凸起。
在可选的实施方式中，在载具的一侧表面形成第一胶膜凸起的步骤，包括：
在所述载具的一侧表面设置第一胶膜层；
在所述第一胶膜层上设置第二胶膜层；
去除第二预设区域的所述第二胶膜层，并露出所述第一胶膜层，以形成第一胶膜凸起和第二胶膜凸起；
其中，所述第二胶膜凸起位于所述第一胶膜凸起和所述预贴芯片之间。
在可选的实施方式中，去除所述载具和所述第一胶膜凸起的步骤，包括：
切割所述载具；
去除所述第一胶膜凸起及其对应位置处的所述载具，以形成所述第一凹槽；
去除所述预贴芯片对应位置处的所述载具，以暴露所述预贴芯片。
在可选的实施方式中，在所述塑封体的一侧表面形成钝化层的步骤，包括：
在所述塑封体的表面形成覆盖所述第一芯片和所述预贴芯片的第一钝化层；
去除所述第二胶膜凸起及其对应位置处的所述载具，以形成第二凹槽；
在所述第二凹槽内贴装第二芯片；
在所述塑封体的表面形成覆盖所述第二芯片的第二钝化层。
在可选的实施方式中，所述第二胶膜凸起为多个，在所述塑封体的一侧表面形成钝化层的步骤，包括：
在所述塑封体的表面形成覆盖所述第一芯片和所述预贴芯片的第一钝化层；
去除与所述第二胶膜凸起对应位置处的所述载具；
去除部分所述第二胶膜凸起，以形成第二凹槽；
在所述第二凹槽内贴装第二芯片；
在所述塑封体的表面形成覆盖所述第二芯片和所述第二胶膜凸起的第二钝化层。
在可选的实施方式中，在所述钝化层上形成布线组合层的步骤，包括：
在所述钝化层上设置贯通至所述第一芯片的第一金属层；
在所述钝化层上形成第一布线层；
在所述第一布线层上设置贯通至所述第一金属层的第二金属层；
在所述第一布线层上形成第二布线层；
在所述第二布线层上设置贯通至所述第二金属层的第三金属层；
其中，所述第一金属层与所述第一芯片电连接，所述第二金属层与所述第一金属层电连接，所述第三金属层与所述第二金属层电连接，且所述第三金属层用于与所述焊球电连接。
第二方面，本发明提供一种扇出型芯片封装结构，其利用如前述实施方式任一项所述的扇出型芯片封装方法制备形成，所述扇出型芯片封装结构包括：
在一侧表面设置有第一凹槽的塑封体；
贴装在所述第一凹槽内的第一芯片；
设置在所述塑封体一侧表面的钝化层；
设置在所述钝化层上的布线组合层；
以及，设置在所述布线组合层上的焊球；
其中，所述钝化层覆盖在所述第一凹槽和所述第一芯片上，且所述焊球与所述布线组合层电连接，所述布线组合层与所述第一芯片电连接。
在可选的实施方式中，所述扇出型芯片封装结构还包括第二胶膜凸起，所述第二胶膜凸起嵌设在所述塑封体内，并与所述钝化层接触。
本发明实施例的有益效果包括，例如：
本发明提供了一种扇出型芯片封装方法和扇出型芯片封装结构，通过在载具的表面贴装形成第一胶膜凸起，然后塑封后形成包覆在第一胶膜凸起外的塑封体，然后去除载具和第一胶膜凸起，保留了具有第一凹槽的塑封体，然后在第一凹槽内贴装第一芯片，并在塑封体的表面形成钝化层，最后形成布线组合层并完成植球。相较于现有技术，本发明提供的扇出型芯片封装方法及结构，能够通过胶膜凸起倒模的方式来形成凹槽，避免了常规技术中采用刻蚀方式形成凹槽，同时第一凹槽的尺寸由第一胶膜凸起决定，而第一胶膜凸起的尺寸与第一芯片的尺寸相适配，从而能够直接根据第一芯片的尺寸来设定第一凹槽，方便放置芯片。此外，由于在载具上完成塑封动作，有了载具的支撑作用，能够有效防止塑封翘曲问题。相较于现有技术，本发明实施例提供的扇出型芯片封装方法和扇出型芯片封装结构，能够避免使用硅衬底刻蚀凹槽的方式来防止芯片，从而避免了刻蚀带来的一系列问题。并且采用胶膜凸起倒模的方式，降低了工艺难度，并且对于第一凹槽的尺寸管控更为精确，有利于芯片的安装。此外，由于在载具上完成塑封动作，在载具的支撑下能够有效防止塑封翘曲问题。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1至图10为本发明第一实施例提供的扇出型芯片封装方法的工艺流程图；
图11为本发明第一实施例提供的扇出型芯片封装结构的示意图；
图12为本发明第二实施例提供的扇出型芯片封装方法的工艺流程图；
图13为本发明第二实施例提供的扇出型芯片封装结构的示意图；
图14至图22为本发明第三实施例提供的扇出型芯片封装方法的工艺流程图；
图23为本发明第三实施例提供的扇出型芯片封装结构的示意图；
图24为本发明第四实施例提供的扇出型芯片封装方法的工艺流程图；
图25为本发明第四实施例提供的扇出型芯片封装结构的示意图。
图标：100-扇出型芯片封装结构；110-塑封体；111-第一凹槽；113-第二凹槽；120-第一芯片；130-钝化层；131-第一钝化层；133-第二钝化层；140-布线组合层；141-第一布线层；143-第二布线层；145-第一金属层；147-第二金属层；149-第三金属层；150-焊球；160-预贴芯片；170-第二芯片；200-载具；210-第一胶膜层；230-第二胶膜层；250-第一胶膜凸起；270-第二胶膜凸起。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有的fan out技术，通常是采用硅材料作为衬底，在进行刻蚀开槽后，将芯片贴装至硅材料凹槽中。然而，由于硅材料特性较脆，并存在受外力破损风险，一旦产生裂纹，产品的可靠性受影响较大。同时现有的硅材料对于凹槽的刻蚀尺寸和深度等均难以管控，并且对于不同芯片需要多次刻蚀形成不同大小不同深度的凹槽，以便于芯片的放置，这无疑使得工艺更加复杂且难以管控，一旦过蚀刻则存在芯片背面漏底材的风险。
此外，现有的扇出型晶圆芯片封装方法，无法分区域进行管控芯片塑封和布线，存在设计改版难度较大的问题，而目前设计改版都是通过增加一层线路层来进行布线，连接需要新增的芯片区域，无疑使得工艺更加复杂，且由于与原有结构不适配而造成产品可靠性降低。
为了解决上述问题，本发明提供了一种新型的扇出型芯片封装方法和扇出型芯片封装结构，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
本实施例提供了一种扇出型芯片封装方法，其能够避免使用硅衬底刻蚀凹槽的放置芯片，并能够有效解决现有技术中存在的翘曲问题。
结合参见图11，本实施例提供的扇出型芯片封装方法，用于制备扇出型芯片封装结构100，其中扇出型芯片封装结构100包括塑封体110、第一芯片120、钝化层130、布线组合层140和焊球150，塑封体110的一侧表面设置有第一凹槽111，第一芯片120贴装在该第一凹槽111内，同时钝化层130设置在塑封体110的一侧表面，并覆盖第一凹槽111和第一芯片120，布线组合层140设置在钝化层130上，焊球150设置在布线组合层140上，焊球150与布线组合层140电连接，布线组合层140与第一芯片120电连接。
本实施例提供的扇出型芯片封装方法，具体包括以下步骤：
S1：在载具200的一侧表面形成第一胶膜凸起250。
依次参见图1和图2，具体而言，在形成第一胶膜凸起250时，首先提供一载具200，并在载具200的一侧表面设置第一胶膜层210，然后在第一胶膜层210上设置第二胶膜层230，其中第一胶膜层210和第二胶膜层230均为UV胶层，方便后续的剥离去除动作。在贴好第二胶膜层230后，通过切割工艺或者光罩工艺(曝光/显影)，将第一预设区域的第二胶膜层230去除，并露出第一胶膜层210，残留的第二胶膜层230即形成了第一胶膜凸起250。需要说明的是，此处可以采用第一芯片120的形状作为光罩形状，并去除多余的第二胶膜层230，其中，第二胶膜层230的厚度与第一芯片120的厚度相适配，并决定了第一凹槽111的深度。
需要说明的是，此处第一胶膜凸起250也可以采用其他材料形成，例如树脂、塑封填料、金属等，在此不作具体限定，只需要满足后续的剥离动作即可。
S2：在载具200的一侧表面形成包覆在第一胶膜凸起250外的塑封体110。
结合参见图3，具体而言，在形成第一胶膜凸起250后，利用塑封工艺，在载具200的表面塑封形成塑封体110，利用塑封体110保护底部的胶膜结构。相对于常规技术中利用硅材料进行保护，大幅提升了其抗外力冲击强度。并且，在载具200上完成塑封体110的制备，利用载具200的支撑作用，能够有效防止塑封翘曲现象，防止塑封体110翘曲而影响产品质量。
S3：去除载具200和第一胶膜凸起250。
结合参见图4，具体而言，去除载具200和第一胶膜凸起250后，在塑封体110的一侧表面形成与第一胶膜凸起250对应的第一凹槽111。其中，第一胶膜凸起250和第一胶膜层210均为UV胶层，通过照射UV光或者加热的方式，即可将第一胶膜层210和第一胶膜凸起250去除，并剥离载具200，从而形成了带有第一凹槽111的塑封体110。
S4：在第一凹槽111内贴装第一芯片120。
结合参见图5，具体而言，在去除载具200和第一胶膜凸起250后，在第一凹槽111内贴装第一芯片120，其中，第一芯片120朝上贴装，即焊盘朝上，并且在第一芯片120的背面涂覆有粘接胶膜，利用该粘接胶膜将第一芯片120粘接固定在第一凹槽111内，并通过烘烤进行固化。其中，第一凹槽111的尺寸需要与第一芯片120的尺寸相适配，从而方便贴装芯片。在完成第一芯片120的贴装后，还需要在第一凹槽111内完成点胶工作，将第一芯片120和第一凹槽111之间的间隙填满，并烘烤固化，点胶层能够起到缓冲作用。
S5：在塑封体110的一侧表面形成钝化层130。
结合参见图6，具体而言，在完成第一芯片120的贴装后，可以在塑封体110的一侧表面旋转涂覆一层介质材料，固化后即形成了钝化层130。其中，在贴装完第一芯片120后，可以进行点胶工艺将第一芯片120和第一凹槽111之间的间隙填满，则此时塑封体110的一侧表面即为平齐状态，可以直接涂覆介质材料。在贴装完第一芯片120后，也可以不进行点胶工艺而直接涂覆介质材料，该介质材料也会将第一芯片120和第一凹槽111之间的间隙填满，即钝化层130延伸至第一芯片120与第一凹槽111之间的间隙，完成填充操作。
S6：在钝化层130上形成布线组合层140。
结合参见图7，具体而言，在形成钝化层130后，在钝化层130上通过等离子刻蚀方式将钝化层130的表面开设凹槽，并露出第一芯片120上的焊盘，再通过电镀等工艺形成第一金属层145，第一金属层145与第一芯片120上的焊盘接触，并实现电连接。
结合参见图8，然后旋转喷涂一层介质材料，并形成第一布线层141，然后再次在第一布线层141上进行图案化导电层，并曝光显影后形成图案化开口，并露出第一金属层145，然后再次电镀形成第二金属层147，第二金属层147贯通至第一金属层145，并与第一金属层145电性接触。其中，第二金属层147作为线路层，实现产品的线路连接。
结合参见图9，在形成第二金属层147后，在第一布线层141上再次旋转涂覆一层介质材料，形成第二布线层143，然后再次在第二布线层143上进行激光开槽，使得第二金属层147外露，并利用电镀工艺，形成第三金属层149，第三金属层149与第二金属层147电性接触，并用于与焊球150电连接。其中第三金属层149可以是铜柱，底部端为铜柱，并在铜柱的表面形成有UBM层，通过UBM层提升焊球150的焊接性。
当然，在本发明其他较佳的实施例中，也可以直接在钝化层130的第一金属层145上完成植球动作，不进行布线操作，直接进行信号输出，从而减少了工艺成本。
需要说明的是，本实施例中所提及的介质材料，可以是氮化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等。同时，第一布线层141和第二布线层143也可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)等工艺形成，在此不作具体限定。同时，第一金属层145、第二金属层147和第三金属层149均可以是铜材料，且第三金属层149可以是铜柱。
S7：在布线组合层140上植球，以形成焊球150。
结合参见图10，具体而言，在形成第三金属层149后，可以利用钢网印刷或者植球方法，在第三金属层149上形成焊球150，焊球150的材料可以是SnAg、SnAgCu等。最后完成切割动作，以完成产品的制备。
参见图11，本实施例还提供了一种扇出型芯片封装结构100，其采用了上述的扇出型芯片封装方法制备形成，该扇出型芯片封装结构100包括塑封体110、第一芯片120、钝化层130、布线组合层140和焊球150，塑封体110的一侧表面设置有第一凹槽111，第一芯片120贴装在该第一凹槽111内，同时钝化层130设置在塑封体110的一侧表面，并覆盖第一凹槽111和第一芯片120，布线组合层140设置在钝化层130上，焊球150设置在布线组合层140上，焊球150与布线组合层140电连接，布线组合层140与第一芯片120电连接。
在本实施例中，布线组合层140包括第一布线层141和第二布线层143，其中钝化层130中设置有第一金属层145，第一布线层141中设置有第二金属层147，第二布线层143中设置有第三金属层149，焊球150设置在第三金属层149上，第三金属层149与第二金属层147电连接，第二金属层147与第一金属层145电连接，第一金属层145与第一芯片120的焊盘电连接，从而使得第一芯片120通过第一金属层145、第二金属层147和第三金属层149与焊球150实现电连接，从而实现信号输出。
综上所述，本实施例提供的扇出型芯片封装方法和扇出型芯片封装结构100，通过在载具200的表面贴装形成第一胶膜凸起250，然后塑封后形成包覆在第一胶膜凸起250外的塑封体110，然后去除载具200和第一胶膜凸起250，保留了具有第一凹槽111的塑封体110，然后在第一凹槽111内贴装第一芯片120，并在塑封体110的表面形成钝化层130，最后形成布线组合层140并完成植球。本实施例提供的扇出型芯片封装方法及结构，能够通过胶膜凸起倒模的方式来形成凹槽，避免了常规技术中采用刻蚀方式形成凹槽，同时第一凹槽111的尺寸由第一胶膜凸起250决定，而第一胶膜凸起250的尺寸与第一芯片120的尺寸相适配，从而能够直接根据第一芯片120的尺寸来设定第一凹槽111，方便放置芯片。此外，由于在载具200上完成塑封动作，有了载具200的支撑作用，能够有效防止塑封翘曲问题。本实施例提供的扇出型芯片封装方法和扇出型芯片封装结构100，能够避免使用硅衬底刻蚀凹槽的方式来防止芯片，从而避免了刻蚀带来的一系列问题。并且采用胶膜凸起倒模的方式，降低了工艺难度，并且对于第一凹槽111的尺寸管控更为精确，有利于芯片的安装。此外，由于在载具200上完成塑封动作，在载具200的支撑下能够有效防止塑封翘曲问题。
第二实施例
本实施例提供了一种扇出型芯片封装方法，其基本步骤和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
本实施例与第一实施例相比，区别在于，在步骤S1后，所述方法还包括以下步骤：
S11：在载具200上贴装预贴芯片160。
结合参见图12，具体地，在形成第一胶膜凸起250后，直接在第一胶膜层210上贴装预贴芯片160，该预贴芯片160的种类和大小可以与后续贴装的第一芯片120相同，也可以不同。其中，预贴芯片160朝下贴装，即预贴芯片160的焊盘朝下贴装在第一胶膜层210上，从而使得后续去除载具200后能够将预贴芯片160暴露在外。
后续步骤与第一实施例相同，其中，在步骤S2中，塑封体110同时包覆在第一胶膜凸起250和预贴芯片160外。在步骤S3中，去除载具200和第一胶膜凸起250后，需要保留预贴芯片160在塑封体110中。在步骤S5中，钝化层130需要同时覆盖预贴芯片160和第一芯片120。在步骤S6中，布线组合层140需要与预贴芯片160电连接，具体地，第一金属层145与预贴芯片160的焊盘实现电性接触。
本实施例提供的扇出型芯片封装方法，其具体制备过程如下：取一载具200，在其表面贴装第一胶膜层210和第二胶膜层230，在此利用激光工艺或光罩工艺将第一预设区域的第二胶膜层230区域，从而形成第一胶膜凸起250。然后将预贴芯片160贴装在第一胶膜层210上，并与第一胶膜凸起250间隔设置。然后再次进行塑封工艺，形成塑封体110，将贴好的结构保护起来。再通过UV分离或热分离的方式将第一胶膜层210与塑封体110分离，从而去除载具200、第一胶膜层210和第一胶膜凸起250，将预贴芯片160保留在塑封体110内，并在塑封体110上形成与第一胶膜凸起250对应的第一凹槽111。然后在第一凹槽111中贴附第一芯片120。其后续工艺与第一实施例相同。
需要说明的是，此处预贴芯片160可以是多个，本实施例中以一个为例进行说明。此处先进行预贴芯片160的贴装，再进行塑封，然后再进行第一芯片120的贴装和布线工艺，由于预贴芯片160和第一芯片120分别贴设，且塑封时仅仅具有预贴芯片160，避免了传统工艺中预贴芯片160和第一芯片120同时塑封而产生的翘曲问题。同时，此处针对预贴芯片160和第一芯片120，均无需多次蚀刻形成不同的凹槽进行芯片的放置，进一步简化了工艺流程，避免了蚀刻工艺。
参见图13，本实施例还提供了一种扇出型芯片封装结构100，其采用前述的扇出型芯片封装方法制备形成，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。该扇出型芯片封装结构100包括塑封体110、第一芯片120、钝化层130、布线组合层140、焊球150和预贴芯片160，塑封体110的一侧表面设置有第一凹槽111，第一芯片120贴装在该第一凹槽111内，预贴芯片160嵌设在塑封体110内，同时钝化层130设置在塑封体110的一侧表面，并覆盖预贴芯片160、第一凹槽111和第一芯片120，布线组合层140设置在钝化层130上，焊球150设置在布线组合层140上，焊球150与布线组合层140电连接，布线组合层140同时与第一芯片120和预贴芯片160电连接。
第三实施例
本实施例提供了一种扇出型芯片封装方法，其基本步骤和原理及产生的技术效果和第一实施例或第二实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例或第二实施例中相应内容。
本实施例提供的扇出型芯片封装方法，包括以下步骤：
S1：在载具200的一侧表面形成第一胶膜凸起250和第二胶膜凸起270。
结合参见图14，具体地，在形成第一胶膜凸起250和第二胶膜凸起270时，首先提供一载具200，并在载具200的一侧表面设置第一胶膜层210，然后在第一胶膜层210上设置第二胶膜层230，其中第一胶膜层210和第二胶膜层230均为UV胶层，方便后续的剥离去除动作。在贴好第二胶膜层230后，通过切割工艺或者光罩工艺(曝光/显影)，将第二预设区域的第二胶膜层230去除，并露出第一胶膜层210，残留的第二胶膜层230即形成了第一胶膜凸起250和第二胶膜凸起270。需要说明的是，此处可以采用第一芯片120和第二芯片170的形状作为光罩形状，并去除多余的第二胶膜层230，其中，第二胶膜层230的厚度与第一芯片120和第二芯片170的厚度相适配，并决定了后续第一凹槽111和第二凹槽113的深度。
需要说明的是，在单个产品单元中，此处第二胶膜凸起270的数量为两个，两个第二胶膜凸起270和第一胶膜凸起250依次设置，从而共同形成3个胶膜凸起结构。
在步骤S1后，所述方法还包括步骤S11：在载具200上贴装预贴芯片160。
结合参见图15，具体而言，在形成第一胶膜凸起250和第二胶膜凸起270后，直接在第一胶膜层210上贴装预贴芯片160，该预贴芯片160的种类和大小可以与后续贴装的第一芯片120相同，也可以不同。其中，预贴芯片160朝下贴装，即预贴芯片160的焊盘朝下贴装在第一胶膜层210上，从而使得后续去除载具200后能够将预贴芯片160暴露在外。同时，第二胶膜凸起270位于第一胶膜凸起250和预贴芯片160之间，即两个第二胶膜凸起270位于第一胶膜凸起250和预贴芯片160之间。
S2：在载具200的一侧表面形成包覆在第一胶膜凸起250外的塑封体110。
结合参见图16，具体而言，在完成预贴芯片160的贴装后，利用塑封工艺，在载具200的表面塑封形成塑封体110，利用塑封体110保护底部的胶膜结构。相对于常规技术中利用硅材料进行保护，大幅提升了其抗外力冲击强度。并且，在载具200上完成塑封体110的制备，利用载具200的支撑作用，能够有效防止塑封翘曲现象，防止塑封体110翘曲而影响产品质量。
S3：去除载具200和第一胶膜凸起250。
结合参见图17，具体而言，此处可以采用分段去除的方式剥离载具200，首先切割载具200，切割线位于预贴芯片160的两侧和第一胶膜凸起250的两侧，然后将第二胶膜凸起270对应位置的载具200遮挡，通过照射UV光或者加热的方式，去除第一胶膜凸起250及其对应位置处的载具200，以形成第一凹槽111。与此同时去除预贴芯片160对应位置处的载具200，以暴露预贴芯片160的焊盘。
S4：在第一凹槽111内贴装第一芯片120。
结合参见图18，具体而言，在去除第一胶膜凸起250及其对应位置处的载具200后，在第一凹槽111内贴装第一芯片120，其中，第一芯片120朝上贴装，即焊盘朝上，并且在第一芯片120的背面涂覆有粘接胶膜，利用该粘接胶膜将第一芯片120粘接固定在第一凹槽111内，并通过烘烤进行固化。其中，第一凹槽111的尺寸需要与第一芯片120的尺寸相适配，从而方便贴装芯片。
S5：在塑封体110的表面形成覆盖第一芯片120和预设芯片的第一钝化层131。
结合参见图19，具体而言，在完成第一芯片120的贴装后，可以在塑封体110的一侧表面与第一芯片120和预设芯片对应的位置旋转涂覆一层介质材料，固化后形成第一钝化层131。其中，在贴装完第一芯片120后，可以进行点胶工艺将第一芯片120和第一凹槽111之间的间隙填满，则此时塑封体110的一侧表面即为平齐状态，可以直接涂覆介质材料。在贴装完第一芯片120后，也可以不进行点胶工艺而直接涂覆介质材料，该介质材料也会将第一芯片120和第一凹槽111之间的间隙填满，即钝化层130延伸至第一芯片120与第一凹槽111之间的间隙，完成填充操作。
需要说明的是，此处在完成第一钝化层131的制备后，还可以提前在第一钝化层131上完成开槽动作，将第一芯片120和预设芯片的焊盘裸露在外，方便后续工艺的进行。
S6：去除第二胶膜凸起270及其对应位置处的载具200。
结合参见图20，具体而言，将第二胶膜凸起270和残留的载具200去除，其去除方法与步骤S3一致，去除后即在塑封体110上形成了第二凹槽113。
S7：在第二凹槽113内贴装第二芯片170。
结合参见图21，具体而言，在去除载具200和第二胶膜凸起270后，在第二凹槽113内贴装第二芯片170，其中，第二芯片170朝上贴装，即焊盘朝上，并且在第二芯片170的背面涂覆有粘接胶膜，利用该粘接胶膜将第二芯片170粘接固定在第二凹槽113内，并通过烘烤进行固化。其中，第二凹槽113的尺寸需要与第二芯片170的尺寸相适配，从而方便贴装芯片。在完成第二芯片170的贴装后，还需要在第二凹槽113内完成点胶工作，将第二芯片170和第二凹槽113之间的间隙填满，并烘烤固化，点胶层能够起到缓冲作用。
S8：在塑封体110的表面形成覆盖第二芯片170的第二钝化层133。
结合参见图22，具体地，在完成第二芯片170的贴装后，再次通过旋涂介质材料的方式在第二芯片170的对应位置形成第二钝化层133，第二钝化层133与第一钝化层131接合，并形成完整的钝化层130结构。
S9：在第一钝化层131和第二钝化层133上完成布线组合层140。
具体地，在形成第一钝化层131和第二钝化层133后，在第二钝化层133上通过等离子刻蚀方式在表面开槽，并露出第二芯片170上的焊盘。而第一钝化层131上的开槽，可以提前形成，也可以在此处一并形成，并将第一芯片120的焊盘、第二芯片170的焊盘以及预贴芯片160的焊盘均暴露在外。
然后在第一钝化层131和第二钝化层133上完成第一金属层145、第一布线层141、第二金属层147、第二布线层143以及第三金属层149的制备，其制备过程与第一实施例中的相似，在此不再详细描述。
S10：在布线组合层140上植球，以形成焊球150。
具体而言，在形成第三金属层149后，可以利用钢网印刷或者植球方法，在第三金属层149上形成焊球150，焊球150的材料可以是SnAg、SnAgCu等。最后完成切割动作，以完成产品的制备。
参加图23，本实施例还提供了一种扇出型芯片封装结构100，其采用前述的扇出型芯片封装方法制备形成，其基本结构和原理及产生的技术效果和第一实施例或第二实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例或第二实施例中相应内容。该扇出型芯片封装结构100包括塑封体110、第一芯片120、第二芯片170、钝化层130、布线组合层140、焊球150和预贴芯片160，塑封体110的一侧表面设置有第一凹槽111和第二凹槽113，第一芯片120贴装在该第一凹槽111内，第二芯片170贴装在第二凹槽113内，预贴芯片160嵌设在塑封体110内，同时钝化层130设置在塑封体110的一侧表面，并覆盖预贴芯片160、第一芯片120和第二芯片170，布线组合层140设置在钝化层130上，焊球150设置在布线组合层140上，焊球150与布线组合层140电连接，布线组合层140同时与第一芯片120、第二芯片170和预贴芯片160电连接。
其中，钝化层130包括第一钝化层131和第二钝化层133，其中，第一钝化层131和第二钝化层133先后形成，且第一钝化层131覆盖在第一芯片120和预贴芯片160上，第二钝化层133覆盖在第二芯片170上。
综上所述，本实施例提供了一种扇出型芯片封装方法以及扇出型芯片封装结构100，其采用了分区贴装芯片的方式，首先将第一胶膜凸起250和预贴芯片160区域的载具200去除，完成第一芯片120的贴装和第一钝化层131的覆盖，然后再将第二胶膜凸起270区域的载具200去除，完成第二芯片170贴装和第二钝化层133的覆盖，优势在于先进行左右两端第一钝化层131的覆盖，从而平衡塑封体110的翘曲，再进行中间区域的第二钝化层133的覆盖，可以有效解决传统工艺中多颗芯片塑封导致的翘曲问题。
第四实施例
本实施例提供了扇出型芯片封装方法，其基本步骤和原理及产生的技术效果和第三实施例相同，为简要描述，本实施例部分未提及之处，可参考第三实施例中相应内容。
与第四实施例相比，本实施例提供的扇出型芯片封装方法，区别之处在于步骤S5之后，在本实施例中，步骤S1-步骤S4与第三实施例相同，在此不再重复描述。本实施例提供的扇出型芯片封装方法，包括以下步骤：
步骤S1-步骤S4可以参考第三实施例。
需要说明的是，此处第一胶膜层210和第二胶膜层230分别贴装，有利于后续第二胶膜凸起270的保留。
S5：在塑封体110的表面形成覆盖第一芯片120和预设芯片的第一钝化层131。
请继续参见图19，具体而言，在完成第一芯片120的贴装后，可以在塑封体110的一侧表面与第一芯片120和预设芯片对应的位置旋转涂覆一层介质材料，固化后形成第一钝化层131。
S6：去除与第二胶膜凸起270对应位置处的载具200，并去除部分第二胶膜凸起270。
结合参见图24，具体而言，可以在去除残留的载具200后，将其中一个第二胶膜凸起270去除，并保留另一个第二胶膜凸起270，从而形成了单个的第二凹槽113。
步骤S7：在第二凹槽113内贴装第二芯片170。
具体而言，在去除载具200和其中一个第二胶膜凸起270后，形成单个第二凹槽113，然后在该第二凹槽113内贴装第二芯片170，其中，第二芯片170朝上贴装，即焊盘朝上，并且在第二芯片170的背面涂覆有粘接胶膜，利用该粘接胶膜将第二芯片170粘接固定在第二凹槽113内，并通过烘烤进行固化。
S8：在塑封体110的表面形成覆盖第二芯片170和第二胶膜凸起270的第二钝化层133。
具体而言，第二钝化层133覆盖第二芯片170和第二胶膜凸起270，从而将第二芯片170和第二胶膜凸起270均包覆在内，使得第二胶膜凸起270能够保留在塑封体110内。
步骤S9和步骤S10与第三实施例相同，具体可以参考第三实施例。
参加图25，本实施例还提供了一种扇出型芯片封装结构100，其采用前述的扇出型芯片封装方法制备形成，其基本结构和原理及产生的技术效果和第三实施例相同，为简要描述，本实施例部分未提及之处，可参考第三实施例中相应内容。该扇出型芯片封装结构100包括塑封体110、第一芯片120、第二芯片170、钝化层130、布线组合层140、焊球150、预贴芯片160和第二胶膜凸起270，塑封体110的一侧表面设置有第一凹槽111和第二凹槽113，第一芯片120贴装在该第一凹槽111内，第二芯片170贴装在第二凹槽113内，预贴芯片160和第二胶膜凸起270嵌设在塑封体110内，同时钝化层130设置在塑封体110的一侧表面，并覆盖预贴芯片160、第一芯片120和第二芯片170，布线组合层140设置在钝化层130上，焊球150设置在布线组合层140上，焊球150与布线组合层140电连接，布线组合层140同时与第一芯片120、第二芯片170和预贴芯片160电连接。
其中，钝化层130包括第一钝化层131和第二钝化层133，其中，第一钝化层131和第二钝化层133先后形成，且第一钝化层131覆盖在第一芯片120和预贴芯片160上，第二钝化层133覆盖在第二芯片170和第二胶膜凸起270上。
需要说明的是，本实施例中预留有第二胶膜凸起270，其中预留的第二胶膜凸起270第一次与塑封体110不分离，通过后续工艺分离可以为化学或者物理方式，其特性材料温度特性需要大于第一次分离条件。
综上所述，本实施例提供的扇出型芯片封装方法和扇出型芯片封装结构，通过在塑封体110内保留至少一个第二胶膜凸起270，可以解决传统工艺产品升级改版需要改芯片设计以及RDL线路设计的问题，同时预留的第二凹槽113内的第二胶膜凸起270可以起到产品内部缓冲层作用，进一步改善翘曲问题。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种扇出型芯片封装方法，其特征在于，包括：
在载具的一侧表面形成第一胶膜凸起；
在所述载具的一侧表面形成包覆在所述第一胶膜凸起外的塑封体；
去除所述载具和所述第一胶膜凸起，以在所述塑封体的一侧表面形成与所述第一胶膜凸起对应的第一凹槽；
在所述第一凹槽内贴装第一芯片；
在所述塑封体的一侧表面形成钝化层；
在所述钝化层上形成布线组合层；
在所述布线组合层上植球，以形成焊球；
其中，所述第一胶膜凸起的尺寸与所述第一芯片的尺寸相适配，所述钝化层覆盖在所述第一凹槽和所述第一芯片上，且所述焊球与所述布线组合层电连接，所述布线组合层与所述第一芯片电连接。
2.根据权利要求1所述的扇出型芯片封装方法，其特征在于，在载具的一侧表面形成第一胶膜凸起的步骤之后，所述方法还包括：
在所述载具上贴装预贴芯片。
3.根据权利要求2所述的扇出型芯片封装方法，其特征在于，在载具的一侧表面形成第一胶膜凸起的步骤，包括：
在所述载具的一侧表面设置第一胶膜层；
在所述第一胶膜层上设置第二胶膜层；
去除第一预设区域的所述第二胶膜层，并露出所述第一胶膜层，以形成第一胶膜凸起。
4.根据权利要求2所述的扇出型芯片封装方法，其特征在于，在载具的一侧表面形成第一胶膜凸起的步骤，包括：
在所述载具的一侧表面设置第一胶膜层；
在所述第一胶膜层上设置第二胶膜层；
去除第二预设区域的所述第二胶膜层，并露出所述第一胶膜层，以形成第一胶膜凸起和第二胶膜凸起；
其中，所述第二胶膜凸起位于所述第一胶膜凸起和所述预贴芯片之间。
5.根据权利要求4所述的扇出型芯片封装方法，其特征在于，去除所述载具和所述第一胶膜凸起的步骤，包括：
切割所述载具；
去除所述第一胶膜凸起及其对应位置处的所述载具，以形成所述第一凹槽；
去除所述预贴芯片对应位置处的所述载具，以暴露所述预贴芯片。
6.根据权利要求5所述的扇出型芯片封装方法，其特征在于，在所述塑封体的一侧表面形成钝化层的步骤，包括：
在所述塑封体的表面形成覆盖所述第一芯片和所述预贴芯片的第一钝化层；
去除所述第二胶膜凸起及其对应位置处的所述载具，以形成第二凹槽；
在所述第二凹槽内贴装第二芯片；
在所述塑封体的表面形成覆盖所述第二芯片的第二钝化层。
7.根据权利要求5所述的扇出型芯片封装方法，所述第二胶膜凸起为多个，其特征在于，在所述塑封体的一侧表面形成钝化层的步骤，包括：
在所述塑封体的表面形成覆盖所述第一芯片和所述预贴芯片的第一钝化层；
去除与所述第二胶膜凸起对应位置处的所述载具；
去除部分所述第二胶膜凸起，以形成第二凹槽；
在所述第二凹槽内贴装第二芯片；
在所述塑封体的表面形成覆盖所述第二芯片和所述第二胶膜凸起的第二钝化层。
8.根据权利要求1-7任一项所述的扇出型芯片封装方法，其特征在于，在所述钝化层上形成布线组合层的步骤，包括：
在所述钝化层上设置贯通至所述第一芯片的第一金属层；
在所述钝化层上形成第一布线层；
在所述第一布线层上设置贯通至所述第一金属层的第二金属层；
在所述第一布线层上形成第二布线层；
在所述第二布线层上设置贯通至所述第二金属层的第三金属层；
其中，所述第一金属层与所述第一芯片电连接，所述第二金属层与所述第一金属层电连接，所述第三金属层与所述第二金属层电连接，且所述第三金属层用于与所述焊球电连接。
9.一种扇出型芯片封装结构，其特征在于，其利用如权利要求1-8任一项所述的扇出型芯片封装方法制备形成，所述扇出型芯片封装结构包括：
在一侧表面设置有第一凹槽的塑封体；
贴装在所述第一凹槽内的第一芯片；
设置在所述塑封体一侧表面的钝化层；
设置在所述钝化层上的布线组合层；
以及，设置在所述布线组合层上的焊球；
其中，所述钝化层覆盖在所述第一凹槽和所述第一芯片上，且所述焊球与所述布线组合层电连接，所述布线组合层与所述第一芯片电连接。
10.根据权利要求9所述的扇出型芯片封装结构，其特征在于，所述扇出型芯片封装结构还包括第二胶膜凸起，所述第二胶膜凸起嵌设在所述塑封体内，并与所述钝化层接触。
CN202111502711.5A 2021-12-10 2021-12-10 扇出型芯片封装方法和扇出型芯片封装结构 Pending CN114242667A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111502711.5A CN114242667A (zh) 2021-12-10 2021-12-10 扇出型芯片封装方法和扇出型芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111502711.5A CN114242667A (zh) 2021-12-10 2021-12-10 扇出型芯片封装方法和扇出型芯片封装结构

Publications (1)

Publication Number Publication Date
CN114242667A true CN114242667A (zh) 2022-03-25

Family

ID=80754415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111502711.5A Pending CN114242667A (zh) 2021-12-10 2021-12-10 扇出型芯片封装方法和扇出型芯片封装结构

Country Status (1)

Country Link
CN (1) CN114242667A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020117672A (ja) * 2019-01-28 2020-08-06 株式会社ダイセル ファンアウトパッケージ封止用シート状プリプレグ
CN115602642A (zh) * 2022-12-14 2023-01-13 甬矽电子（宁波）股份有限公司（Cn） 芯片封装结构和芯片封装结构的制备方法
CN116844969A (zh) * 2023-07-04 2023-10-03 江苏中科智芯集成科技有限公司 芯片贴装定位方法和扇出型封装工艺
CN116968224A (zh) * 2023-09-22 2023-10-31 江苏中科智芯集成科技有限公司 扇出型封装芯片的制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020117672A (ja) * 2019-01-28 2020-08-06 株式会社ダイセル ファンアウトパッケージ封止用シート状プリプレグ
JP7282535B2 (ja) 2019-01-28 2023-05-29 株式会社ダイセル ファンアウトパッケージ封止用シート状プリプレグ
CN115602642A (zh) * 2022-12-14 2023-01-13 甬矽电子（宁波）股份有限公司（Cn） 芯片封装结构和芯片封装结构的制备方法
CN115602642B (zh) * 2022-12-14 2023-03-28 甬矽电子(宁波)股份有限公司 芯片封装结构和芯片封装结构的制备方法
CN116844969A (zh) * 2023-07-04 2023-10-03 江苏中科智芯集成科技有限公司 芯片贴装定位方法和扇出型封装工艺
CN116968224A (zh) * 2023-09-22 2023-10-31 江苏中科智芯集成科技有限公司 扇出型封装芯片的制备方法
CN116968224B (zh) * 2023-09-22 2023-12-08 江苏中科智芯集成科技有限公司 扇出型封装芯片的制备方法

Similar Documents

Publication Publication Date Title
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
CN114242667A (zh) 扇出型芯片封装方法和扇出型芯片封装结构
US7208335B2 (en) Castellated chip-scale packages and methods for fabricating the same
TWI718606B (zh) 半導體元件及其形成方法
EP3154085A1 (en) Semiconductor package structure and method for forming the same
CN107123605A (zh) 半导体封装件及其返工工艺
CN106057768A (zh) 具有不连续聚合物层的扇出pop结构
CN106252324A (zh) 封装上封装堆叠封装构件
US10978408B2 (en) Semiconductor package and manufacturing method thereof
CN106257644A (zh) 晶圆级封装件的切割
CN103915414A (zh) 倒装芯片晶片级封装及其方法
CN108122784A (zh) 封装单体化的方法
TWI698989B (zh) 影像傳感晶片的封裝方法以及封裝結構
CN104538318A (zh) 一种扇出型圆片级芯片封装方法
CN106298683B (zh) 半导体器件
KR20210009762A (ko) 팬-아웃 웨이퍼 레벨 패키지 제조 방법
TWI587464B (zh) 封裝結構及其製造方法
CN112701088A (zh) 一种二次塑封封装结构及其制作方法
CN213936169U (zh) 一种二次塑封封装结构
CN107611092A (zh) 晶圆级芯片封装结构及其制备方法
KR20230157864A (ko) 집적 회로 패키지 및 그 형성 방법
CN114724967A (zh) 一种具有tsv的异构芯片封装结构的封装方法
CN112349595A (zh) 芯片封装结构的制作方法
CN114256170A (zh) 扇出型封装结构及其制备方法
CN115172182A (zh) 一种扇出型封装结构及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination